CN1193427C - 化合物半导体开关电路装置 - Google Patents
化合物半导体开关电路装置 Download PDFInfo
- Publication number
- CN1193427C CN1193427C CNB02122742XA CN02122742A CN1193427C CN 1193427 C CN1193427 C CN 1193427C CN B02122742X A CNB02122742X A CN B02122742XA CN 02122742 A CN02122742 A CN 02122742A CN 1193427 C CN1193427 C CN 1193427C
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- fet
- compound semiconductor
- resistance
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims 6
- 229910052753 mercury Inorganic materials 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 28
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 28
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 27
- 108091006146 Channels Proteins 0.000 description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100426741 Rattus norvegicus Tpsb2 gene Proteins 0.000 description 1
- 101100129591 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcp6 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种化合物半导体开关电路装置，以往在FET2的栅极与控制端子1连接、栅极1的栅极与控制端子2连接的密勒形状的逻辑中，必须象系袖带子般连接电阻，由于在芯片外周配置，所以，具有芯片尺寸大的问题。将两只平行电阻配置在共同输入端子和FET之间。而且以n+型杂质扩散区域形成电阻，将FET的一部分配置在控制端子和输出端子之间，可以和普通图形同一芯片尺寸实现密勒开关电路。
Description
技术领域
本发明特别涉及一种化合物半导体开关电路装置，是一种用于高频开关的化合物半导体开关电路装置，特别涉及用于2.4GHz频带以上的化合物半导体开关电路装置。
背景技术
在移动电话等移动用通讯设备中，经常使用GHz频带的微波，在天线切换电路和接、发信号电路等中，多采用切换这些高频信号的开关元件(例如，特开平9-181642号)。作为该元件，由于使用高频率，故多使用采用镓、砷化镓(GaAs)的场效应晶体管(以下称作FET)，随之推进了将前述开关电路自身集成化的单片微波集成电路(MMIC)的开发。
图5(A)是表示GaAs FET的断面图。在纯GaAs基板1的表面部分，渗透N型杂质，形成N型沟道区域2，在沟道区域2表面，配置肖特基接触的栅极3，栅极3的两边，配置有与GaAs表面进行欧姆接触的源极、漏极4、5。该晶体管利用栅极3的电位，在正下方的沟道区域内形成耗尽层，进而控制源极4和漏极5之间的沟道电流。
图5(B)是表示称为采用GaAs FET的SPDT(单极双掷)的化合物半导体开关电路装置的原理性电路图。
第一和第二FET1、FET2的源极(或漏极)与共同输入端子IN连接，各FET1、FET2的栅极通过电阻R1、R2与第一和第二控制端子Ctl-1、Ctl-2连接，而且各FET的漏极(或源极)与第一和第二输出端子OUT1、OUT2连接。在第一和第二控制端子Ctl-1、Ctl-2施加的信号是互补信号，施加H电位信号的FET打开，使施加于输入端子IN的信号传达到某一方的输出端子。电阻R1、R2是为防止对于交流接地的控制端子Ctl-1、Ctl-2的直流电位通过栅极泄漏高频信号而设置的。
图6表示这种化合物半导体开关电路装置的等价电路图。在微波中，以特性阻抗50Ω作为基准，每个端子的阻抗表示为R1＝R2＝R3＝50Ω电阻，另外设每个端子的电位为V1、V2、V3，介入损耗和隔离水平(Isolation)以下式表示：
介入损耗＝20Log(V2/V1)[dB]
这是由共同输入端子IN向输出端子OUT1传送信号时的介入损耗。
隔离水平＝20Log(V3/V1)[dB]
这是共同输入端子IN和输出端子OUT2之间的隔离水平。在化合物半导体开关电路装置中，要求尽量减小上述介入损耗，提高隔离水平，串联插入信号路径的FET的设计很重要。作为该FET采用GaAs FET的理由是，GaAs与Si相比，电子迁移率高，所以电阻小，损失降低，GaAs是半绝缘性基板，所以适于信号路径之间的高隔离化。相反，GaAs基板与Si相比价格高，如果PIN二级管之类等价的东西能用Si制作，在价格竞争中就会失败。
在这种化合物半导体开关电路装置中，FET沟道区域2的电阻R表示为R＝1/enμS[Ω]
e：电子电荷量(1.6×10-19C/cm3)
n：电子载流子浓度
μ：电子迁移率
S：沟道区域的断面积(cm2)
所以，为使电阻R尽量小，沟道宽度要设计得尽量大，沟道区域的断面积增大，介入损耗就变小。
因此，栅极3和沟道区域2形成的肖特基接触使容量成分增大，高频输入信号由此泄漏，使隔离水平恶化。为避免这些，设置并联FET，以谋求改善隔离水平，但芯片尺寸大成本升高，因此导致了向硅那样便宜的芯片更替，从而丧失市场的结果。
因此，应开发省略并联FET实现芯片缩小的开关电路。
图7是栅宽为600μm的化合物半导体开关电路装置的电路图，第一FET1和第二FET2的源极(或漏极)与共同输入端子IN连接，FET1及FET2的栅极分别通过电阻R1、R2与第一和第二控制端子Ctl-1、Ctl-2连接，而且FET1及FET2的漏极(或源极)与第一和第二输出端子OUT1、OUT2连接。在第一和第二控制端子Ctl-1、Ctl-2上施加的信号是互补信号，施加了H电位信号的一侧的FET打开，使施加于共同输入端子IN的输入信号传达到某一方的输出端子。电阻R1、R2防止相对于交流接地的控制端子Ctl-1、Ctl-2的直流电位通过栅极泄漏高频信号。
图7所示的电路是与图5(B)所示的称为采用GaAs FET的SPDT的化合物半导体开关电路装置的原理性电路图大致相同的电路结构。FET1及FET2的栅极栅宽Wg设计为600μm。与目前的相比，栅宽Wg变小就意味着FET的接通电阻增大，而且栅极的面积(Lg×Wg)变小，意味着栅极和沟道区域的肖特基接合的寄生容量变小，电路动作上会产生大的差别。
图8是表示1例将该化合物半导体开关电路装置集成化的化合物半导体芯片。
在GaAs基板上将进行开关的FET1和FET2配置在中央部，电阻R1、R2连接在各FET的栅极上。另外，与共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区设置在基板周边。再者，以虚线表示的第二层的配线是在形成每个FET的栅极时同时形成的栅格金属层(Ti/Pt/Au)20，以实线表示的第三层的配线是进行各元件的连接及形成焊接区的焊接区金属层(Ti/Pt/Au)30。与第一层的基板电阻接触的电阻金属层(AuGe/Ni/Au)10形成各FET的源极、漏极及各电阻两端的引出电极，在图8中由于与焊接区金属层重合而没有图示。
由图8可知，结构部件只是与FET1、FET2、电阻R1、R2、共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，与采用并联的化合物半导体开关电路装置相比，可以由最小结构部件构成。
另外该半导体装置的特征是，以栅宽600μm形成FET1(FET2也一样)，所以芯片的尺寸能变小。即图8所示的FET1形成于用点划线包围的长方形的沟道区域12内。从下侧伸出的梳齿状的3根第三层焊接区金属层30是与输出端子OUT1连接的源极13(或漏极)，在此以下是以第一层电阻金属层10形成的源极14(或漏极)。从上侧伸出的梳齿状的3根第三层焊接区金属层30是与共同输入端子IN连接的漏极15(或源极)，在此以下是以第一层电阻金属层10形成的漏极14(或源极)。该两个电极配置为将梳齿啮合的形状，在其间以第二层栅格金属层20形成的栅极17，在沟道区域12上配置为4根梳齿形状。另外，从上侧伸出的正中间的梳齿状漏极13(或源极)由FET1与FET2共用，从而更加小型化。这里，栅宽600μm的意义是，每个FET梳齿状栅极17的栅宽总和分别是600μm。
其结果，上述化合物半导体芯片的尺寸能够控制在0.37×0.30mm2区域内，这与采用并联FET时的化合物半导体芯片的尺寸相比，能够缩小到1/5。
图9(A)是表示图8所示的FET1的局部放大的平面图。在该图中，用点划线包围的长方形区域是形成于基板11的沟道区域12。从左侧伸出的梳齿状的4根第三层焊接区金属层30就是与输出端子OUT1连接的源极13(或漏极)，在此以下是以第一层电阻金属层10形成的源极14(或漏极)。另外，从右侧伸出的梳齿状的4根第三层焊接区金属层30就是与共同输入端子IN连接的漏极15(或源极)，在此以下是以第一层电阻金属层10形成的漏极16(或源极)。该两个电极将梳齿配置为啮合形状，在其间以第二层栅格金属层20形成的栅极17在沟道区域12上配置为梳齿形状。
图9(B)是表示该FET的局部断面图。在基板11上设置着n型沟道区域12、和在其两侧形成源极区域18和漏极区域19的n+型杂质扩散区域，在沟道区域12上设置着栅极17，在杂质扩散区域设置着以第一层电阻金属层10形成的漏极14及源极16。而且在此之上如上所述设置着以第三层电阻金属层30形成的漏极13及源极15，进行各元件的配线等。
关于该开关电路，由于在2.4GHz以上的高频带，介入损耗的恶化很小，隔离水平依存于FET的寄生容量而被改善，通过优先设计隔离水平，如果是600μm的栅宽Wg，就确保了18dB以上的隔离水平。
在图8所示实际图形的化合物半导体开关电路装置中，FET1及FET2的栅极长度Lg设计为0.5μm，栅宽Wg设计为600μm，确保介入损耗为0.65dB，隔离水平为18dB。该特性活用于频谱扩散通讯应用领域的RF开关，使用包括蓝牙(Bluetooth)(移动电话、笔记本电脑、移动信息终端、数字相机、及其他以无线连接周边设备提高移动環境及商业环境的通信方式等)的2.4GHz频带ISMBand(“工业科学和医药”频带)。
目前，硅半导体芯片的性能提高很惊人，在高频带利用的可能性持续提高。以往，硅芯片在高频带的利用困难，而使用昂贵的化合物半导体芯片，但是，如果硅半导体利用的可能性提高，芯片价格高的化合物半导体芯片在价格竞争中当然会失败。因此，必须减小芯片尺寸，抑制成本，芯片尺寸减小是不可避免的。
发明内容
通过省略并联FET，并且使栅宽为600μm，可以大幅度地减小芯片尺寸。在图8所示的开关电路的逻辑中，信号通过输出端子OUT1时，对输出端子OUT1附近的控制端子Ctl-1例如施加3V的偏流信号，对控制端子Ctl-2施加0V的偏流信号，反之，信号通过输出端子OUT2时，对输出端子OUT2附近的控制端子Ctl-2施加3V，对控制端子Ctl-1施加0V的偏流信号。
但是，根据用户的要求，也有必要组合其相反的逻辑。也就是说，在信号通过输出端子OUT1时，对远离输出端子OUT1的控制端子Ctl-2例如施加3V，对控制端子Ctl-1施加0V的偏流信号，反之，在信号通过输出端子OUT2时，对远离输出端子OUT2的控制端子Ctl-1施加3V，对控制端子Ctl-2施加0V的偏流信号(以下将其称为密勒型开关电路)，这种情况下，芯片上面积增加。
图10表示一例化合物半导体芯片，其将图8所示的化合物半导体开关电路装置的密勒型开关电路集成化。
在GaAs基板上将进行开关的FET1和FET2配置在中央部，电阻R1、R2连接在各FET栅极上。另外，在基板周边，与共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区设置在FET1、及FET2的周围。再者，以点划线表示的第二层配线是在形成每个FET的栅极时同时形成的栅格金属层(Ti/Pt/Au)20，以实线表示的第三层配线是进行各元件的连接及形成焊接区的焊接区金属层(Ti/Pt/Au)30。在第一层基板上与电阻接触的电阻金属层(AuGe/Ni/Au)10形成各FET的源极、漏极及各电阻的两端的引出电极，在图10中由于与焊接区金属层重合而没有图示。
形成FET1的栅极和控制端子Ctl-2由电阻R1连接、FET2的栅极和控制端子Ctl-1由电阻R2连接的密勒型，为了该连接，电阻R1及电阻R2沿焊接区的外周配置。
在芯片内部配置了与共同输入端子IN、控制端子Ctl-1及Ctl-2、或输出端子OUT1及OUT2对应的焊接区。当要从图8所示的开关电路的图形布置变更布置为密勒型的逻辑电路时，由于芯片内部没有余量，就要沿芯片外周配置电阻。但是如果利用该配置，则芯片的X方向(左右)分别扩大25μm，Y方向扩大50μm，从而会增大芯片面积。
但是，如前所述，要在和硅芯片的价格竞争中获胜，就必须要缩小化合物半导体芯片的芯片尺寸，抑制成本，芯片面积的降低不可避免。
本发明是鉴于上述种种情况而开发的，提供一种化合物半导体开关电路装置，其在沟道层表面形成设置了源极、栅极和漏极的第一和第二FET，将两个FET的源极或漏极作为共同输入端子，具有与前述两个FET的漏极或源极连接的第一及第二输出端子和与前述两个FET的栅极连接的第一及第二控制端子；前述第一输出端子、控制端子用焊接区配置在第一FET的周围，前述第二输出端子、控制端子用焊接区配置在所述第二FET的周围，在前述两个FET栅极施加控制信号，使某一FET导通，在前述共同输入端子和前述第一及第二输出端子的某一方形成信号通路，其特征在于：连接前述第一FET的栅极与前述第二控制端子的第一电阻、和连接前述第二FET的栅极与前述第一控制端子的第二电阻，配置在形成共同输入端子的焊接区及所述两个FET之间；通过将与两个FET连接的2只电阻配置在共同输入端子和两个FET之间，可实现抑制了芯片尺寸的显著增加的相反方向的逻辑的开关电路装置。
附图说明
图1是用于说明本发明的电路图；
图2是用于说明本发明的平面图；
图3是用于说明本发明的平面图；
图4是用于说明本发明的断面图；
图5是用于说明目前例的(A)断面图、(B)电路图；
图6是用于说明目前例的等价电路图；
图7是用于说明目前例的电路图；
图8是用于说明目前例的平面图；
图9是用于说明目前例的(A)平面图，(B)断面图；
图10是用于说明目前例的平面图。
具体实施方式
以下参考图1到图4，说明本发明的实施例。
图1是本发明的化合物半导体开关电路装置的电路图。第一FET1、和第二FET2的源极(或漏极)与共同输入端子IN连接，FET1及FET2的栅极分别通过电阻R1、R2与第二和第一控制端子Ctl-2、Ctl-1连接，而且FET1和FET2的漏极(或源极)与第一和第二输出端子OUT1、OUT2连接。施加于第一和第二控制端子Ctl-1、Ctl-2的控制信号是互补信号，施加H电位信号的一侧的FET接通，使施加于共同输入端子IN的输入信号传达到某一方的输出端子。电阻R1、R2是为防止对于交流接地的Ctl-1、Ctl-2的直流电位通过栅极泄漏高频信号而设置的。
图1所示的电路是图5(B)所示的被称为采用GaAs FET的SPDT的化合物半导体开关电路装置的密勒型逻辑图形的电路结构，控制端子Ctl-1与FET2的栅极连接，控制端子Ctl-2与FET1的栅极连接。
在该开关电路的逻辑中，在使信号通过输出端子OUT1时，对远离输出端子OUT1的控制端子Ctl-2例如施加3V，对控制端子Ctl-1施加0V的偏流信号，反之，在使信号通过输出端子OUT2时，对远离输出端子OUT2的控制端子Ctl-1施加3V，对控制端子Ctl-2施加0V的偏流信号。
图2是本发明的第一实施例，表示一例将密勒型化合物半导体开关电路装置集成化的化合物半导体芯片。
在GaAs基板上将进行开关的FET1和FET2配置在中央部，电阻R1、R2连接在各FET栅极上。另外，在基板周边，与共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区分别设置在FET1和FET2周围。再者，以虚线表示的第二层配线是在形成每个FET的栅极时同时形成的栅格金属层(Ti/Pt/Au)20，以实线表示第三层配线是进行各元件的连接及形成焊接区的焊接区金属层(Ti/Pt/Au)30。在第一层基板上与电阻接触的电阻金属层(AuGe/Ni/Au)10形成各FET的源基、漏极及各电阻的两端引出电极，在图2中，由于与焊接区金属层重合而没有图示。
形成FET1的栅极和控制端子Ctl-2由电阻R1连接、FET2的栅极和控制端子Ctl-1由电阻R2连接的密勒型。电阻R1及电阻R2是由两FET延伸，与共同输入端子连接的电极通过氮化膜交叉设置的n+型杂质扩散区域。
由图2可以明确，结构部件只是与FET1、FET2、电阻R1、R2、共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，由最小结构部件构成。在此表示的FET1(FET2也一样)形成于用点划线包围的长方形的沟道区域12内。从下侧伸出的梳齿状的3根第三层焊接区金属层30是与输出端子OUT1连接的源极13(或漏极)，在此以下是以第一层电阻金属层10形成的源极14(或漏极)。从上侧伸出的梳齿状的3根第三层焊接区金属层30是与共同输入端子IN连接的漏极15(或源极)，在此以下是以第一层电阻金属层10形成的漏极14(或源极)。该两个电极将梳齿配置为啮合形状，在其间以第二层栅格金属层20形成的栅极17，在沟道区域12上配置为4根梳齿形状。另外，从上侧伸出的正中间的梳齿漏极13(或源极)，由FET1与FET2共用。
另外，为形成密勒型的开关电路而延伸的电阻R1及R2配置在芯片内部，从而与沿外周配置的情况比较，能够抑制X方向的芯片扩大，能将芯片尺寸的增加仅控制在Y方向。
图3是本发明的第二实施例，是表示一例将密勒型开关电路装置集成化的化合物半导体开关电路装置。
该第二实施例，将电阻R1和R2平行地配置在共同输入端子IN和两FET之间。为了使两FET1、2在Y方向收缩，确保栅宽，将其一部分设置在与控制端子Ctl-1、Ctl-2及输出端子OUT1、OUT2对应的焊接区之间，从而确保了配置两电阻的区域。
关于各结构要素的说明，由于与图2一样而略去，大的不同点在于，改变各FET的图形，在控制端子和输出端子焊接区之间配置FET的源极、漏极及栅极的一部分。由此以与图2所示的FET同样的栅宽，形成在Y方向缩小、在X方向扩大的FET，因此能够确保共同输入端子IN及两个FET之间的间隔。
FET1的栅极和控制端子Ctl-2由电阻R1连接，FET2的栅极和控制端子Ctl-1由电阻R2连接。电阻R1和电阻R2从两FET延伸，与连接在共同输入端子的电极交叉设置，平行地配置在与共同输入端子对应的焊接区和两个FET之间的间隔。
图4表示图3中A-A线的断面图，这是电阻R1及电阻R2和与共同输入端子连接的电极的交叉部。基板11上设置着形成电阻R1、R2的n+型杂质扩散区域40(图3中用点划线表示)，通过氮化膜和从两个FET的源极或漏极向共同输入端子IN延伸的漏极15(或源极)交叉。电阻R1、R2是设置在基板上的n+型杂质扩散区域，与FET的源极和漏极区域同时形成。
另外，在共同输入端子焊接区、控制端子Ctl-1焊接区、Ctl-2焊接区、输出端子OUT1焊接区、输出端子OUT2焊接区及两个FET的栅极的周端部之下，也设置着如点划线所示的n+型杂质扩散区域(在栅极周端部，与栅极重叠而没有图示)。在此，n+型杂质扩散区域不仅可设置在周端部，也可设置在各焊接区及两个FET的栅极的正下方整个面上。这些n+型杂质扩散区域是与源极及漏极区域同时形成的，这些n+型杂质扩散区域及电阻R1、R2相互邻接部分的间距是4μm。
这是由于化合物半导体开关电路装置要求的隔离水平在20dB以上，试验中，若有4μm的间距，就能充分保证20dB以上的隔离水平。
虽然缺乏理论根据，但以前认为，半绝缘性的GaAs基板就叫绝缘基板，耐压是无限大的。但如果实测就知道，耐压是有限的。因此，一般认为，由于在半绝缘性的GaAs基板中耗尽层延伸，利用对应高频信号的耗尽层距离的变化，耗尽层到达邻接的其他图形后，就会在那里产生高频信号的泄漏。但是，推论出若将n+型杂质扩散区域设置在邻接的图形的邻接侧的周端部，使其间距为4μm，就能充分确保20dB以上的隔离水平。另外，即使在电磁场仿真中也得出了，如果设置为4μm左右的间距，在2.4GHz时，隔离水平也能得到40dB左右。
电阻R1及R2或各焊接区及FET的栅极周端部是n+型杂质扩散区域，所以与不渗透杂质的基板11(半绝缘性的，基板电阻值为1×107Ω.cm)表面不同，杂质浓度高(离子种类为29Si+，浓度为1-5×108cm-3)。因此，由于作为各焊接区、FET配线层的栅极、朝向电阻的耗尽层不延伸，故将相互邻接的间距设定为4μm，就能充分确保隔离水平为20dB。
其结果，本发明的化合物半导体芯片尺寸能控制在0.37×0.30mm2范围内。这与图8所示目前通常图形的化合物半导体芯片尺寸为同一尺寸。
FET1及FET2的放大图及断面构造，与图9所示的现有的一样，因此省略其说明。另外，在本发明的FET中，可以是FET特性相同的FET，也可以是沟道区域的浓度及加速电压等沟道形成条件、和栅宽不同的FET。
另外，各n+型杂质扩散区域与源极及漏极区域不同时形成也可以，也可以各自由不同的工序形成。
这样，本发明第一实施例的特征是，在从通常图形的逻辑变更到密勒型逻辑的开关电路装置时，在共同输入端子和两个FET之间配置两个电阻R1及R2。由此，与沿芯片外周配置电阻的情况比较，可抑制为X方向的芯片尺寸不扩大，仅Y方向的芯片尺寸扩大。
本发明第二实施例的特征是，改变FET图形，在控制端子及输出端子焊接区之间配置FET的一部分，将两只电阻R1及R2平行地配置在共同输入端子及两个FET间。通过改变FET的图形，可使栅宽Wg不变并缩小Y方向的FET尺寸，能在共同输入端子及各FET间确保间隔。通过在该间隔中配制两只平行的电阻R1、R2，而且在邻接的各构成部件周端部设置n+型杂质扩散区域，使其间距为4μm，可如图8所示，以通常逻辑图形的芯片尺寸，得到密勒型开关电路装置。在图2中，由于在共同输入端子和两FET之间配置两只电阻，Y方向的扩大不可避免，但利用如图3所示的FET图形变更，在共同输入端子和FET之间确保间距，可以控制为和图8所示的普通图形的开关电路装置相同的芯片尺寸。
如上详述，根据本发明可获得以下种种效果。
第一，通过将电阻平行地配置在共同输入端子和两FET之间，与沿芯片外周配置的情况比较，芯片尺寸不会显著增加。如果沿芯片外周配置，芯片尺寸在X方向也要扩大，但是通过配置在芯片内部，能抑制为仅在Y方向扩大。
第二，改变FET的图形，将其FET的一部分配置在控制端子和输出端子焊接区之间。也就是说，根据形成Y方向缩小、X方向增大的FET的图形，可在FET栅宽不变的情况下确保共同输入端子和FET之间的间隔。通过在该间隔确保与相互邻接的结构部件(也包括电阻之间)4μm的间隔距离，平行地配置两只电阻，可以与普通图形相同的芯片尺寸实现密勒开关图形的开关电路装置。
第三，如上所述，利用最小结构部件和芯片内配置的办法，不扩大半导体芯片尺寸就能实现，所以，能大幅度提高与硅半导体芯片的价格竞争能力。另外由于可减小芯片尺寸，所以能够封装比目前的小型封装(MCP6大小2.1mm×2.0mm×0.9mm)更小的小型封装(SMCP6大小1.6mm×1.6mm×0.75mm)。
第四，在本发明的化合物半导体开关电路装置中，由于可以实现省略并联FET的设计，结构部件只有与FET1、FET2、电阻R1、R2、共同输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，和目前的化合物半导体开关电路装置比较，具有可由最小结构部件构成的优点。
Claims (10)
1、一种化合物半导体开关电路装置，在沟道层表面层形成设有源极、栅极、漏极的第一和第二FET，将两个FET的源极或漏极作为共同输入端子，具有与前述两个FET的漏极或源极连接的第一和第二输出端子、和与前述两个FET的栅极连接的第一和第二控制端子，前述第一输出端子、控制端子用焊接区配置在前述第一FET周围，前述第二输出端子、控制端子用焊接区配置在前述第二FET周围，对前述两个FET的栅极施加控制信号，使某一个FET导通，前述共同输入端子与前述第一和第二输出端子的某一方形成信号路径，其特征在于：
将连接前述第一FET的栅极与前述第二控制端子的第一电阻，和连接前述第二FET的栅极与前述第一控制端子的第二电阻配置在作为前述共同输入端子的焊接区和前述两个FET之间。
2、权利要求书1所述的化合物半导体开关电路装置，其特征在于：所述第一和第二电阻是将杂质扩散在基板上而设置的高浓度区域。
3、权利要求书2所述的化合物半导体开关电路装置，其特征在于：前述高浓度区域是与源极区域和漏极区域同时形成的扩散区域。
4、权利要求书1所述的化合物半导体开关电路装置，其特征在于：第一电阻与第二电阻平行地配置。
5、权利要求书4所述的化合物半导体开关电路装置，其特征在于：将前述第一FET的一部分配置在与前述第一控制端子及前述第一输出端子对应的焊接区之间，将前述第二FET的一部分配置在与前述第二控制端子及前述第二输出端子对应的焊接区之间。
6、权利要求书4所述的化合物半导体开关电路装置，其特征在于：前述第一和第二电阻是将杂质扩散在基板上而设置的高浓度区域。
7、权利要求书4所述的化合物半导体开关电路装置，其特征在于：在前述各焊接区周端部的下方或焊接区整个面的下方，及前述两个FET的配线层周端部的下方或FET整个面的下方，设置了将杂质扩散得到的高浓度区域。
8、权利要求书6或7所述的化合物半导体开关电路装置，其特征在于：前述全部高浓度区域相互邻接的间距，接近到能够确保规定的隔离水平的极限值附近。
9、权利要求书6或7所述的化合物半导体开关电路装置，其特征在于：前述全部高浓度区域是与源极区域和漏极区域同时形成的扩散区域。
10、权利要求书1或4所述的化合物半导体开关电路装置，其特征在于：前述第一和第二电阻从前述两个FET的源极及漏极延伸并与连接在前述共同输入端子的电极交叉。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173498A JP2002368194A (ja) | 2001-06-08 | 2001-06-08 | 化合物半導体スイッチ回路装置 |
| JP173498/2001 | 2001-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1391282A CN1391282A (zh) | 2003-01-15 |
| CN1193427C true CN1193427C (zh) | 2005-03-16 |
Family
ID=19014942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB02122742XA Expired - Fee Related CN1193427C (zh) | 2001-06-08 | 2002-06-10 | 化合物半导体开关电路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6627956B2 (zh) |
| EP (1) | EP1265284B1 (zh) |
| JP (1) | JP2002368194A (zh) |
| KR (1) | KR100612185B1 (zh) |
| CN (1) | CN1193427C (zh) |
| DE (1) | DE60231358D1 (zh) |
| TW (1) | TW560013B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007727A (ja) * | 2001-06-22 | 2003-01-10 | Sanyo Electric Co Ltd | 化合物半導体装置 |
| JP4535668B2 (ja) | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
| JP4804754B2 (ja) | 2002-09-09 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 保護素子 |
| US7105431B2 (en) | 2003-08-22 | 2006-09-12 | Micron Technology, Inc. | Masking methods |
| TWI283517B (en) | 2003-09-30 | 2007-07-01 | Rohm Co Ltd | D/A converter circuit, organic EL drive circuit and organic EL display device |
| JP2005340550A (ja) | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353991A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| US7212018B2 (en) * | 2004-10-21 | 2007-05-01 | Lecroy Corporation | Dual tip probe |
| JP4939749B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP4939750B2 (ja) | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP4939748B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP4480735B2 (ja) * | 2007-03-22 | 2010-06-16 | 日本電信電話株式会社 | 電界通信装置 |
| JP2017130577A (ja) * | 2016-01-21 | 2017-07-27 | ソニー株式会社 | 半導体装置およびその製造方法、固体撮像素子、並びに電子機器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238716A (ja) * | 1986-11-14 | 1988-10-04 | Nec Corp | スイッチ回路 |
| US5317290A (en) | 1987-10-19 | 1994-05-31 | General Electric Company | MMIC (monolithic microwave integrated circuit) switchable bidirectional phase shift network |
| JPH01291506A (ja) * | 1988-05-18 | 1989-11-24 | Matsushita Electron Corp | 半導体装置 |
| JPH06112795A (ja) * | 1992-07-31 | 1994-04-22 | Hewlett Packard Co <Hp> | 信号切換回路および信号生成回路 |
| JP3169775B2 (ja) * | 1994-08-29 | 2001-05-28 | 株式会社日立製作所 | 半導体回路、スイッチ及びそれを用いた通信機 |
| JP3249393B2 (ja) | 1995-09-28 | 2002-01-21 | 株式会社東芝 | スイッチ回路 |
| US5973557A (en) * | 1996-10-18 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier |
| JP3310203B2 (ja) * | 1997-07-25 | 2002-08-05 | 株式会社東芝 | 高周波スイッチ装置 |
| JP3831575B2 (ja) | 2000-05-15 | 2006-10-11 | 三洋電機株式会社 | 化合物半導体スイッチ回路装置 |
| US6580107B2 (en) * | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
| JP2002353411A (ja) * | 2001-05-25 | 2002-12-06 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
-
2001
- 2001-06-08 JP JP2001173498A patent/JP2002368194A/ja not_active Withdrawn
-
2002
- 2002-05-22 TW TW091110762A patent/TW560013B/zh not_active IP Right Cessation
- 2002-06-07 KR KR1020020031857A patent/KR100612185B1/ko not_active IP Right Cessation
- 2002-06-07 US US10/163,873 patent/US6627956B2/en not_active Expired - Lifetime
- 2002-06-10 CN CNB02122742XA patent/CN1193427C/zh not_active Expired - Fee Related
- 2002-06-10 DE DE60231358T patent/DE60231358D1/de not_active Expired - Fee Related
- 2002-06-10 EP EP02012829A patent/EP1265284B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1391282A (zh) | 2003-01-15 |
| EP1265284A1 (en) | 2002-12-11 |
| KR100612185B1 (ko) | 2006-08-16 |
| DE60231358D1 (de) | 2009-04-16 |
| JP2002368194A (ja) | 2002-12-20 |
| US6627956B2 (en) | 2003-09-30 |
| KR20020093613A (ko) | 2002-12-16 |
| EP1265284B1 (en) | 2009-03-04 |
| TW560013B (en) | 2003-11-01 |
| US20020185667A1 (en) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI634620B (zh) | 於共同基板上之功率裝置整合 | |
| CN1193427C (zh) | 化合物半导体开关电路装置 | |
| TWI623083B (zh) | 於共同基板上之功率裝置整合 | |
| CN1291492C (zh) | 半导体开关电路装置及其制造方法 | |
| US9245880B2 (en) | High voltage semiconductor power switching device | |
| CN1372381A (zh) | 开关电路装置 | |
| US20130248986A1 (en) | Power mosfet | |
| CN1452317A (zh) | 半导体开关电路器件 | |
| CN101297407B (zh) | 晶体管器件及其制造方法 | |
| JP2002353411A (ja) | 化合物半導体スイッチ回路装置 | |
| JP2005340550A (ja) | 半導体装置 | |
| CN1233042C (zh) | 化合物半导体开关电路装置 | |
| JP2005353991A (ja) | 半導体装置 | |
| CN1216426C (zh) | 化合物半导体开关电路装置 | |
| CN1194470C (zh) | 开关电路装置 | |
| US7683454B2 (en) | MOS power component with a reduced surface area | |
| JP2007115895A (ja) | 化合物半導体スイッチ回路装置 | |
| JP4473837B2 (ja) | トランジスタ | |
| TWI736412B (zh) | 垂直式雙極性電晶體裝置 | |
| CN1348255A (zh) | 化合物半导体开关电路装置 | |
| CN112185954B (zh) | 垂直式双极性晶体管装置 | |
| CN215496731U (zh) | 一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管 | |
| TWI795229B (zh) | 半導體結構 | |
| CN100487895C (zh) | 化合物半导体装置 | |
| JP3954799B2 (ja) | 化合物半導体スイッチ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050316 Termination date: 20100610 |