CN1216426C - 化合物半导体开关电路装置 - Google Patents

化合物半导体开关电路装置 Download PDF

Info

Publication number
CN1216426C
CN1216426C CN021192693A CN02119269A CN1216426C CN 1216426 C CN1216426 C CN 1216426C CN 021192693 A CN021192693 A CN 021192693A CN 02119269 A CN02119269 A CN 02119269A CN 1216426 C CN1216426 C CN 1216426C
Authority
CN
China
Prior art keywords
fet
grid
compound semiconductor
voltage
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN021192693A
Other languages
English (en)
Other versions
CN1378340A (zh
Inventor
浅野哲郎
平井利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1378340A publication Critical patent/CN1378340A/zh
Application granted granted Critical
Publication of CN1216426C publication Critical patent/CN1216426C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)

Abstract

在以往的化合物半导体开关电路装置中，为了尽可能减少插入损耗，而采用了增大栅极宽度Wg，降低FET的导通电阻的设计方法。另外，还采用了在栅极宽度为600微米下得到规定的绝缘的方法。但是，以缩短芯片尺寸为目的，将栅极宽度设为400微米时，存在输出功率不足的问题。本发明着眼于在2.4GHz以上的高频带下省略分流FET并确保绝缘的设计，并进一步具有发送侧FET和接收侧FET杂质浓度不同的沟道区域的非对称型电路。由此，将栅极宽度降低至400微米，使栅极的电容成分减少，实现可在两个信号路径之间得到规定的绝缘，且输出必要最大功率的电路。

Description

化合物半导体开关电路装置
技术领域
本发明涉及一种特别是用于高频开关用途中的化合物半导体开关电路装置，具体而言，是涉及一种用于2.4GHz频带以上的化合物半导体开关电路装置。
背景技术
在便携电话等移动用通信设备中，使用GHz频带的微波的情况多，在天线的切换电路或收发信切换电路等中，多使用用于切换这些高频信号的开关元件(例如，特开平9-181642号)。作为该元件，通常因为处理高频而使用砷化镓(GaAs)的场效应晶体管(以下称为FET)，由此，进行了集成所述开关电路本身的单片微波集成电路(MMIC)的开发。
图8(A)表示GaAsFET的截面图。在不搀杂的GaAs衬底1的表面部分搀杂N型杂质后形成N型沟道区域2，在沟道区域2表面上配置肖特基接触的栅极3，在栅极3的两肋配置与GaAs表面欧姆接触的源、漏极4、5。该晶体管通过栅极3的电位在正下方的沟道区域2内形成空穴层，从而来控制源极4和漏极5之间的沟道电流。
图8(B)表示使用GaAsFET的被称为SPDT(单刀双掷：Single Pole DoubleThrow)的化合物半导体开关电路装置的原理电路图。
第一和第二FET1、FET2的源极(或漏极)连接在共享输入端子IN上，各FET1、FET2的栅极通过电阻R1、R2连接在第一和第二控制端子Ct1-1、Ct1-2上，从而各FET的漏极(或源极)可连接在第一和第二输出端子OUT1、OUT2上。施加在第一和第二控制端子Ct1-1、Ct1-2上的信号为互补信号，施加H电平的信号的FET导通，以向任一方的输出端子传递施加在输入端子IN上的信号。配置电阻R1、R2的目的在于，防止高频信号通过栅极向构成交流接地的控制端子Ct1-1、Ct1-2的直流电位漏出。
图9表示如此的化合物半导体开关电路装置的等效电路图。在微波中，以特性阻抗500Ω为基准，用R1＝R2＝R3＝50Ω电阻表示各端子的阻抗。另外，当将各端子的电位表示为V1、V2、V3时，用下式表示插入损耗(Insertion Loss)和绝缘(Isolation)。
Insertion Loss＝20log(V2/V1)[dB]
这是从共享输入端子IN向输出端子OUT1传递时的插入损耗。
Isolation＝20log(V3/V1)[dB]
这是从共享输入端子IN与输出端子2之间的绝缘(Isolation)。在化合物半导体开关电路装置中，要求尽可能减少上述插入损耗(Insertion Loss)，并提高绝缘(Isolation)，串联插入信号路径中的FET的设计极重要。使用GaAsFET作为该FET的原因在于GaAs与Si相比，电子移动度高，可减小电阻，实现低损失化，因为GaAs是半绝缘性衬底，所以适用于信号路径间的高绝缘化。但在另一方面，GaAs衬底比Si的价格高，若用Si来实现PIN二极管等等效衬底，则从成本竞争上来说会失败。
在这种化合物半导体开关电路中，FET的沟道区域2的电阻R如下表示：
R＝1/enμS[Ω]
e：电子电荷量(1.6×10-19C/cm3)
n：电子载流子浓度
μ：电子移动度
S：沟道区域的截面积(cm2)
为了尽可能地使电阻R小，从而将沟道的宽度设计得尽可能大，通过赢得沟道区域的截面积，来减少插入损耗(Insertion Loss)。
因此，在栅极3和沟道区域2中形成的依赖于肖特基接触的电容成分变大，从而损失高频的输入信号，恶化了绝缘(Isolation)。为了避免这种情况，设置分流FET，以实现绝缘(Isolation)的改善。
图10是至今为止实用化的化合物半导体开关电路装置的电路图。在该电路中，在进行开关的FET1和FET2的输出端子OUT1和OUT2的接地间连接分流FET3、FET4，向该分流FET3、FET4的栅极上施加对FET2和FET1的控制端子Ct1-2、Ct1-1的互补信号。结果，当FET1导通时，分流FET4导通，FET2和分流FET3截止。
在该电路中，在共享输入端子IN-输出端子OUT1的信号路径导通、共享输入端子IN-输出端子OUT2的信号路径截止时，因为分流FET4导通，所以向输出端子OUT2的输入信号的损失通过接地的电容C流入地，可提高绝缘(Isolation)。
另外，两个FET的高频特性、必需的最大功率和夹断电压等FET特性相等，可使用两个信号路径来作为发送·接收路径之一，所以该电路是通用的。下面将这种电路称为对称型电路。
图11表示集成化这种化合物半导体开关电路装置后的化合物半导体芯片的一个实例。
在GaAs衬底中，在左右的中央部配置进行开关的FET1和FET2，在左右的下角附近配置分流FET3和分流FET4，在各FET的栅极上连接电阻R1、R2、R3、R4。另外，在衬底的周边上设置与共享输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、接地端子GND对应的垫片。另外，连接分流FET3和分流FET4的源极后通过接地用的电容C连接到接地端子GND上。用虚线表示的第二层布线是与形成FET栅极同时形成的栅极金属层(Ti/Pt/Au)，用实线表示的第三层的布线是进行各元件的连接和垫片的形成的垫片金属层(Ti/Pt/Au)。与第一层衬底欧姆接触的欧姆金属层(AuGe/Ni/Au)形成各FET的源极、漏极和各电阻两端的取出电极，在图11中由于与垫片金属层相重叠，所以未示出欧姆金属层。
图12(A)表示放大图11所示的FET1的部分的平面图。在该图中，点划线包围的长方形区域是形成在衬底11上的沟道区域12。从左侧伸出的梳形的四个第三层垫片金属层30是连接在输出端子OUT1上的源极13(或漏极)，其下是由第一层欧姆金属层10形成的源极14(或漏极)。另外，从右侧伸出的梳形的四个第三层的垫片金属层30是连接在共享输入端子IN上的漏极15(或源极)，在其下是由第一层欧姆金属层10形成的漏极16(或源极)。以片齿啮合的形状来配置这两个电极，在其间的沟道区域12上将由第二层栅极金属层20形成的栅极17配置成梳形状。
图12(B)表示该FET一部分的截面图。在衬底11上设置n型沟道区域12和在其两侧形成源极区域18和漏极区域19的n+型高浓度区域，在沟道区域12中设置栅极17，在高浓度区域中设置用第一层欧姆金属层10形成的漏极14和源极16。另外，如上所述，在其上设置由第三层垫片金属层30形成的漏极13和源极15，进行各元件的布线等。
这里重要的是，如图12(B)所示，栅极长度Lg是指存在于源极区域和漏极区域之间的沟道区域中的栅极的长度，通常设置成不发生短沟道效果的0.5μm。如图12(A)所示，栅极的宽度Wg是指沿源极区域和漏极区域存在于沟道区域内的栅极的长度，为减少导通电阻最好将其设计得较大。
另外，沟道区域12的杂质浓度和厚度确定饱和漏电流Idss，饱和漏电流Idss是确定导通状态FET必需的最大功率的唯一因素。另外，对于必需的最大功率，作为使FET变为截止状态所需的电压的夹断电压也与沟道区域的杂质浓度和厚度(离子注入的剂量和加速电压)有关。
即，通常，若用于形成沟道区域的离子注入时的剂量相同，则离子注入时加速电压高的一方的沟道区域的深度深，饱和漏电流Idss提高，且夹断电压变高。另一方面，若加速电压相同，则沟道区域形成用的离子注入时的剂量多的一方夹断电压也高，饱和漏电流Idss提高。
此时因为电路是对称型的，所以在相同条件下形成两个FET的沟道区域12。即，用相同的工序、相同条件来形成两个FET的沟道区域。具体而言，以剂量4.4×1012/m-3、加速电压70KeV程度离子注入n型的杂质(29Si+)，在栅极形成前，蚀刻若干栅极下方的沟道。结果，夹断电压Vp为1.5V左右。
在上述化合物半导体开关电路装置中，为了尽可能减少插入损耗(InsertionLoss)，采用增大栅极宽度Wg，降低FET的导通电阻的设计方法。具体而言，在图11所示的化合物半导体开关电路装置中，PHS1.9GHz下用的FET1和FET2的栅极宽度Wg(梳形的栅极的总和)设置为1.4mm(1400微米)，分流用的FET3和FET4的栅极宽度Wg设置为0.4mm(400微米)。为了减少FET的导通电阻，尽可能将栅极长度Lg设计成0.5微米。
因此，由于栅极宽度Wg变大，导致栅极的电容成分增加，使绝缘(Isolation)降低。为了提高绝缘(Isolation)，在分流FET中以电路的方式使输入信号的损失流向接地是不可缺的。
因此，在迄今的化合物半导体开关电路装置中，芯片尺寸达到1.07×0.50mm2这样很大的尺寸，从而使通过缩小芯片尺寸降低成本的努力朝向相反方向发展。
另外，迄今的化合物半导体开关电路装置设计成PDC900MHz下和1.9GHz下可共用，存在不使用分流FET而确保绝缘(Isolation)的设计努力不充分的现状。为此，成本变高，上述两个频带的化合物半导体开关电路装置被替换为硅的兼价芯片，导致失去了市场。
另外，还采用通过提高沟道区域12的杂质浓度、加厚厚度、降低电阻来降低插入损耗(Insertion Loss)的开关电路。此时，在一方的信号路径中，虽然插入损耗(Insertion Loss)降低，但在另一方的信号路径中，饱和漏电流Idss变大，夹断电压也变大。当夹断电压也变大时，该FET经受不住与通过一方信号路径的功率相同的功率，所以采用将两个FET的夹断电压设定为不同的值，使任一方的信号路径固定在发送路径(导通侧)，使另一方的信号路径固定在接收路径(截止侧)。相对于对称型，下面将采用这种夹断电压、饱和漏电流Idss等特性不同的FET的电路称为非对称型电路，在该情况下，栅极宽度为1400微米时，为了确保绝缘(Isolation)，必须是分流FET。
为了解决上述问题，还开发了将栅极宽度缩小为600微米、且不设置分流FET的开关电路。
图1 3是表示栅极宽度为600微米的化合物半导体开关电路装置的电路图。第一FET1和第二FET2的源极(或漏极)连接在共享输入端子IN上，FET1和FET2的栅极分别通过电阻R1、R2连接在第一和第二控制端子Ct1-1、Ct1-2上，从而FET1和FET2的漏极(或源极)连接在第一和第二输出端子OUT1、OUT2上。施加在第一和第二控制端子Ct1-1、Ct1-2上的控制信号是互补信号，施加了H电平信号侧的FET导通，向任一方的输出端子传递施加在共享输入端子IN上的输入信号。配置电阻R1、R2的目的在于，防止高频信号通过栅极向构成交流接地的控制端子Ct1-1、Ct1-2的直流电位漏出。
图13所示电路虽然是与图8(B)所示使用GaAsFET的被称为SPDT(单刀双掷：Single Pole Double Throw)的化合物半导体开关电路装置的原理电路基本相同的电路结构，但大的区别在于，FET1和FET2的栅极的栅极宽度Wg设计为600微米。与以前相比，栅极宽度Wg变小，意味着FET的导通电阻变大，而栅极的面积(Lg×Wg)变小，意味着栅极和沟道区域的肖特基接合导致的寄生电容变小，在电路动作上差别大。
图14表示集成化该化合物半导体开关电路装置的化合物半导体芯片的一个实例。
在GaAs衬底中，在中央部配置进行开关的FET1和FET2，在各FET的栅极上连接电阻R1、R2。另外，在衬底的周边上设置与共享输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、接地端子GND对应的垫片。用虚线表示的第二层布线是与形成FET栅极同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第三层的布线是进行各元件的连接和垫片的形成的垫片金属层(Ti/Pt/Au)30。与第一层衬底欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET的源极、漏极和各电阻两端的取出电极，因为图14中与垫片金属层重叠，所以未示出欧姆金属层。
从图14可知，构成部件仅是对应于FET1和FET2、电阻R1、R2、共享输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2的垫片，与图11所示的现有化合物半导体开关电路装置相比，由最小构成部件来构成。
另外，该半导体器件的特征在于，由栅极宽度为以前的600微米以下即一半以下形成FET1(FET2也一样)，所以可实现FET1为以前一半的大小。即，图14所示的FET1形成在点划线包围的长方形的沟道区域12内。从下侧伸出的梳形的三个第三层垫片金属层30为连接在输出端子OUT1上的源极13(或漏极)，在其下为由第一层欧姆金属层10形成的源极14(或漏极)。另外，从上侧伸出的梳形的三个第三层垫片金属层30为连接在共享输入端子IN上的漏极15(或源极)，在其下为由第一层欧姆金属层10形成的漏极14(或源极)。以片齿啮合的形状来配置这两个电极，在其间的沟道区域12上将由第二层栅极金属层20形成的栅极17配置成四个梳形状。FET1和FET2共用从上侧伸出的正中的片齿漏极13(或源极)，可进一步实现小型化。这里，所谓栅极宽度为600微米以下的含义是指各FET的梳形的栅极17的栅极宽度的总和分别在600微米以下。
因为FET1和FET2的截面结构与图12(B)所示的现有结构相同，所以省略说明。
结果，该化合物半导体芯片的尺寸在0.37×0.30mm2以内，这表示将以前的化合物半导体芯片的尺寸实际上缩小了20％。
下面说明2.4GHz以上高频带下省略分流FET后可否进行确保绝缘(Isolation)的设计。
图15表示FET的栅极长度Lg为0.5微米时的栅极宽度Wg-插入损耗(Insertion Loss)的关系。
当1GHz的输入信号下栅极宽度Wg从1000微米缩小到600微米时，插入损耗(Insertion Loss)从0.35dB到0.55dB恶化了0.2dB。但是，当2.4GHz的输入信号下栅极宽度Wg从1000微米缩小到600微米时，插入损耗(InsertionLoss)从0.60dB到0.65dB仅恶化了0.05dB。由此可知，虽然1GHz的输入信号下插入损耗(Insertion Loss)较大程度上受FET导通电阻的影响，但在2.4GHz的输入信号下插入损耗(Insertion Loss)却基本不受FET导通电阻的影响。
原因在于，由于2.4GHz的输入信号与1GHz相比为高频，所以认为与其是FET的导通电阻倒不如说是FET栅极引起的电容成分的影响更大。因此，如果2.4GHz以上的高频下电容成分比FET的导通电阻在插入损耗(InsertionLoss)上的影响更大，则与其减少导通电阻，倒不如着眼于设计减少电容成分。即，必要有与以前的设计完全相反的设想。
另一方面，图16表示FET的栅极长度Lg为0.5微米时的栅极宽度Wg-绝缘(Isolation)的关系。
当1GHz的输入信号下栅极宽度Wg从1000微米缩小到600微米时，绝缘(Isolation)从19.5dB到23.5dB改善了4.0dB。同样，当2.4GHz的输入信号下栅极宽度Wg从1000微米缩小到600微米时，绝缘(Isolation)从14dB到18dB改善了4.0dB。即，可知绝缘(Isolation)依赖于FET的寄生电容来改善。
因此，从图15可知，在2.4GHz以上的高频带下，若仅考虑插入损耗(Insertion Loss)的微小恶化，倒不如优先设计图16所示的绝缘(Isolation)反而可缩小化合物半导体芯片的尺寸。即，若2.4GHz的输入信号下栅极宽度Wg为700微米以下，则可确保16.5dB以上的绝缘(Isolation)，另外，若栅极宽度Wg为600微米以下，则可确保18dB以上的绝缘(Isolation)。
发明内容
在图14表示实际的图案的化合物半导体开关电路装置中，设计栅极长度Lg为0.5微米、栅极宽度Wg为600微米的FET1和FET2，确定插入损耗(InsertionLoss)为0.65dB，绝缘(Isolation)为18dB。该特性活用为包含蓝牙(用无线彼此连接便携电话、笔记本PC、便携信息终端、数字相机、其周边设备，提高可移动环境、商业环境的通信规格)的使用2.4GHz频带的ISMBand(IndustrialScientific and Medical frequency band)的频谱扩频通信应用领域中的RF开关。
现在，硅半导体芯片的性能提高很快，要高频下利用的可能性也高。在以前，硅芯片难以在高频带下利用，虽然利用高价的化合物半导体芯片，但硅半导体芯片的性能高，若可利用，当然晶片价格高的化合物半导体芯片在价格竞争中会失败。因此，缩短芯片尺寸来抑制成本是必然的，不可避免地降低了芯片尺寸。
这里，根据图15和图16，在2.4GHz频带下使用的情况下，本发明人推测可基本不恶化插入损耗(Insertion Loss)和绝缘(Isolation)地进一步缩短芯片尺寸，使栅极宽度Wg变为400微米。
若栅极宽度降低为400微米，则芯片尺寸变为0.31×0.31mm2，与600微米的情况相比，可缩短13％，有利于与硅半导体芯片的竞争。
但是，当以芯片尺寸缩短为目的而将栅极宽度降至400微米时，发送侧必需的最大功率(Pout-linear：下面称为必要最大功率)下降20dBm，可知超过了缩短的界限。如上所述，这是作为蓝牙或无线LAN下使用的开关电路可输出20dBm的信号的能力所必要的。
必要最大功率(Pout-linear)是开关电路的一个重要性能指标，有必要同时满足导通时可通过的电流能力和截止时不泄漏的功率(绝缘)这两个要素。
在发送时导通状态的FET中，仅饱和漏电流Idss与必要最大功率(Pout-linear)有关，其关系式如下所示。
Pout-linear＝10log((2RX饱和漏电流Idss/1.3)2×1/8R)×1000)[dBm]即，在栅极宽度为600微米以前可确保必要最大功率为20dBm，但将栅极宽度变为400微米后，沟道区域也缩小，因为饱和漏电流Idss降低，所以判断必要最大功率不足。
因此，为了增加必要最大功率，有必要提高饱和漏电流Idss。因为最初的目的是缩短芯片，所以有必要将栅极宽度缩短为400微米，并且增加FET的饱和漏电流Idss。
另外，若发送时的必要最大功率不仅在发送时导通状态的FET而且在发送时变为截止状态(接收侧)的FET中都没有耐必要最大功率的能力，则作为开关电路的必要最大功率不足。即，在增加发送时变为导通的FET的饱和漏电流Idss而确保必要最大功率的同时，发送时截止侧(接收侧)的FET中耐必要最大功率的能力也变为重要。
鉴于上述各种问题，本发明的化合物半导体开关电路装置中，形成在沟道区域表面上设置源极、栅极和漏极的第一和第二FET，将两个FET的源极或漏极作为共享输入端子，将两个FET的漏极或源极作为第一和第二输出端子，向两个FET的栅极上施加控制信号，使任一方的FET导通，由所述共享输入端子和所述第一和第二输出端子的任一方形成信号路径，其特征在于：将所述FET的栅极宽度设定为400微米以下，并且，将一方的所述FET的饱和漏电流Idss设定得比另一方的FET的饱和漏电流Idss大，在2.4GHz以上的高频带下省略分流FET以确保规定绝缘(Isolation)的化合物半导体器件中，进一步缩短了芯片尺寸，且作为在无线LAN或蓝牙中采用的开关电路，实现了必要最大功率的输出。
此时，在发送侧(导通侧)的FET中，因为仅饱和漏电流Idss与必要最大功率有关，所以通过控制沟道区域的杂质浓度和厚度，增加饱和漏电流Idss，可输出必要最大功率。
同时，在接收侧(截止侧)FET中，耐必要最大功率(不泄漏信号)是重要的。即，若不满足发送侧(导通侧)FET输出必要最大功率的能力和接收侧(截止侧)耐该必要最大功率的能力二者，则其结果是作为开关电路，不能输出必要最大功率。因此，虽然在后面详细描述，但在接收侧(截止侧)，为了增加耐必要最大功率的能力，有必要降低夹断电压。
通常，若饱和漏电流Idss变大，则夹断电压升高，若饱和漏电流Idss变小，则夹断电压降低，所以在本发明中，通过形成为固定发送侧(导通侧)和接收侧(截止侧)的信号路径的非对称型开关电路来进行解决。
附图说明
图1是说明本发明的电路图。
图2是说明本发明的平面图。
图3是说明本发明的平面图。
图4是说明本发明的特性图。
图5是说明本发明的截面图。
图6是说明本发明的平面图。
图7是说明本发明的平面图。
图8是说明现有实例的(A)截面图，(B)电路图。
图9是说明现有实例的等效电路图。
图10是说明现有实例的电路图。
图11是说明现有实例的平面图。
图12是说明现有实例的(A)平面图，(B)截面图。
图13是说明现有实例的电路图。
图14是说明现有实例的平面图。
图15是说明现有实例的特性图。
图16是说明现有实例的特性图。
具体实施方式
下面参照图1至图7来说明本发明的实施例。
图1是表示本发明的化合物半导体开关电路装置的电路图。第一FET1和第二FET2的源极(或漏极)连接在共享输入端子IN上，FET1和FET2的栅极分别通过电阻R1、R2连接在第一和第二控制端子Ct1-1、Ct1-2上，从而FET1和FET2的漏极(或源极)可连接在第一和第二输出端子OUT1、OUT2上。施加在第一和第二控制端子Ct1-1、Ct1-2上的控制信号为互补信号，施加H电平信号侧的FET导通，以向任一方的输出端子传递施加在共享输入端子IN上的输入信号。配置电阻R1、R2的目的在于，防止高频信号通过栅极向构成交流接地的控制端子Ct1-1、Ct1-2的直流电位漏出。
图1所示电路虽然是与图8(B)或图13所示使用GaAsFET的被称为SPDT(单刀双掷：Single Pole Double Throw)的化合物半导体开关电路装置的原理电路基本相同的电路结构，但大的区别在于，第一，FET1和FET2的栅极的栅极宽度Wg设计为400微米。与以前相比，栅极宽度Wg变小，意味着FET的导通电阻变大，而栅极的面积(Lg×Wg)变小，意味着栅极和沟道区域的肖特基接合导致的寄生电容变小，在电路动作上差别大。
第二，形成两个FET的饱和漏电流Idss或夹断电压不同的非对称型电路。开关电路的必要最大功率在发送侧(导通侧)由饱和漏电流Idss确定，在接收侧(截止侧)则由夹断电压确定。即，发送侧(导通侧)为了通过将栅极宽度从600微米设定400微米来提高不足的必要最大功率，必须确保饱和漏电流Idss。即，控制沟道区域的杂质浓度和厚度，形成提高了饱和漏电流Idss的沟道区域，形成可输出规定功率的FET。
另一方面，在接收侧(截止侧)，必须设计成即使消耗必要最大功率也不泄漏信号，即，耐必要最大功率。虽然下面将详细描述，但若降低夹断电压，则因为可提高耐FET的最大功率，所以控制沟道区域的杂质浓度和厚度来形成夹断电压低的沟道区域。
因此，在本发明的实施例中，作为开关电路，为了输出必要最大功率，控制任一FET的沟道区域的杂质浓度和厚度。通常饱和漏电流Idss变大时夹断电压也变大，而饱和漏电流Idss变小时夹断电压也变小，所以采用两个FET的特性各不相同的非对称型电路。但是，将信号路径使用于固定在接收路径和发送路径上的开关电路中时，没有任何问题，而且会变为高效率的电路。
图2表示集成化本发明的化合物半导体开关电路装置的化合物半导体芯片的一个实例。
在GaAs衬底中，在中央部配置进行开关的FET1和FET2，在各FET的栅极上连接电阻R1、R2。另外，在衬底的周边上设置与共享输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的垫片。用虚线表示的第二层布线是与形成FET栅极同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第三层的布线是进行各元件的连接和垫片形成的垫片金属层(Ti/Pt/Au)30。与第一层衬底欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET的源极、漏极和各电阻两端的取出电极，因为图2中与垫片金属层重叠，所以未示出欧姆金属层。
从图2可知，构成部件仅是对应于FET1和FET2、电阻R1、R2、共享输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2的垫片，与图11所示的现有化合物半导体开关电路装置相比，由最小构成部件来构成。
图3表示放大图2所示的FET的部分后的平面图。因为两个FET的图案相同，所以仅表示一方的FET。点划线包围的长方形区域是形成在GaAs衬底11上的沟道区域12。从左侧伸出的梳形的两个第三层垫片金属层30是连接在输出端子OUT1上的源极13(或漏极)，其下是由第一层欧姆金属层10形成的源极14(或漏极)。另外，从右侧伸出的梳形的两个第三层的垫片金属层30是连接在共享输入端子IN上的漏极15(或源极)，在其下是由第一层欧姆金属层10形成的漏极16(或源极)。以片齿啮合的形状来配置这两个电极，在其间的沟道区域12上将由第二层栅极金属层20形成的栅极17配置成梳形状。
通过离子注入形成的沟道区域12仅通过其杂质浓度和厚度来变化作为使FET变为截止状态所需的电压的夹断电压。即，注入预定的沟道区域中的杂质离子的剂量多或离子注入的加速电压升高，则夹断电压变高，剂量少，或加速电压降低，则夹断电压变低。
另外，当沟道12形成时的杂质离子的剂量多或注入时的加速电压高(沟道区域深)时，饱和漏电流Idss增加。即，通常夹断电压高的沟道区域的饱和漏电流Idss大，发送时导通状态FET的必要最大功率也变大。相反，虽然夹断电压低的沟道区域的饱和漏电流Idss小，FET在截止状态的情况下能耐受的必要最大功率变大。
图4表示栅极宽度、饱和漏电流Idss和必要最大功率(Pout-linear)的关系。图4(A)表示具有现有的对称型沟道区域的FET的关系图，图4(B)表示具有作为本发明发送侧(导通侧)的具有大的饱和漏电流Idss的FET的关系图。
如图4(A)所示，在现有的沟道区域中，虽然在栅极宽度为600微米时可确保作为必要最大功率的20dBm，但当栅极宽度缩短为400微米时，下降20dBm。其中，在本发明的实施例中，与以前相比，形成高浓度和深的沟道区域，通过提高饱和漏电流Idss，如图4(B)所示，在栅极宽度为400微米的情况下，可实现确保0.09A的饱和漏电流Idss，且输出20dBm的必要最大功率的开关电路。
图5表示FET1和FET2的截面结构。开关电路的必要最大功率在导通侧由饱和漏电流Idss确定，在截止侧由夹断电压确定，所以在本发明的实施例中，在作为发送侧(导通侧)的FET1中，为了提高饱和漏电流Idss，与以前相比，形成高浓度和深的沟道区域，而在作为接收侧(截止侧)的FET2中，为了降低夹断电压，与以前相比，形成低浓度并浅的沟道区域。此时，因为作为离子注入的加速电压在两个FET中都相等的条件，和作为剂量上FET1比FET2多的条件，作为结果，FET1的饱和漏电流Idss和夹断电压变大，FET2的饱和漏电流Idss和夹断电压变小，所以图5中原理地表示沟道区域深度上的差。
图5(A)表示FET1的截面结构。在GaAs衬底11上设置n型的饱和漏电流Idss大的沟道区域12a和在其两侧形成源极区域18和漏极区域19的n+型的高浓度区域。
FET1用作发送侧(导通侧)，为了得到必要最大功率，提高杂质浓度，形成饱和漏电流Idss大的沟道区域12a。具体而言，以剂量为4.6×1012cm-3、加速电压为70KeV离子注入为n型的杂质(29Si+)，不蚀刻栅极形成前的栅极正下方的沟道区域12a。由此，如图4(B)所示，即使在栅极宽度为400微米时，因为得到0.09A的饱和漏电流Idss，所以可输出在蓝牙或无线LAN等中活用的20dBm的必要最大功率。另外，结果，FET的夹断电压变为2.2V。
在沟道区域12a上设置栅极17，在高浓度区域中设置由第一层欧姆金属层10形成的漏极14和源极16。此外，如上所述，在其上设置由第三层的垫片金属层30形成的漏极13和源极15，进行各元件的布线等。
图5(B)表示FET2的截面结构。在GaAs衬底11上设置n型的夹断电压小的沟道区域12b和在其两侧形成源极区域18和漏极区域19的n+型的高浓度区域。
具体而言，以剂量为3.4×1012cm-3、加速电压为70KeV离子注入为n型的杂质(29Si+)，不蚀刻栅极形成前的栅极正下方的沟道区域12b。由此，形成夹断电压为1.1V的沟道区域12b，饱和漏电流Idss变为0.04A。
在开关电路中，除了发送侧(导通侧)可输出的能力外，当同时没有接收侧(截止侧)耐必要最大功率的能力时，信号泄漏，结果，电路的必要最大功率降低。接收侧(截止侧)可耐受的必要最大功率与夹断电压有关，公式如下所示。
Pout-linear＝10log((Vmax2/8R)×1000)[dBm]
例如，当向发送侧(导通侧)的控制端子Ctl-1施加控制信号3V时，作为内建电位的量减少0.4V，在接收侧(截止侧)FET的栅极肖特基接合上施加2.6V的逆偏压，扩大空穴层。因为接收侧FET的夹断电压形成为1.1V，所以通过施加1.1V的逆偏压以上的栅极电压向栅极正下方的沟道电位夹断接收侧(截止侧)FET。因此，作为使接收侧(截止侧)FET夹断的电压，产生1.5(2.6-1.1)V的余量，在根据该余量从上式算出的功率成为最大的功率前，可由接收侧(截止侧)FET耐受该电压。
具体而言，因为所谓余量的1.5V为对应于Vmax/4的值，将Vmax＝1.5×4、R＝50Ω代入上式进行计算时，必要最大功率变为19.5dBm。
这里，虽然计算结果是19.5dBm，但实际上上式中存在3dBm左右的余量，所以若将夹断电压设计为1.1V，则变为最多耐22.5dBm的必要最大功率的FET。可通过开关电路的必要最大功率在由发送侧(导通侧)FET的饱和漏电流Idss确定的必要最大功率和由接收侧(截止侧)的夹断电压确定的必要最大功率比较时，因为变为小的一方的必要最大功率，所以在本发明的实施例中，可确定20dBm。
在沟道区域12b中设置栅极17，在高浓度区域内设置由第一层欧姆金属层10形成的漏极14和源极16。如上所述，在其上进一步设置由第三层的垫片金属层30形成的漏极13和源极15，进行各元件的布线等。
由此，通过采用发送侧(导通侧)变大饱和漏电流Idss，在接收侧(截止侧)夹断电压变小的两个FET构成的非对称型电路，可将栅极宽度降低至400微米，即使缩短芯片尺寸，也可实现确保与在发送侧(导通侧)采用以前的栅极宽度600微米的FET的对称型开关电路同等的必要最大功率，且可在接收侧(截止侧)耐受与发送侧(导通侧)同等的必要最大功率的开关电路。
这里，说明了发送侧为截止状态、接收侧为导通状态的情况。如上所述，开关电路的必要最大功率在导通侧由饱和漏电流Idss确定，在截止侧由夹断电压确定。首先，在发送侧(截止侧)，通过夹断电压2.2V来计算必要最大功率时，变为8.1dBm。其次，因为接收侧(导通侧)饱和漏电流Idss为0.04A，所以由该值计算必要最大功率时变为13.7dBm。开关电路的必要最大功率可通过比较导通侧、截止侧两个FET后小的一方的必要最大功率来确定，所以此时变为8.1dBm。因为接收时必要最大功率为0dBm以下，所以开关电路具有在8.1dBm前可通过(耐)的能力是充分的。
在形成这两个FET中，一方的饱和漏电流Idss增加，另一方夹断电压降低，所以杂质浓度和厚度不同。因此，仅离子注入的工序进行两次，此外在同一工序中形成。另外，FET1和FET2的饱和漏电流Idss和夹断电压只要是非对称且能得到期望的值即可，离子注入条件不限于上述条件。
本发明的特征在于：第一，因为将栅极宽度为400微米以下与现有的栅极宽度为600微米的电路相比，以2/3形成FET1(FET2也一样)，所以与现有的栅极宽度为600微米的电路相比，FET1也变为2/3大小。即，在点划线所包围的长方形的沟道区域12a中形成图2所示的FET1，在沟道区域12b中形成FET2。从下侧伸出的梳形的两个第三层垫片金属层30为连接在输出端子OUT1上的源极13(或漏极)，在其下为由第一层欧姆金属层10形成的源极14(或漏极)。另外，从上侧伸出的梳形的两个第三层垫片金属层30为连接在共享输入端子IN上的漏极15(或源极)，在其下为由第一层欧姆金属层10形成的漏极14(或源极)。以片齿啮合的形状来配置这两个电极，在其间的沟道区域12a(沟道区域12b)上将由第二层栅极金属层20形成的栅极17配置成三个梳形状。FET1和FET2共用从上侧伸出的正中的片齿漏极13(或源极)，可进一步实现小型化。这里，所谓栅极宽度为400微米以下的含义是指各FET的梳形的栅极17的栅极宽度的总和分别在400微米以下。
结果，本发明化合物半导体芯片的尺寸在0.31×0.31mm2以内。这表示与以前的化合物半导体的芯片尺寸相比可缩小13％。
第二，变为具有不同的饱和漏电流Idss沟道区域和不同的夹断电压的FET1和FET2构成的非对称型的电路。开关电路的必要最大功率在导通侧由饱和漏电流Idss确定，在截止侧由夹断电压确定，所以发送侧(导通侧)的FET得到输出必要最大功率所必须的饱和漏电流Idss。另外，因为降低了电阻，所以还可抑制插入损耗(Insertion Loss)。另一方面，通过在接收侧(截止侧)降低夹断电压，栅极肖特基接合的逆偏压和夹断电压产生的差(余量)变大，相当于该差的耐受最大功率增加。即，采用非对称型FET，在发送侧(导通侧)可输出必要最大功率，在接收侧(截止侧)可耐受必要最大功率，所以本发明的开关电路可输出必要最大功率。
具体而言，因为栅极宽度为400微米，在发送侧(导通侧)得到0.09A的饱和漏电流Idss，所以可输出在蓝牙或无线LAN等中活用的20dBm的必要最大功率。另一方面，在接收侧(截止侧)，将夹断电压设计在1.1V左右，若将Ctrl端子的电压设为3V，则通过最大功率计算式，得到19.5dBm，实际上存在3dBm的余量，可耐受22.5dBm的最大功率。即，本发明的开关电路在输出时可确保20dBm的必要最大功率。
另外，根据本发明的FET，因为在发送侧为截止状态、接收侧为导通状态的情况下，开关电路的必要最大功率为8.1dBm，所以可充分接收0dBm的接收信号。
这里，在2.4GHz以上高频带下省略分流FET来确保绝缘(Isolation)的设计可能性如上所述，所以省略，但在2.4GHz以上高频带下，若仅考虑插入损耗(Insertion Loss)恶化，倒不如优先设计绝缘(Isolation)，通过形成将两个FET的沟道区域深度12非对称的电路，可实现兼备可进一步缩短芯片和输出必要最大功率的能力的开关电路。
具体而言，在图2表示实际图案的本发明的化合物半导体开关电路装置中，将栅极长度Lg设计为0.5微米，栅极宽度Wg设为400微米，将夹断电压分别设计为2.2V、1.1V。在该电路装置中，图6(A)表示输入信号为2.4GHz下的栅极宽度Wg-插入损耗(Insertion Loss)的关系，图6(B)表示栅极宽度Wg-绝缘(Isolation)的关系。根据图6，插入损耗(Insertion Loss)为0.6dB左右，绝缘(Isolation)为20dB。这虽然是本发明结构的次要效果，但在图1 5所示的预测值中，虽然栅极宽度为400微米时的插入损耗(Insertion Loss)为0.68dB左右，但在本发明的实施例中，可得到使其降低的结果。
图15的预测值为以前栅极宽度为600微米时沟道区域形成条件下的预测值，在本发明的实施例中，以增大必要最大功率为目的增加一方FET沟道区域的杂质剂量，增加饱和漏电流Idss，因此与以前相比，降低了电阻。具体而言，栅极宽度为600微米时的电阻约为6.5Ω，假设同一沟道区域下栅极宽度降低到400微米时，则电阻变为9.75Ω。但是，在本发明实施例的沟道区域形成条件下，电阻变为小于8Ω，因为降低为两成左右，所以结果是插入损耗(InsertionLoss)下降预测值，作为实测值，栅极宽度为600微米时的插入损耗(InsertionLoss)也下降。
另外，如图4(B)所示，因为必要最大功率确保为20dBm，所以可实现兼备可缩短芯片和输出必要最大功率的能力、确保规定的绝缘(Isolation)、抑制电阻值来降低插入损耗(Insertion Loss)的高性能FET。
因此，该特性活用为包含蓝牙(用无线彼此连接便携电话、笔记本PC、便携信息终端、数字相机、其周边设备，提高可移动环境、商业环境的通信规格)的使用2.4GHz频带的ISMBand(Industrial Scientific and Medical frequencyband)的频谱扩频通信应用领域中的RF开关。
另外，本发明的化合物半导体开关电路装置可改善各电路特性。第一，使表示对高频输入功率的开关下的反射的电压驻波比VSWR(Voltage Standing-Wave Ratio)实现了1.1-1.2。VSWR表示高频传播线路中不连续部分中产生的反射波和输入波之间产生的电压驻波的最大值和最小值的比，在理想状态下，VSWR＝1表示反射为0。在具有分流FET的现有化合物半导体开关电路装置中VSWR＝1.4左右，在本发明中，可大幅度改善电压驻波比。原因在于，在本发明的化合物半导体开关装置中，在高频传播线路中不仅没有开关用的FET1和FET2，也没有电路上简单设备极小的尺寸的FET。
第二，使表示输出信号对高频输入信号失真级的线性特性在发送侧(导通侧)作为PIN1dB实现了30dBm。图7表示输入输出功率的线性特性。输入输出功率比理想上为1，但因为存在插入损耗(Insertion Loss)，所以其输出功率减少。当输入功率变大时，因为输出功率失真，所以输出功率对于输入功率而言，线型区域的插入损耗(Insertion Loss)加上1Db的下降点表示为PIN1dB。具有分流FET的化合物半导体开关电路装置中，PIN1dB为26dBm，但在没有分流FET的本发明的化合物半导体开关电路装置中，为30dBm，改善了约4dB以上。原因在于，在具有分流FET的情况下，成倍地受到截止的开关用和分流用的FET的夹断电压的影响，在没有分流FET的本发明的情况下，仅受到截止的开关用FET的影响。另外，在接收侧(截止侧)，虽然PIN1dB低于30dBm，但因为接收信号小，所以没有问题。
发明效果
如上详细描述，本发明依次得到如下各效果。
第一，着眼于在2.4GHz以上的高频带下省略分流FET并确保绝缘(Isolation)的设计，可将用于开关的FET1和FET2的栅极的栅极宽度Wg设计在400微米以下。结果，可减小用于开关的FET1和FET2的尺寸，并与以前相比，通过抑制电阻值来降低插入损耗(Insertion Loss)，可确保绝缘(Isolation)。
第二，本发明的化合物半导体开关电路通过形成为FET1和FET2具有不同的饱和漏电流Idss和夹断电压的非对称型，在FET1中可输出必要最大功率为20dBm，在FET2中可耐受22.5dBm的功率，所以栅极宽度Wg为400微米时，可输出20dBm以上的必要最大功率。
第三，在本发明的化合物半导体开关电路装置中，为了能够省略分流FET的设计，构成部件仅是对应于FET1和FET2、电阻R1、R2、共享输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的垫片，与现有的化合物半导体开关电路装置相比，由最小构成部件来构成。
第四，如上所述，因为形成最小结构部件，半导体芯片尺寸与现有的化合物半导体开关电路装置相比可缩小13％，可大幅提高与硅半导体芯片的价格竞争力。另外，因为芯片尺寸减小，因此可安装在比现有的小型组件(MCP0大小2.1mm×2.0mm×0.9mm)更小型的组件上(SMCP6，大小为1.6mm×1.6MM×0.75mm)。
第五，因为与以前相比可降低插入损耗(Insertion Loss)，所以即使省略分流FET，也可进行获得绝缘(Isolation)的设计。例如，即使在3GHz的输入信号下栅极宽度为300微米，在没有分流FET下也可充分确保绝缘(Isolation)。
第六，在本发明的化合物半导体开关电路装置中，表示对高频输入功率的开关下的反射的电压驻波比VSWR(Voltage Standing-Wave Ratio)可实现为1.1-1.2，可提供反射少的开关。
第六，在本发明的化合物半导体开关电路装置中，可将表示输出信号对高频输入信号失真级的线性特性PIN1dB提高到30dBm，大幅度改善了开关的线性特性。

Claims (7)

1.一种化合物半导体开关电路装置中，形成在沟道区域表面上设置源极、栅极和漏极的第一和第二FET，将两个FET的源极或漏极作为共享输入端子，将两个FET的漏极或源极作为第一和第二输出端子，向两个FET的栅极上施加控制信号，使任一方的FET导通，由所述共享输入端子和所述第一和第二输出端子的任-方形成信号路径，其特征在于：
将所述FET的栅极宽度设定为400微米以下，并且，将一方的所述FET的饱和漏电流设定得比另一方的FET的饱和漏电流Idss大。
2.根据权利要求1所述的化合物半导体开关装置，使所述一方的FET的夹断电压比所述另一方FET的夹断电压大。
3.根据权利要求2所述的化合物半导体开关电路装置，其特征在于：
通过加大所述夹断电压低的FET的栅极肖脱特结上施加的逆偏压与所述夹断电压低的FET的夹断电压之差，该夹断电压低的FET在使预定的所需最大功率通过所述饱和漏电流Idss大的FET时，耐受该预定的所需最大功率。
4.根据权利要求1或2所述的化合物半导体开关电路装置，其特征在于：
所述两个FET具有杂质浓度各不相同的沟道区域。
5.根据权利要求1或2所述的化合物半导体开关电路装置，其特征在于：
所述两个FET具有深度各不相同的沟道区域。
6.根据权利要求1或2所述的化合物半导体开关电路装置，其特征在于：
用GaAs衬底作为半绝缘性衬底，在其表面上形成所述沟道区域。
7.根据权利要求1或2所述的化合物半导体开关电路装置，其特征在于：
所述两个FET由与所述沟道区域肖特基接触的栅极和与所述沟道区域欧姆接触的源极和漏极构成。
CN021192693A 2001-03-27 2002-03-27 化合物半导体开关电路装置 Expired - Fee Related CN1216426C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89343/01 2001-03-27
JP89343/2001 2001-03-27
JP2001089343A JP2002289790A (ja) 2001-03-27 2001-03-27 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
CN1378340A CN1378340A (zh) 2002-11-06
CN1216426C true CN1216426C (zh) 2005-08-24

Family

ID=18944283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021192693A Expired - Fee Related CN1216426C (zh) 2001-03-27 2002-03-27 化合物半导体开关电路装置

Country Status (7)

Country Link
US (1) US7206552B2 (zh)
EP (1) EP1246257B1 (zh)
JP (1) JP2002289790A (zh)
KR (1) KR100620923B1 (zh)
CN (1) CN1216426C (zh)
DE (1) DE60230559D1 (zh)
TW (1) TW536730B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368193A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US20040203989A1 (en) * 2002-09-12 2004-10-14 Broadcom Corporation Using location information to control transmission signal levels of wireless devices
US7863964B2 (en) * 2007-12-27 2011-01-04 Northrop Grumman Systems Corporation Level shifting switch driver on GaAs pHEMT
CN101938274B (zh) * 2009-06-30 2013-04-24 瀚宇彩晶股份有限公司 集成栅极驱动电路
CN101997526B (zh) * 2010-09-21 2012-08-22 上海山景集成电路技术有限公司 能防止电流倒灌的功率管电路
JP2019530379A (ja) * 2016-08-31 2019-10-17 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 利得モードによる反射損失及び不整合が改善された増幅器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974486A (en) * 1975-04-07 1976-08-10 International Business Machines Corporation Multiplication mode bistable field effect transistor and memory utilizing same
JPS5461489A (en) * 1977-10-26 1979-05-17 Toshiba Corp Manufacture for semiconductor device
US4420743A (en) * 1980-02-11 1983-12-13 Rca Corporation Voltage comparator using unequal gate width FET's
JPS6320041A (ja) 1986-07-12 1988-01-27 株式会社　サタケ 調質機能を有する精米機
US5081706A (en) * 1987-07-30 1992-01-14 Texas Instruments Incorporated Broadband merged switch
JP2557561B2 (ja) 1990-10-09 1996-11-27 三菱電機株式会社 半導体装置
JPH0629811A (ja) 1992-04-15 1994-02-04 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JP3243892B2 (ja) 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JPH07303001A (ja) 1994-05-10 1995-11-14 Hitachi Ltd 高周波スイッチ
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3473790B2 (ja) 1995-01-13 2003-12-08 ソニー株式会社 信号切換え装置及び複合信号切換え装置
JPH08204530A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08204528A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JP3322377B2 (ja) 1995-01-31 2002-09-09 ソニー株式会社 信号切換え装置
JP3441236B2 (ja) 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JPH098501A (ja) 1995-06-15 1997-01-10 Hitachi Ltd 高周波スイッチ
JP3332194B2 (ja) 1995-08-10 2002-10-07 ソニー株式会社 スイツチ半導体集積回路及び通信端末装置
JP3439290B2 (ja) * 1995-12-28 2003-08-25 日本電気株式会社 半導体装置
JPH10242829A (ja) * 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
FR2767207B1 (fr) * 1997-08-11 2001-11-02 Sgs Thomson Microelectronics Dispositif generateur de tension constante utilisant les proprietes de dependance en temperature de semi-conducteurs
KR100416442B1 (ko) * 1999-06-02 2004-01-31 아리조나 스테이트 유니버시티 전류제어 전계효과 트랜지스터
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region

Also Published As

Publication number Publication date
EP1246257A2 (en) 2002-10-02
KR20020076127A (ko) 2002-10-09
JP2002289790A (ja) 2002-10-04
US7206552B2 (en) 2007-04-17
US20020145169A1 (en) 2002-10-10
EP1246257A3 (en) 2005-05-11
TW536730B (en) 2003-06-11
KR100620923B1 (ko) 2006-09-13
CN1378340A (zh) 2002-11-06
EP1246257B1 (en) 2008-12-31
DE60230559D1 (de) 2009-02-12

Similar Documents

Publication Publication Date Title
US8546980B2 (en) Radio-frequency module and radio communication system
JP5237842B2 (ja) 半導体装置
JP5706103B2 (ja) 半導体装置
US8847310B1 (en) Power device integration on a common substrate
TWI634620B (zh) 於共同基板上之功率裝置整合
TWI623083B (zh) 於共同基板上之功率裝置整合
JP3831575B2 (ja) 化合物半導体スイッチ回路装置
CN1638186A (zh) 高频开关装置
CN1716777A (zh) 高频开关电路装置
CN1213467C (zh) 化合物半导体开关电路装置
CN1372381A (zh) 开关电路装置
CN1216426C (zh) 化合物半导体开关电路装置
Ota et al. Highly efficient, very compact GaAs power module for cellular telephone
Koudymov et al. Monolithically integrated high-power broad-band RF switch based on III-N insulated gate transistors
JP2011258642A (ja) 半導体装置およびその製造方法
JP2006310838A (ja) パワー半導体装置およびそのための方法
CN1233042C (zh) 化合物半导体开关电路装置
CN100487895C (zh) 化合物半导体装置
CN103339858B (zh) 半导体集成电路装置以及高频模块
CN1218402C (zh) 化合物半导体开关电路装置
CN218352498U (zh) 无线传输装置
CN202772139U (zh) 一个击穿电压可以调整rf-ldmos器件
CN1348255A (zh) 化合物半导体开关电路装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050824