CN1233042C - 化合物半导体开关电路装置 - Google Patents

化合物半导体开关电路装置 Download PDF

Info

Publication number
CN1233042C
CN1233042C CNB021228469A CN02122846A CN1233042C CN 1233042 C CN1233042 C CN 1233042C CN B021228469 A CNB021228469 A CN B021228469A CN 02122846 A CN02122846 A CN 02122846A CN 1233042 C CN1233042 C CN 1233042C
Authority
CN
China
Prior art keywords
mentioned
fet
circuit device
compound semiconductor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021228469A
Other languages
English (en)
Other versions
CN1391347A (zh
Inventor
浅野哲郎
榊原干人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1391347A publication Critical patent/CN1391347A/zh
Application granted granted Critical
Publication of CN1233042C publication Critical patent/CN1233042C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Abstract

虽然省略旁路FET后大幅度地缩小了开关电路的芯片尺寸，但在扩展FET的栅宽的要求中，必须再次增加芯片尺寸。通过用n+型杂质扩散区形成电阻并在邻接的衬垫和布线层下也形成n+型杂质扩散区，可使各自的间隔减少到4微米。通过使曲折的电阻的配置的宽度变窄以有效地利用空间，在控制端子与输出端子之间配置全部的电阻和FET的一部分，可在同一芯片尺寸的原有状态下增加FET的栅宽。

Description

化合物半导体开关电路装置
技术领域
本发明涉及特别是用于高频开关用途的化合物半导体开关电路装置，特别是涉及用于2.4GHz频带以上的化合物半导体开关电路装置。
背景技术
在携带电话机等的移动体通信装置中，大多使用了GHz频带的微波，在天线的切换电路或发送接收的切换电路等中，大多使用切换这些高频信号用的开关元件(例如，特开平9-181642号)。作为该元件，因为处理高频的缘故，大多使用采用砷化镓(GaAs)的场效应晶体管(以下，称为FET)，伴随于此，对上述开关电路本身进行了集成化的单片微波集成电路(MMIC)正在得到进展。
图4(A)示出了GaAs FET的剖面图。在非掺杂的GaAs衬底1的表面部分上形成掺杂的N型的沟道区2，在沟道区2的表面上配置进行肖特基接触的栅电极3，在栅电极3的两侧配置了与GaAs进行欧姆接触的源、漏电极4、5。在该晶体管中，利用栅电极3的电位在正下方的沟道区2内形成耗尽层，由此来控制源电极4与漏电极5之间的沟道电流。
图4(B)示出了使用了GaAs FET的被称为SPDT(单刀双掷SinglePole Double Throw)的化合物半导体开关电路装置的原理的电路图。
第1和第2FET1、FET2的源(或漏)连接到共用输入端子IN上，各FET1、FET2的栅经电阻R1、R2连接到第1和第2控制端子Ct1-1、Ct1-2上，而且，各FET的漏(或源)连接到第1和第2输出端子OUT1、OUT2上。施加到第1和第2控制端子Ct1-1、Ct1-2上的信号是互补信号，被施加了高电平的信号的FET导通，将施加到输入端子IN上的信号传递给某一方的输出端子。以防止高频信号经栅电极相对于成为交流接地的控制端子Ct1-1、Ct1-2的直流电位漏泄出来的目的而配置了电阻R1、R2。
在图5中示出这样的化合物半导体开关电路装置的等效电路图。在微波中，以特性阻抗50Ω为基准，各端子的阻抗用R1＝R2＝R3＝50Ω来表示。此外，如果将各端子的电位定为V1、V2、V3，则用以下的式子来表示插入损耗(Insertion Loss)和隔离度(Isolation)。
Insertion Loss＝20log(V2/V1)〔dB〕
这是从共用输入端子IN朝向输出端子OUT1传送信号时的插入损耗，
Isolation＝20log(V3/V1)〔dB〕
这是从共用输入端子IN起在与输出端子OUT2之间的隔离度(Isolation)。在化合物半导体开关电路装置中，要求尽可能减少上述的插入损耗(Insertion Loss)，提高隔离度(Isolation)，串联地插入到信号路径中的FET的设计是重要的。使用GaAs FET作为该FET的原因是，因为GaAs的电子迁移率比Si的电子迁移率高，故电阻小，可谋求低损耗，因为GaAs衬底是半绝缘性衬底，故适合于信号路径间的高隔离度化。另一方面，GaAs衬底的价格比Si衬底的价格贵，如果能用Si来制造PIN二极管那样的等效的器件，则GaAs在成本竞争方面处于劣势。
在这样的化合物半导体开关电路装置中，由于FET的沟道区2的电阻R如下式来表示：
R＝1/enμS〔Ω〕
e：电子电荷量(1.6×10-19C/cm3)
n：电子载流子浓度
μ：电子迁移率
S：沟道区的剖面面积(cm2)
故为了尽可能减小电阻R，将沟道宽度设计成尽可能大，使沟道区的剖面面积起到主要作用，减小了插入损耗(Insertion Loss)。
为此，由栅电极3和沟道区2形成的肖特基接触引起的电容分量变大，从此处开始，高频的输入信号发生漏泄，使隔离度(Isolation)恶化。为了避免这一点而设置了旁路FET以谋求隔离度(Isolation)的改善，由于芯片尺寸变大，成本提高，故发展到置换为硅这样的廉价的芯片，导致了丧失市场的结果。
因此，开发了省略旁路FET以实现芯片的缩减的开关电路。
图6是示出栅宽为400微米的化合物半导体开关电路装置的电路图。将第1FET1和第2FET2的源电极(或漏电极)连接到共用输入端子IN上，将FET1和FET2的栅电极分别经电阻R1、R2连接到第1和第2控制端子Ct1-1、Ct1-2上，而且，各FET1和FET2的漏电极(或源电极)连接到第1和第2输出端子OUT1、OUT2上。施加到第1和第2控制端子Ct1-1、Ct1-2上的信号是互补信号，被施加了高电平的信号的一侧的FET导通，将施加到输入端子IN上的信号传递给某一方的输出端子。以防止高频信号经栅电极相对于成为交流接地的控制端子Ct1-1、Ct1-2的直流电位漏泄出来的目的而配置了电阻R1、R2。
图6中示出的电路是与在图4(B)中示出的使用了GaAs FET的被称为SPDT(单刀双掷Single Pole Double Throw)的化合物半导体开关电路装置的原理的电路大致相同的电路结构，将FET1和FET2的栅电极的栅宽Wg设计成400微米。使栅宽Wg比以往的栅宽Wg小这一点意味着增加FET的导通电阻，而且，通过减小栅电极的面积(Lg×Wg)，意味着栅电极与沟道区的因肖特基结产生的寄生电容变小，在电路工作方面产生了大的差别。
图7示出了对该化合物半导体开关电路装置进行了集成化的化合物半导体芯片的1例。
在GaAs衬底上，在中央部上配置进行开关的FET1和FET2，将电阻R1、R2连接到FET的栅电极上。此外，在衬底的周边设置了与输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的衬垫(pad)。再有，用点线示出的第2层的布线是与各FET的栅电极形成时同时形成的栅金属层(Ti/Pt/Au)20，用实线示出的第3层的布线是进行各元件的连接和衬垫的形成的衬垫金属层(Ti/Pt/Au)30。在第1层衬底上进行欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET的源电极、漏电极和各电阻两端的取出电极，在图7中，由于与衬垫金属层重叠，故未图示。
从图7可明白，构成部件只是与FET1、FET2、电阻R1、R2、共用输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的衬垫，由最小构成部件来构成。
此外，由于用栅宽为400微米来形成FET1(FET2也相同)，故可减小芯片尺寸。即，在用一点划线包围的长方形的沟道区12中形成图7中示出的FET1。从下侧延伸的锯齿状的2条第3层衬垫金属层30是连接到输出端子OUT1上的源电极13(或漏电极)，在其下有用第1层欧姆金属层10形成的源电极14(或漏电极)。此外，从上侧延伸的锯齿状的2条第3层衬垫金属层30是连接到共用输入端子IN上的漏电极15(或源电极)，在其下有用第1层欧姆金属层10形成的漏电极14(或源电极)。将该两电极配置成啮合锯齿的形状，在其间在沟道区12上以3条锯齿形状配置了用第2层栅金属层20形成的栅电极17。从上侧延伸的正中间的锯齿的的漏电极13(或源电极)在FET1和FET2中被共用，有助于进一步的小型化。在此，栅宽为400微米的意思指的是FET的锯齿状的栅电极17的栅宽的总和分别是400微米。
其结果，可将上述化合物半导体芯片的尺寸容纳于0.31mm×0.31mm2内。这意味着与现有的使用了旁路FET的情况的化合物半导体芯片尺寸相比，可大幅度地缩小尺寸。
图8(A)中示出放大了图7中示出的FET1的部分的平面图。在该图中，在用一点划线包围的长方形的区域是在衬底11中形成的沟道区12。从左侧延伸的锯齿状的4条第3层衬垫金属层30是连接到输出端子OUT1上的源电极13(或漏电极)，在其下有用第1层欧姆金属层10形成的源电极14(或漏电极)。此外，从右侧延伸的锯齿状的4条第3层衬垫金属层30是连接到共用输入端子IN上的漏电极15(或源电极)，在其下有用第1层欧姆金属层10形成的漏电极16(或源电极)。将该两电极配置成啮合锯齿的形状，在其间在沟道区12上以锯齿形状配置了用第2层栅金属层20形成的栅电极17。
图8(B)中示出该FET的一部分的剖面图。在衬底11中设置n型的沟道区12和在其两侧形成源区18和漏区19的n+型杂质扩散区，在沟道区12上设置栅电极17，在n+型杂质扩散区上设置用第2层栅金属层20形成的漏电极14和源电极16。再者，如上所述，在其上设置用第3层衬垫金属层30形成的漏电极13和源电极15，进行了各元件的布线等。
关于该开关电路，在2.4GHz以上的高频频带中，因使栅宽窄到400微米引起的插入损耗(Insertion Loss)是很微小的，可知隔离度(Isolation)依存于FET的寄生电容而被改善，通过优先地设计隔离度，只要是400微米的栅宽Wg，就确保了20dB以上的隔离度(Isolation)。
在图7中示出了实际的图形的化合物半导体开关电路装置中，将FET1和FET2设计成栅长Lg等于0.5微米、栅宽Wg等于400微米，控制沟道条件，以便具有不同的Idss，通过将FET1和FET2分别作为发送侧用和接收侧用，确保了在发送侧使插入损耗(Insertion Loss)为0.60dB、在发送侧、接收侧使隔离度(Isolation)为20dB。该特性可作为使用了包含蓝牙(以无线方式互相连接携带电话机、笔记本PC、携带信息终端、数码相机等外围装置、使移动环境、商业环境提高的通信规格)的2.4GHz频带ISM Band(工业、科学和医用频带)的频谱发送通信的应用领域中的RF开关而有效地利用。
这样，通过省略旁路FET、而且将栅宽定为400微米，可大幅度地减少芯片尺寸。但是，用户的要求是多种多样的，在为了实现更大的最大线性输入功率的增加或隔离度的减少等而扩展FET的栅宽的情况下，图7中示出的FET的尺寸变大，结果，存在芯片尺寸变大的可能性。
但是，现在，硅半导体芯片的性能的提高也是惊人的，在高频频带中的利用的可能性越来越大。在以往，难以将硅芯片用于高频频带，故利用了高价的化合物半导体芯片，但如果硅半导体的利用的可能性增加，则当然晶片价格高的化合物半导体芯片在价格竞争方面处于劣势。为此，存在缩减芯片尺寸以抑制成本的必然性，芯片尺寸的减少是不可避免的。
发明内容
本发明是鉴于上述的各种情况而作成的，其目的在于提供一种能克服所述缺陷的化合物半导体开关电路装置。
本发明是一种化合物半导体开关电路装置，其中，在沟道区的表面上形成设置了源电极、栅电极和漏电极的第1和第2FET，将两FET的源电极或漏电极作为共用输入端子，将两FET的漏电极或源电极作为第1和第2输出端子，具有连接到上述两FET的栅电极上的第1和第2控制端子和分别连接上述两FET的栅电极与上述两控制端子的第1和第2电阻，对两FET的栅电极施加控制信号，使上述第1FET或上述第2FET导通，在上述共用输入端子与上述第1输出端子之间或在上述共用输入端子与上述第2输出端子之间形成信号路径，其特征在于：减少至少一方的上述电阻的占有面积，在空闲的区域中设置上述一方的FET的一部分。通过在以往存在裕量的配置了电阻的区域中配置电阻的全部和FET的一部分，可在同一芯片尺寸中增加FET的栅宽。
附图说明
图1是说明本发明用的电路图。
图2是说明本发明用的平面图。
图3是说明本发明用的剖面图。
图4是说明现有例用的(A)剖面图、(B)电路图。
图5是说明现有例用的等效电路图。
图6是说明现有例用的电路图。
图7是说明现有例用的平面图。
图8是说明现有例用的(A)平面图、(B)剖面图。
具体实施方式
以下，参照图1至图3说明本发明的实施例。
图1是示出本发明的化合物半导体开关电路装置的电路图。将第1FET1和第2FET2的源电极(或漏电极)连接到共用输入端子IN上，将FET1和FET2的栅电极分别经电阻R1、R2连接到第1和第2控制端子Ct1-1、Ct1-2上，而且，各FET1和FET2的漏电极(或源电极)连接到第1和第2输出端子OUT1、OUT2上。施加到第1和第2控制端子Ct1-1、Ct1-2上的信号是互补信号，被施加了高电平的信号的一侧的FET导通，将施加到输入端子IN上的信号传递给某一方的输出端子。以防止高频信号经栅电极相对于成为交流接地的控制端子Ct1-1、Ct1-2的直流电位漏泄出来的目的而配置了电阻R1、R2。
图1中示出的电路是与在图4(B)中示出的使用了GaAs FET的被称为SPDT(单极双摆幅Single Pole Double Throw)的化合物半导体开关电路装置的原理的电路大致相同的电路结构，大的不同点是，第1，这样来进行设计，即，成为发送侧(ON侧)的FET1的栅电极的『』1为500微米，成为接收侧(OFF侧)的FET2的栅电极的『』2为400微米以下。
在发送侧(ON侧)FET中，由于只有Idss与最大线性输入功率有关，故尽可能控制作为沟道区的离子注入条件的杂质浓度和加速电压，以增加Idss。再者，通过将『』1定为比接收侧(OFF侧)大的500微米，在发送侧(ON侧)进一步增加Idss。即，可使在栅宽400微米下不够的最大线性输入功率得到提高。
同时，对于接收侧(OFF侧)FET，能耐受最大线性输入功率(不使高频信号漏泄出来)这一点也是重要的。即，如果不满足在发送侧(ON侧)FET中能输出最大线性功率的能力和在接收侧(OFF侧)中能耐受最大线性输入功率的能力的任一项，则结果作为开关电路就不能输出最大线性功率。因此，在接收侧(OFF侧)，降低夹断电压以便具有能耐受最大线性输入功率的能力。
即，通过将成为发送侧(ON侧)的FET的栅宽定为500微米，成为接收侧(OFF侧)的FET的栅宽定为400微米，作为在传送率高的无线LAN中采用的开关电路，可实现22dBm的最大线性功率的输入。再者，在本发明中重要之点是，即使增大FET以增加最大线性输入功率，与使用400微米的情况相比，芯片尺寸也不变。
图2示出了对本发明的化合物半导体开关电路装置进行了集成化的化合物半导体芯片的1例。
在GaAs衬底上，在中央部上配置进行开关的FET1和FET2，将电阻R1、R2连接到FET的栅电极上。此外，在衬底的周边设置了与输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的衬垫。再有，用点线示出的第2层的布线是与各FET的栅电极形成时同时形成的栅金属层(Ti/Pt/Au)20，用实线示出的第3层的布线是进行各元件的连接和衬垫的形成的衬垫金属层(Ti/Pt/Au)30。在第1层衬底上进行欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET的源电极、漏电极和各电阻两端的取出电极，在图2中，由于与衬垫金属层重叠，故未图示。
从图2可明白，构成部件只是与FET1、FET2、电阻R1、R2、共用输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的衬垫，由最小构成部件来构成。
由于对于FET2来说，与图7相同，故省略说明，但在FET1中，从下侧延伸的锯齿状的3条第3层衬垫金属层30是连接到输出端子OUT1上的源电极13(或漏电极)，在其下有用第1层欧姆金属层10形成的源电极14(或漏电极)。此外，从上侧延伸的锯齿状的3条第3层衬垫金属层30是连接到共用输入端子IN上的漏电极15(或源电极)，在其下有用第1层欧姆金属层10形成的漏电极14(或源电极)。将该两电极配置成啮合锯齿的形状，在其间在沟道区12上以5条锯齿形状配置了用第2层栅金属层20形成的栅电极17。再有，从上侧延伸的正中间的锯齿的的漏电极13(或源电极)在FET1和FET2中被共用，有助于进一步的小型化。栅宽为500微米的意思指的是FET的锯齿状的栅电极17的栅宽的总和是500微米。
此外，通过减少电阻R1的占有面积、在空闲的区域中扩展地配置FET1，可使FET1的栅宽增加。
电阻R1、R2是n+型杂质扩散区，与源和漏区的形成同时地被形成。此外，在共用输入端子衬垫、控制端子Ct1-1衬垫、Ct1-2衬垫、输出端子OUT1衬垫、OUT2衬垫和两FET的栅电极的周围端部之下，也设置了由一点划线所示那样的n+型杂质扩散区(在栅电极的周围端部中与栅电极重叠，未图示)。在此，也可不仅在周围端部、而且在各衬垫和两FET的栅电极之下的整个面上设置n+型杂质扩散区。这些n+型杂质扩散区与源和漏区的形成同时地被形成这些n+型杂质扩散区与电阻R1、R2互相邻接的部分的分离距离为4微米。
其原因虽然在后面叙述，但利用该n+型杂质扩散区，可使与互相邻接的各衬垫、布线层和电阻的分离距离接近于可确保20dBm的隔离度的极限值附近的4微米。虽然电阻R1曲折地被配置，但其邻接的电阻R1相互间的间隔也可接近于4微米。
如果电阻R1能互相接近于4微米的分离距离而曲折地分布，则由此在构成了裕量的区域中、在与FET1的周围配置的控制端子Ct1-1和输出端子OUT1对应的衬垫之间，可扩展100微米地配置FET1的栅电极、源电极和漏电极。与FET2一侧相比可明白，通过减少电阻R1的占有面积、有效地利用空间来配置电阻R1的全部和FET1的一部分，既可使栅宽为500微米，又可在与栅宽为400微米的FET2为同一的面积中进行配置。即，可容纳于与现有的两FET都采用了400微米的栅宽的FET的开关电路为同一的芯片尺寸内。
接着，说明大幅度地缩小各衬垫与布线层和电阻的分离距离的情况。
以为了确保规定的隔离度所必要的分离距离来设置各衬垫、布线层和电阻。即，在化合物半导体开关电路装置中所要求的隔离度为20dB以上，从实验上看，如果有4微米的分离距离，则对于确保20dB以上的隔离度来说是足够的。
虽然其理论根据还是不足的，但现在因为将半绝缘GaAs衬底作为绝缘基板来考虑，故可认为耐压是无限大。但是，如果进行实测，则可知耐压是有限的。因此，耗尽层在半绝缘GaAs衬底中延伸，由于与高频信号对应的耗尽层距离的变化的缘故，如果到达耗尽层邻接的电极，则可认为在此处发生高频信号的漏泄。但是，如果在邻接的图形的邻接的一侧的周围端部上设置n+型杂质扩散区并将该分离距离定为4微米，则推断了对于确保20dB以上的隔离度是足够的。此外，即使在电磁场模拟中，如果设置了约4微米的分离距离，则可知在2.4GHz下能得到约40dB的隔离度。
在图3中示出图2的A-A线的剖面图。关于共用输入端子的衬垫，如图3中所示，在衬底11中设置沿其周围端部设置的n+型杂质扩散区40(在图2中用一点划线示出)。此外，在用栅金属层20形成的布线层42的周围端部之下，也在衬底11中设置n+型杂质扩散区40，隔离了布线层42和衬垫与衬底11。该n+型杂质扩散区40可设置在衬垫和布线层正下方的整个面上，有防止对衬垫施加的高频信号经衬底11传递给布线层42的作用即可。此外，在图3中示出的是共用输入端子的衬垫部分，但控制端子Ct1-1、Ct1-2和输出端子OUT1、OUT2的衬垫部分也是同样的结构。
以防止高频信号经栅电极相对于成为交流接地的控制端子Ct1-1、Ct1-2的直流电位漏泄出来的目的而配置了电阻R1、R2。但是，如果控制端子Ct1-1、Ct1-2的衬垫与布线层42过分接近，则高频信号在从布线层42扩展的耗尽层中直接传递给控制端子Ct1-1、Ct1-2的衬垫，布线层42的高频信号漏泄到成为交流接地的控制端子Ct1-1、Ct1-2中。在布线层42下设置的n+型杂质扩散区40的耗尽层从布线层42扩展到衬底，防止高频信号漏泄到邻接的图形中。
由于在各衬垫和布线层42下的衬底11的表面上设置了n+型杂质扩散区40，电阻R1和R2也用n+型杂质扩散区40来形成，故与没有掺杂的衬底11(虽然是半绝缘性的，但衬底电阻值为1×107Ω·cm)表面不同，杂质浓度变高(离子种类为29Si+，浓度为1～5×108cm-3)。由此，由于没有朝向各衬垫、布线层42、电阻延伸的耗尽层，故通过将邻接的衬垫、布线层、电阻相互的分离距离定为4微米，可充分地确保隔离度为20dB。
此外，从图2可明白，关于共用输入端子IN的衬垫，除了上边外，沿3边设置了n+型杂质扩散区40，关于输出端子OUT1、OUT2的衬垫，留下GaAs衬底的角部的一部分，沿4边以C字状设置了n+型杂质扩散区40，关于控制端子Ct1-1、Ct1-2的衬垫，除了GaAs衬底的角部的一部分和与电阻R1、R2的部分外，沿变形的五角形的4边以C字状设置了n+型杂质扩散区40。不设置n+型杂质扩散区40的部分都是面对GaAs衬底的周围端部的部分，即使耗尽层扩展，与邻接的衬垫也有足够的分离距离，是高频信号的漏泄不成为问题的部分。
因而，由于5个衬垫占了半导体芯片的接近一半的部分，故如果采用表面的布线层的结构，则可将布线层和电阻配置到衬垫附近，可扩展半导体芯片内的空间。即，在芯片尺寸相同的情况下，可增加FET的栅宽。
其结果，可将本发明的化合物半导体芯片的尺寸容纳于0.31×0.31mm2内。该尺寸是与现有的采用了具有400微米的栅宽的FET的开关电路的化合物半导体芯片的尺寸相同的芯片尺寸。
由于FET1和FET2的放大图和剖面结构与图8中示出的现有的FET的放大图和剖面结构相同，故省略其说明。此外，在本发明的实施例中，作为本发明的构成要素的FET是沟道区的浓度和加速电压等的沟道形成条件或栅宽不同的FET，但关于FET的特性，不限于在此示出的特性。此外，FET的特性也可以相同。
此外，在本发明的实施例中，说明了关于一方的FET的配置，但也可以对于两方的FET来实施。
再者，可与全部源和漏区形成的同时形成n+型杂质扩散区，也可以是利用另外的工序形成的区域。再者，也可以是分别由不同的工序形成的n+型杂质扩散区。
如以上所详细地叙述的那样，按照本发明可得到以下的各种效果。
第1，通过在n+型杂质扩散区中设置电阻，在占据半导体芯片尺寸的近一半的部分的衬垫正下方和FET的布线层下或各自的周围端部上设置n+型杂质扩散区，可使衬垫、布线层和电阻分别邻接的分离距离狭窄到能确保规定的隔离度的极限。由此，由于能将曲折了的电阻R1相互邻接的分离距离配置成接近于4微米，故可减少配置电阻的占有面积。即，可有效地利用该部分的空间，可将FET1的栅电极、源电极和漏电极的一部分以及电阻R1的全部配置在与在FET1的周围配置的控制端子Ct1-1和输出端子OUT1对应的衬垫之间。
即使与FET2一侧比较也可明白，通过有效地利用电阻部分的空间来配置电阻R1的全部和FET1的一部分，既可以是使栅宽为500微米以增加Idss的FET1，又可在与栅宽为400微米的FET2为同一的面积中进行配置。即，具有可将能得到22dBm的最大线性输入功率的开关电路容纳于与现有的两FET都采用了400微米的栅宽的FET的开关电路为同一的芯片尺寸内的优点。
第2，如上所述，通过实现最小构成部件、衬垫和布线层与电阻的分离距离的缩小，可实现半导体芯片尺寸的缩小，也可大幅度地提高与硅半导体芯片的价格竞争力。此外，由于能减小芯片尺寸，故可安装在比现有的小型封装体(MCP6大小为2.1mm×2.0mm×0.9mm)更小型的封装体(SMCP大小为1.6mm×1.6mm×0.75mm)内。
第3，在本发明的化合物半导体开关电路装置中，由于能设计成省略旁路FET，故最小构成部件由与FET1、FET2、电阻R1、R2、共用输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的衬垫来构成，具有能由最小构成部件来构成的优点。

Claims (9)

1.一种化合物半导体开关电路装置，其中，在沟道区的表面上形成设置了源电极、栅电极和漏电极的第1和第2FET，将两FET的源电极或漏电极作为共用输入端子，将两FET的漏电极或源电极作为第1和第2输出端子，具有连接到上述两FET的栅电极上的第1和第2控制端子和分别连接上述两FET的栅电极与上述两控制端子的第1和第2电阻，对两FET的栅电极施加控制信号，使上述第1FET或上述第2FET导通，在上述共用输入端子与上述第1输出端子之间或在上述共用输入端子与上述第2输出端子之间形成信号路径，其特征在于：
减少至少一方的上述电阻的占有面积，在空闲的区域中设置上述一方的FET的一部分。
2.如权利要求1中所述的化合物半导体开关电路装置，其特征在于：
将上述一方的FET定为上述信号路径的发送侧，将另一方的FET用作上述信号路径的接收侧。
3.如权利要求1或2中所述的化合物半导体开关电路装置，其特征在于：
使至少一方的上述电阻的曲折的间隔变窄，来减少占有面积。
4.如权利要求1或2中所述的化合物半导体开关电路装置，其特征在于：
在对应于上述一方的控制端子的衬垫与对应于输出端子的衬垫之间配置上述FET的一部分，使该FET的栅宽增加。
5.如权利要求1或2中所述的化合物半导体开关电路装置，其特征在于：
上述电阻是将一种导电型的杂质扩散到衬底中而设置的高浓度区。
6.如权利要求5中所述的化合物半导体开关电路装置，其特征在于：
上述电阻互相邻接的分离距离为5μm以下。
7.如权利要求1或2中所述的化合物半导体开关电路装置，其特征在于：
用扩散了一种导电型杂质的高浓度区形成上述电阻，在与上述共用输入端子、控制端子和输出端子对应的衬垫周围端部之下或衬垫的整个面之下或上述两FET的布线层周围端部之下或布线层的整个面之下设置扩散了其它一种导电型杂质的高浓度区。
8.如权利要求7中所述的化合物半导体开关电路装置，其特征在于：
上述全部的高浓度区互相邻接的分离距离为5μm以下。
9.如权利要求5或7中所述的化合物半导体开关电路装置，其特征在于：
使用源区和漏区的扩散区作为上述高浓度区。
CNB021228469A 2001-06-08 2002-06-07 化合物半导体开关电路装置 Expired - Fee Related CN1233042C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP173495/2001 2001-06-08
JP173495/01 2001-06-08
JP2001173495A JP2002368193A (ja) 2001-06-08 2001-06-08 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
CN1391347A CN1391347A (zh) 2003-01-15
CN1233042C true CN1233042C (zh) 2005-12-21

Family

ID=19014939

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021228469A Expired - Fee Related CN1233042C (zh) 2001-06-08 2002-06-07 化合物半导体开关电路装置

Country Status (7)

Country Link
US (1) US6903426B2 (zh)
EP (1) EP1265283B1 (zh)
JP (1) JP2002368193A (zh)
KR (1) KR100582622B1 (zh)
CN (1) CN1233042C (zh)
DE (1) DE60222833T2 (zh)
TW (1) TW557582B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368193A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP4802306B2 (ja) * 2003-12-01 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2005340549A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5093879B2 (ja) * 2006-03-20 2012-12-12 国立大学法人京都大学 ピレン系有機化合物、トランジスタ材料及び発光トランジスタ素子
EP3513432B1 (en) 2016-09-15 2021-04-07 RISE Research Institutes of Sweden AB Press-pack power module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800566B2 (ja) * 1991-07-23 1998-09-21 日本電気株式会社 電界効果トランジスタおよび高周波信号発振器および周波数変換回路
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JP3494502B2 (ja) * 1995-05-12 2004-02-09 株式会社ルネサステクノロジ 半導体記憶装置およびそのパッド配置方法
US5745404A (en) * 1995-12-05 1998-04-28 Integrated Device Technology, In.C ISRAM layout and structure
JP3604543B2 (ja) * 1997-10-24 2004-12-22 旭化成マイクロシステム株式会社 半導体装置の製造方法
JP2001060662A (ja) * 1999-08-19 2001-03-06 Toshiba Corp 化合物半導体装置
JP3831575B2 (ja) * 2000-05-15 2006-10-11 三洋電機株式会社 化合物半導体スイッチ回路装置
JP2002289790A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2002368193A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置

Also Published As

Publication number Publication date
TW557582B (en) 2003-10-11
DE60222833D1 (de) 2007-11-22
KR100582622B1 (ko) 2006-05-23
CN1391347A (zh) 2003-01-15
EP1265283B1 (en) 2007-10-10
EP1265283A3 (en) 2005-07-20
US20020187755A1 (en) 2002-12-12
US6903426B2 (en) 2005-06-07
DE60222833T2 (de) 2008-07-17
KR20020093617A (ko) 2002-12-16
JP2002368193A (ja) 2002-12-20
EP1265283A2 (en) 2002-12-11

Similar Documents

Publication Publication Date Title
US6586833B2 (en) Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US9299794B2 (en) Semiconductor device
EP0084558B1 (en) Monolithically merged field effect transistor and bipolar junction transistor
CN1592088A (zh) 用于通信器件的电子元件以及用于转换发射和接收的半导体器件
US11139292B2 (en) Conductivity modulated drain extended MOSFET
JPH07106573A (ja) 高電圧デバイス及びその製造方法
KR20050085461A (ko) 다운 컨버터 및 전기 부하 스위칭 방법
JP2007335808A (ja) 半導体装置
US6867115B2 (en) Compound semiconductor device
CN1193427C (zh) 化合物半导体开关电路装置
CN1238896C (zh) 半导体开关电路器件
CN1233042C (zh) 化合物半导体开关电路装置
CN114725197A (zh) 金属氧化物半导体装置和其构造方法
CN1213467C (zh) 化合物半导体开关电路装置
CN1216426C (zh) 化合物半导体开关电路装置
CN1194470C (zh) 开关电路装置
CN1348255A (zh) 化合物半导体开关电路装置
CN1412857A (zh) 化合物半导体装置
CN1666410A (zh) 半导体集成电路及半导体集成电路的制造方法
CN1348218A (zh) 化合物半导体开关电路装置
GB2268332A (en) Power transistor with reduced gate resistance and inductance
JP4121263B2 (ja) 化合物半導体装置
JPH04258172A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051221