JP2001060662A

JP2001060662A - 化合物半導体装置

Info

Publication number: JP2001060662A
Application number: JP11232998A
Authority: JP
Inventors: Shigehiro Hosoi; 井重広細; Yuji Minami; 裕二南; Yutaka Ueno; 野豊上; Hideyuki Hagiwara; 原秀幸萩; Hidetoshi Asahara; 原英敏浅
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-08-19
Filing date: 1999-08-19
Publication date: 2001-03-06

Abstract

(57)【要約】【課題】抵抗値が比較的小さい抵抗素子をチップ面積
を大幅に拡大することなく集積化した化合物半導体装置
を提供することを目的とする。【解決手段】抵抗素子のメサ部を、基板の上において
少なくともひとつの折れ曲がりを有するように形成する
ことにより、抵抗素子の全長を大幅に縮小して平面的な
アスペクト比を１に近づけ、チップサイズの拡大を防ぐ
ことができる。また、電極材料と半導体層とをアロイ化
させ、これらのアロイ化領域の間に残留した半導体部分
を抵抗要素として作用させ、この抵抗要素が基板の上に
おいて少なくともひとつの折れ曲がりを有するように形
成することにより、さらに高密度に集積することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、化合物半導体装置
に関する。より具体的には、本発明は、複数の化合物半
導体を集積した半導体装置において、比較的小さな抵抗
値を有する抵抗素子を従来よりもはるかに小さい面積で
集積できる化合物半導体装置に関する。

【０００２】

【従来の技術】ＧａＡｓ系あるいはＩｎＰ系などの各種
の化合物半導体素子を集積した集積回路として、例えば
ＭＭＩＣ（Monolithic Microwave Integrated Circui
t：モノリシック・マイクロ波集積回路）を挙げること
ができる。例えば、ＧａＡｓのＭＭＩＣは、８００ＭＨ
ｚ帯や１．５ＧＨｚ帯の携帯電話の送信段のパワーアン
プや、ＧＰＳ（Global Positioning System）の受信部
のフロントエンドアンプなどに広く利用されている。

【０００３】ＭＭＩＣなどの化合物半導体を用いた集積
回路装置は、トランジスタなどのアクティブ素子と、抵
抗やコンデンサあるいはインダクタなどのパッシブ素子
とを同一の半導体基板上にモノリシックに形成したもの
である。

【０００４】

【発明が解決しようとする課題】ＭＭＩＣの最も簡単な
一例として、ＨＥＭＴ（High Electron Mobility Trans
istor）と抵抗素子とを集積したものが挙げられる。こ
のようなＭＭＩＣは、ＨＥＭＴの積層構造が形成された
エピタキシャル・ウェーハを用いて製造される。

【０００５】すなわち、半絶縁性ＧａＡｓなどからなる
半導体基板上に、バッファ層、ＧａＡｓやＩｎＧａＡｓ
などのチャネル層、ＡｌＧａＡｓなどの電子供給層、ｎ
＋型ＧａＡｓなどのキャップ層などが順次エピタキシャ
ル成長により積層されたエピタキシャル・ウェーハがま
ず用意される。そして、このウェーハに対して所定のパ
ターニングや電極プロセスを施すことにより、ＨＥＭＴ
を形成することができる。

【０００６】一方、このようなＨＥＭＴとともに集積さ
れる抵抗素子は、概念的には、図６に表したような構成
を有する。すなわち、上述のエピタキシャル・ウェーハ
の一部を基板Ｓまでエッチングし、抵抗素子の本体とな
るメサＭを形成する。しかる後に、このメサＭの両側に
オーミック接触する電極金属Ｅ１、Ｅ２を形成し、その
電極間の抵抗成分を使用する。このようにメサＭを形成
し、抵抗素子及び電極Ｅ１、Ｅ２を周囲の導電性半導体
層から分離する理由は、同一の基板Ｓの上にモノリシッ
クに形成される他の半導体素子との電気的な干渉を防止
するためである。

【０００７】このようにして形成された抵抗素子の抵抗
Ｒは、メサＭのシート抵抗をρs、チャネル長をＬ、チ
ャネル幅をＷとすると、次式により表される。

【０００８】Ｒ＝ρs Ｌ／Ｗ（１）ここで、メサＭのシート抵抗ρsは、ＨＥＭＴなどのア
クティブ素子に対して要求される特性に応じて概ね決定
されてしまう。従って、抵抗素子を所定の抵抗値Ｒとす
るめたには、そのチャネル長Ｌやチャネル幅Ｗを調節す
る必要がある。

【０００９】例えば、ＨＥＭＴエピタキシャル・ウェー
ハの典型的なρsは３００Ω口である。そして、このよ
うなＨＥＭＴとともに集積する抵抗素子の抵抗値Ｒは、
例えば、３Ω前後である場合が多い。すると、（１）式
から、抵抗素子のアスペクト比すなわちＬ：Ｗを１：１
００にしなければならないことが分かる。

【００１０】図７は、このような抵抗素子を概念的に表
す平面図である。同図に表したように、抵抗素子は、チ
ャネル長Ｌに比べてチャネル幅Ｗが極めて長くなる。

【００１１】一方、このような抵抗素子のメサＭのパタ
ーニングは、ステッパなどを用いたＰＥＰ（Photo Engr
aving Process）により行なわれるが、そのパターン変
換差や、パターニング、エッチングなどの加工バラツキ
から、Ｌ、Ｗのサイズは大きい方がＲの値にばらつきが
無くなる。実際に、本発明者も、ＬやＷのサイズは少な
くとも１０μｍ以上となるように設計している。

【００１２】しかし、このような条件の下に、前述した
３Ωの抵抗素子をＨＥＭＴエピタキシャル・ウェーハ上
に形成すると、チャネル長Ｌを１０μｍとした時に、チ
ャネル幅Ｗを１０００μｍとする必要がある。

【００１３】ＨＥＭＴの能動部分のサイズは高々１００
〜３００μｍ程度であるのに対して、このような長いチ
ャネル幅Ｗを有する抵抗素子をそのままＭＭＩＣに集積
するためには、ＭＭＩＣのチップサイズを必然的に大き
くする必要がある。しかし、ＨＥＭＴエピタキシャル・
ウェーハは価格が高いため、抵抗素子の集積化のために
ＭＭＩＣのコストが大幅に上昇するという問題が生ず
る。

【００１４】一方、数Ω程度の抵抗素子を形成する他の
方法としては、金属薄膜抵抗を用いる方法もあるが、そ
の場合、製造工程が長くならないようにするために金属
薄膜は例えばゲートメタルと同時に蒸着法などにより形
成するため、金属薄膜の厚さの制御や、その厚さに対す
る抵抗値の範囲には制約があった。

【００１５】本発明は、かかる課題の認識に基づいてな
されたものである。すなわち、その目的は、抵抗値が比
較的小さい抵抗素子をチップ面積を大幅に拡大すること
なく集積化した化合物半導体装置を提供することにあ
る。

【００１６】

【課題を解決するための手段】すなわち、本発明の化合
物半導体装置は、基板の主面上に複数の化合物半導体素
子をモノリシックに集積してなる化合物半導体装置であ
って、前記複数の化合物半導体素子の少なくともいずれ
か１つは、前記基板の前記主面上に形成されたメサ状の
化合物半導体からなる抵抗要素と、前記抵抗要素の対向
する両側の側面に接続された一対の電極と、を有する抵
抗素子であり、前記抵抗要素は、前記基板の前記主面上
において細長く延在し且つ少なくともひとつの折れ曲が
りを有し、前記一対の電極は、前記抵抗要素の前記延在
する長手方向に沿って両側に設けられたことを特徴とす
る。

【００１７】上記構成によれば、比較的低い抵抗値のメ
サ状に形成した抵抗素子を折り畳んだ状態で形成するこ
とができ、１に近いアスペクト比で基板上に集積するこ
とができる。

【００１８】または、本発明の化合物半導体装置は、基
板の主面上に複数の化合物半導体素子をモノリシックに
集積してなる化合物半導体装置であって、前記複数の化
合物半導体素子の少なくともいずれか１つは、前記基板
の前記主面上に形成された化合物半導体層の表面に一対
の電極を形成し、前記一対の電極とその下部の前記化合
物半導体層とを合金化させて前記化合物半導体層中に一
対のアロイ化領域を形成することにより、前記一対のア
ロイ化領域の間に残留した前記化合物半導体層の領域が
抵抗要素とされた抵抗素子であって、前記抵抗要素は、
前記基板の前記主面上において細長く延在し且つ少なく
ともひとつの折れ曲がりを有することを特徴とする。

【００１９】上記構成によれば、比較的低い抵抗値を有
する抵抗素子をさらに高密度に集積することが可能とな
る。

【００２０】ここで、前記抵抗素子は、それを取り囲む
ように前記化合物半導体層の周囲がメサ状にエッチング
することによって前記基板上の他の化合物半導体素子と
の絶縁を図ることができる。

【００２１】または、前記抵抗素子は、それを取り囲む
ように前記化合物半導体層に高抵抗領域が形成すること
によって前記基板上の他の化合物半導体素子との絶縁を
図ることができる。

【００２２】また、前記抵抗要素を、前記基板の前記主
面上において略ジグザグ状に曲折して形成することによ
り、長い幅の抵抗素子を高密度に集積することが可能と
なる。

【００２３】または、前記抵抗要素を、前記基板の前記
主面上において渦巻状に形成することにより、長い幅の
抵抗素子を高密度に集積することが可能となる。

【００２４】ここで、前記基板として、半絶縁性を有す
る基板を用いることにより、素子間の絶縁を容易に実現
することができる。

【００２５】また、前記一対の電極に、低抵抗金属から
なるオーバーコート層を形成すると、電極自身のメタル
抵抗成分を低下させることができる。

【００２６】

【発明の実施の形態】以下に図面を参照しつつ、本発明
の実施の形態について説明する。

【００２７】（第１の実施の形態）図１は、本発明の第
１の実施の形態にかかる化合物半導体装置の抵抗素子部
を表す概念図である。すなわち、同図（ａ）はその概略
平面図であり、同図（ｂ）はそのＡ−Ａ線断面図であ
る。図１に表した具体例は、ＧａＡｓＨＥＭＴエピタキ
シャル・ウェーハ上に形成した抵抗素子を表す。

【００２８】本実施形態においては、抵抗素子のメサ部
Ｍが、基板Ｓの上において略ジクザグ状に曲折して形成
されている。このように曲折させることにより、抵抗素
子の全長を大幅に縮小して平面的なアスペクト比を１に
近づけ、チップサイズの拡大を防ぐことができる。

【００２９】より具体的に説明すると、図１の抵抗素子
は、ＧａＡｓＨＥＭＴエピタキシャル・ウェーハの上に
形成されている。その断面構造は、半絶縁性ＧａＡｓな
どからなる半導体基板Ｓの上に、バッファ層１１、Ｇａ
ＡｓやＩｎＧａＡｓなどのチャネル層１２、ＡｌＧａＡ
ｓなどの電子供給層１３、ｎ^＋型ＧａＡｓなどのキャッ
プ層１４が順次エピタキシャル成長により積層されてい
る。但し、その積層構造は図示した具体例には限定され
ず、ＨＥＭＴウェーハの場合であっても、例えば、チャ
ネル層１２と電子供給層１３との間にノンドープのスペ
ーサ層などが設けられていても良い。

【００３０】抵抗素子のメサＭは、エピタキシャル・ウ
ェーハの上に所定のパターン形状のマスクを形成し、表
面層からバッファ層１１あるいは半絶縁性基板Ｓまでエ
ッチングすることにより形成することができる。半絶縁
性基板ＳまでエッチングしてメサＭを形成するのは、同
一の基板上に集積する他の素子との電気的な干渉を防止
するためである。

【００３１】メサＭの平面的なパターンは、図１（ａ）
に例示したものには限定されず、少なくとも１つ以上の
折れ曲がりを有するものであれば良い。そのようなパタ
ーンとしては、例えば、Ｌ字型パターン、Ｕ字型パター
ン、うずまき型パターンなどの各種のパターンを挙げる
ことができる。ＭＭＩＣの周縁部を取り囲むように設け
ても良い。

【００３２】このようなメサＭの両辺には、それぞれオ
ーミック電極Ｅ１、Ｅ２が設けられている。ｎ型のＧａ
Ａｓ系化合物半導体に対するオーミック電極としては、
例えばＧｅ層／Ａｕ層／Ｎｉ層をこの順に積層させた電
極を形成することができる。このような積層構造を形成
し、所定の熱工程を加えることにより、接触抵抗が十分
に低いオーミック電極を形成することができる。このよ
うなオーミック電極の形成プロセスは、図示しないＨＥ
ＭＴのオーミック電極の形成と同時に実施することも可
能である。

【００３３】なお、ＧｅとＡｕは、別々の金属層として
積層させる代わりに合金として形成しても良い。すなわ
ち、ＡｕＧｅ合金層とＮｉ層を積層させても良い。さら
に、オーミック電極は、これらの具体例には限定され
ず、この他にも、接触させる半導体の種類や導電型に応
じて適宜選択することができる。図１の具体例において
は、オーミック電極Ｅ１、Ｅ２を形成すると、抵抗素子
の電流は主に低抵抗の層、例えばチャネル層１２やｎ^＋
型キャップ層１４などを流れる。

【００３４】図１（ａ）の具体例においては、電極Ｅ
１、Ｅ２の中央付近に給電部Ｐがそれぞれ設けられてい
る。すなわち、他の素子から抵抗素子への電気的な接続
は、これらの給電部Ｐを介して行う。給電部Ｐは、図示
したように、それぞれの電極Ｅ１、Ｅ２の中央付近に設
けることが望ましい。電極の末端までの電極自身のメタ
ル抵抗成分を最小にするためである。また、電極自身の
メタル抵抗成分を下げるためには、前述したオーミック
電極の上に、Ａｕなどの低抵抗金属からなるオーバーコ
ート層を設けることが望ましい。このようなオーバーコ
ート層は、真空蒸着などの方法により堆積した後にパタ
ーニングを施して形成してもよく、または、メッキによ
り形成しても良い。

【００３５】ここで、図７に関して前述した具体例と同
様にエピタキシャル・ウェーハのシート抵抗ρsを３０
０Ω口、抵抗素子の抵抗値Ｒの設定値を３Ωとする。ま
た、加工誤差やＰＥＰの合わせ精度を考慮して、電極の
幅及び電極同士の間隔をそれぞれ１０μｍとする。する
と、図１（ａ）のパターンによれば、抵抗素子のサイズ
を４００μｍ×１４０μｍ程度とすることが可能とな
る。すなわち、図７に例示した従来例と比較すると、そ
の全長サイズを半分以下とすることが可能となり、ＭＭ
ＩＣのサイズを抑制してコストを半減することができ
る。

【００３６】（第２の実施の形態）図２は、本発明の第
２の実施の形態にかかる化合物半導体装置の抵抗素子部
を表す概念図である。すなわち、同図（ａ）はその概略
平面図であり、同図（ｂ）はそのＡ−Ａ線断面図であ
る。図２に表した具体例も、ＧａＡｓＨＥＭＴエピタキ
シャル・ウェーハ上に形成した抵抗素子を表し、図１に
関して前述したものと同一の部分には同一の符号を付し
て詳細な説明は省略する。

【００３７】本具体例においても、抵抗素子は略ジクザ
グ状に曲折した平面パターンを有する。但し、本実施形
態においては、メサＭはジグザグ状には形成されず、抵
抗素子全体がひとつの略長方形状パターンのメサＭの上
に形成されている。そして、電極Ｅ１とＥ２とがそれぞ
れ「くし型」のパターンを有し、メサＭの左右から対向
してかみ合った状態で設けられている。ここで、抵抗素
子の周囲をバッファ層１１あるいは半絶縁性基板Ｓまで
堀り込むのは、抵抗素子を周囲の他の素子から電気的に
絶縁するためである。

【００３８】一方、本実施形態の抵抗素子においては、
図２（ｂ）に表したように、各電極Ｅ１、Ｅ２の下部に
アロイ化領域２０が形成されている。このアロイ化領域
２０は、第１実施形態に関して前述したように、ＡｕＧ
ｅなどのオーミック接触を形成しやすい金属材料を堆積
し、熱処理を施すことにより形成することができる。

【００３９】すなわち、ｎ＋ＧａＡｓキャップ層１４の
上にＧｅ／Ａｕ／ＮｉあるいはＡｕＧｅ／Ｎｉなどの積
層構造を形成し、図１（ａ）に例示したようにパターニ
ングする。しかる後に、所定の熱処理を施すと、電極材
料と半導体層とがアロイ化して、低抵抗のアロイ化領域
２０が形成される。このアロイ化領域２０は、金属とほ
ぼ同様の電気伝導度を有するので、抵抗素子の電極の一
部とみなすことができる。そして、これらのアロイ化領
域２０の間に残留した半導体部分が抵抗要素として作用
する。つまり、本実施形態の構成は、図７に例示したよ
うな極めて長い横幅を有する抵抗要素を、略長方形のメ
サＭの中に折り畳んで形成したものに対応する。

【００４０】ここで、アロイ化領域２０の深さＤは、エ
ピタキシャル・ウェーハの層構造と、オーミック金属の
厚みと、熱処理条件とにより決定される。本発明者の実
験によれば、現状の典型的なＧａＡｓＨＥＭＴエピタキ
シャル・ウェーハを用いた場合には、Ｇｅ５０ｎｍ、Ａ
ｕ１００ｎｍを堆積した場合には、約４３０℃で２４０
秒間程度の熱処理を施すことによって、アロイ化領域２
０をバッファ層１１まで十分に到達させることができ
た。

【００４１】本実施形態の抵抗素子を形成するに際して
は、メサＭと電極パターンとの位置合わせ精度を考慮す
る必要がある。しかし、これらの位置ずれは、抵抗素子
の周囲においてのみ生ずるので、抵抗素子の周囲の電極
幅Ｄ１、Ｄ２、Ｄ３、Ｄ４だけを広げることによって対
処することができる。

【００４２】そして、本実施形態によれば、電極Ｅ１、
Ｅ２の「くし」部分の幅Ｄ５と、電極間隔Ｄ６は、パタ
ーンの位置合わせ精度に依存しない。つまり、電極幅Ｄ
５や電極間隔Ｄ６を縮小することが可能であり、抵抗素
子のサイズをさらに縮小することが可能となる。さら
に、電極間隔Ｄ６を狭くすれば、抵抗素子の幅（図７に
おいて符号Ｗで表した長さ）を短くすることができる。
従って、抵抗素子のサイズをさらに小さくすることが可
能となる。なお、電極幅Ｄ５を小さくする場合には、Ａ
ｕなどの低抵抗金属のオーバーコート層を設けて電極自
身の抵抗の上昇を防ぐことが望ましい。

【００４３】ここで、図７及び図１に関して前述した具
体例と同様にエピタキシャル・ウェーハのシート抵抗ρ
sを３００Ω口、抵抗素子の抵抗値Ｒの設定値を３Ωと
する。また、図２において抵抗素子の周囲の電極幅Ｄ１
〜Ｄ４をそれぞれ１０μｍとし、素子内部の電極幅Ｄ５
と電極間隔Ｄ６もそれぞれ１０μｍとする。すると、図
２（ａ）のパターンによれば、抵抗素子のサイズを１９
０μｍ×１４０μｍ程度とすることが可能となる。さら
に、電極幅Ｄ５と電極間隔Ｄ６をそれぞれ５μｍとした
場合には、抵抗素子のサイズは、１０５μｍ×１４０μ
ｍまで縮小される。

【００４４】つまり、前述した第１実施形態と比較して
も約半分のサイズまで抵抗素子のサイズを縮小すること
が可能で、ＭＭＩＣなどの化合物半導体装置のチップサ
イズを縮小し、低コストで供給することが可能となる。

【００４５】なお、図２においては、一例として「くし
型」のパターンを例示したが、本発明はこれに限定され
ない。すなわち、本実施形態においても、抵抗要素すな
わちアロイ化領域２０の間に残留した細長い部分が、基
板上において少なくともひとつの折れ曲がりを有するよ
うに形成すれば、抵抗素子のサイズを小さくすることが
可能となる。

【００４６】図３及び図４は、本発明において用いるこ
とができる抵抗素子のパターン形状を概念的に例示する
平面図である。これらの図面についても、図１または図
２に関して前述したものと同一の部分には同一の符号を
付して詳細な説明は省略する。

【００４７】図３の具体例においては、電極Ｅ１、Ｅ２
は、それぞれ「くし型」のパターン形状を有し、且つ給
電部がそれぞれ対向側まで回り込んで設けられている。

【００４８】また、図４の具体例においては、電極Ｅ
１、Ｅ２は、それぞれ「うずまき型」のパターン形状を
有し、互いにからみ合うように配置されている。

【００４９】図３や図４に例示したようなパターン形状
を用いても、平面的なアスペクト比が１に近く、化合物
半導体装置のチップサイズを大幅に拡大することなく集
積化が可能な抵抗素子を実現することができる。

【００５０】（第３の実施の形態）図５は、本発明の第
３の実施の形態にかかる化合物半導体装置の抵抗素子部
を表す概念図である。すなわち、同図（ａ）はその概略
平面図であり、同図（ｂ）はそのＡ−Ａ線断面図であ
る。図５に表した具体例も、ＧａＡｓＨＥＭＴエピタキ
シャル・ウェーハ上に形成した抵抗素子を表し、図１〜
図４に関して前述したものと同一の部分には同一の符号
を付して詳細な説明は省略する。

【００５１】本具体例においても、図２の具体例と同様
に、抵抗素子の電極Ｅ１とＥ２とがそれぞれ「くし型」
のパターン形状を有する。そして、これらの電極の下部
には、アロイ化領域２０が形成されている。

【００５２】しかし、本実施形態においては、図２の具
体例と異なり、抵抗素子の周囲に素子分離用のエッチン
グが施されていない。そして、エッチングによるメサの
代わりに、バッファ層１１あるいは半絶縁性基板Ｓにま
で達する深さの高抵抗領域３０が形成されている。この
高抵抗領域３０は、抵抗素子の周囲を取り囲むように形
成され、抵抗素子とともに集積される他の素子との間で
電気的な干渉が生ずることを防ぐ役割を果たす。つま
り、本実施形態においては、抵抗素子は、プレーナ構造
を有し、且つ周囲に配置される他の素子から電気的に遮
断されている。

【００５３】高抵抗領域３０は、例えば、酸素（Ｏ）、
水素（Ｈ）、ヘリウム（Ｈｅ）、鉄（Ｆｅ）、プロトン
などを選択的に導入することによって形成することがで
きる。これらの元素の導入法としては、例えばイオン注
入法を挙げることができる。

【００５４】本実施形態によれば、抵抗素子を分離する
ためにメサを形成する必要が無くなる。メサ形成のため
のエッチング工程と比較すると、イオン注入工程の方が
簡単で安定した結果が得られる場合も多いので、本実施
形態によれば、製造を容易にすることが可能となる。さ
らに、本実施形態によれば、抵抗素子はプレーナ構造を
有し、周囲にメサの側面が露出しないので、素子の信頼
性をさらに改善できる可能性も生ずる。

【００５５】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、これらの具
体例に限定されるものではない。

【００５６】例えば、図３や図４に例示したようなパタ
ーン形状は、第２実施形態だけでなく、第１実施形態や
第３実施形態にも同様に適用することができる。さら
に、これらの具体例の他にも、各種のパターン形状を同
様に適用することが可能である。

【００５７】また、本発明は、化合物半導体からなる半
導体素子を集積したあらゆる半導体装置に同様に適用し
て同様の効果を奏する。

【００５８】つまり、具体例として挙げたＧａＡｓＨＥ
ＭＴとの組み合わせに限定されず、ＨＢＴ（hetero bip
olar transistor）や、ＭＥＳＦＥＴ（metal semicondu
ctorfield effect transistor）あるいはその他の各種
の電子デバイスまたは光デバイスと抵抗素子とを集積し
た半導体装置に対して同様に適用することができる。

【００５９】一方、その材料系も、ＩｎＧａＡｓやＩｎ
Ｐなどの他に、III−Ｖ族系やII−VI族系あるいはその
他の各種の化合物半導体を用いることができる。さら
に、これらの化合物半導体素子を形成する基板の材料
は、化合物半導体には限定されず、シリコン（Ｓｉ）や
ゲルマニウム（Ｇｅ）などの単元素半導体、フッ化物や
酸化物や窒化物などの絶縁体、その他各種の材料を用い
ることが可能である。

【００６０】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。

【００６１】まず、本発明によれば、抵抗素子のメサ部
を、基板の上において少なくともひとつの折れ曲がりを
有するように形成することにより、抵抗素子の全長を大
幅に縮小して平面的なアスペクト比を１に近づけ、チッ
プサイズの拡大を防ぐことができる。その結果として、
ＭＭＩＣのサイズを抑制してコストを半減することがで
きる。

【００６２】また、本発明によれば、電極材料と半導体
層とをアロイ化させ、これらのアロイ化領域の間に残留
した半導体部分を抵抗要素として作用させ、この抵抗要
素が基板の上において少なくともひとつの折れ曲がりを
有するように形成することにより、抵抗素子の全長を大
幅に縮小して平面的なアスペクト比を１に近づけ、チッ
プサイズの拡大を防ぐことができる。その結果として、
ＭＭＩＣのサイズを抑制してコストを半減することがで
きる。さらに、メサと電極との位置合わせ精度に束縛さ
れることがなくなり、抵抗素子のサイズをさらに小さく
することが可能となる。

【００６３】以上説明したように、本発明によれば、比
較的低い抵抗値を有する抵抗素子を高密度に集積するこ
とが可能となり、高性能の各種の集積型の化合物半導体
装置を低価格で提供することができ産業上のメリットは
多大である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる化合物半導
体装置の抵抗素子部を表す概念図である。すなわち、同
図（ａ）はその概略平面図であり、同図（ｂ）はそのＡ
−Ａ線断面図である。

【図２】本発明の第２の実施の形態にかかる化合物半導
体装置の抵抗素子部を表す概念図である。すなわち、同
図（ａ）はその概略平面図であり、同図（ｂ）はそのＡ
−Ａ線断面図である。

【図３】本発明において用いることができる抵抗素子の
パターン形状を概念的に例示する平面図である。

【図４】本発明において用いることができる抵抗素子の
パターン形状を概念的に例示する平面図である。

【図５】本発明の第３の実施の形態にかかる化合物半導
体装置の抵抗素子部を表す概念図である。すなわち、同
図（ａ）はその概略平面図であり、同図（ｂ）はそのＡ
−Ａ線断面図である。

【図６】化合物半導体装置に集積される抵抗素子を表す
概念図である。

【図７】比較的低い抵抗値を有する従来の抵抗素子を概
念的に表す平面図である。

【符号の説明】

１１バッファ層１２チャネル層１３電子供給層１４キャップ層２０アロイ化領域３０高抵抗領域Ｓ基板Ｍメサ部Ｅ１、Ｅ２電極Ｐ給電部

───────────────────────────────────────────────────── フロントページの続き (72)発明者上野豊神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター (72)発明者萩原秀幸神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター (72)発明者浅原英敏神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンターＦターム(参考） 5F038 AR12 DF02 EZ20 5F102 GA17 GB01 GC01 GD01 GJ05 GL05 GM06 GN05 GQ01 GR09 HC01 HC10

Claims

【特許請求の範囲】

【請求項１】基板の主面上に複数の化合物半導体素子を
モノリシックに集積してなる化合物半導体装置であっ
て、前記複数の化合物半導体素子の少なくともいずれか１つ
は、前記基板の前記主面上に形成されたメサ状の化合物
半導体からなる抵抗要素と、前記抵抗要素の対向する両
側の側面に接続された一対の電極と、を有する抵抗素子
であり、前記抵抗要素は、前記基板の前記主面上において細長く
延在し且つ少なくともひとつの折れ曲がりを有し、前記一対の電極は、前記抵抗要素の前記延在する長手方
向に沿って両側に設けられたことを特徴とする化合物半
導体装置。
【請求項２】基板の主面上に複数の化合物半導体素子を
モノリシックに集積してなる化合物半導体装置であっ
て、前記複数の化合物半導体素子の少なくともいずれか１つ
は、前記基板の前記主面上に形成された化合物半導体層
の表面に一対の電極を形成し、前記一対の電極とその下
部の前記化合物半導体層とを合金化させて前記化合物半
導体層中に一対のアロイ化領域を形成することにより、
前記一対のアロイ化領域の間に残留した前記化合物半導
体層の領域が抵抗要素とされた抵抗素子であって、前記抵抗要素は、前記基板の前記主面上において細長く
延在し且つ少なくともひとつの折れ曲がりを有すること
を特徴とする化合物半導体装置。
【請求項３】前記抵抗素子は、それを取り囲むように前
記化合物半導体層の周囲がメサ状にエッチングされて前
記基板上の他の化合物半導体素子との絶縁が図られてい
ることを特徴とする請求項２記載の化合物半導体装置。
【請求項４】前記抵抗素子は、それを取り囲むように前
記化合物半導体層に高抵抗領域が形成されて前記基板上
の他の化合物半導体素子との絶縁が図られていることを
特徴とする請求項２記載の化合物半導体装置。
【請求項５】前記抵抗要素は、前記基板の前記主面上に
おいて略ジグザグ状に曲折して形成されたことを特徴と
する請求項１〜４のいずれか１つに記載の化合物半導体
装置。
【請求項６】前記抵抗要素は、前記基板の前記主面上に
おいて渦巻状に形成されたことを特徴とする請求項１〜
４のいずれか１つに記載の化合物半導体装置。
【請求項７】前記基板は、半絶縁性を有することを特徴
とする請求項１〜６のいずれか１つに記載の化合物半導
体装置。
【請求項８】前記一対の電極は、低抵抗金属からなるオ
ーバーコート層を有することを特徴とする請求項１〜７
のいずれか１つに記載の化合物半導体装置。