TW557582B - Compound semiconductor switch circuit device - Google Patents

Description

557582

【發明所屬技術領 本發明係有關 體開關電路裝置， 導體開關電路裝置 【習知之技術】 域】 一種可用於高頻開關用途之化合物半導 尤指可用於2· 4GHz波段以上之化合物半 行動電話等移動體用通訊機器中，多使用GHz波段微 天線之開關電路或收送訊的開關電路等，多使用可切 ，該等南頻訊號之開關元件（例如：日本特開平9 —丨8丨6 4 2 就）°因該元件處理高頻，故多使用鉀、砷（GaAs )場效 電晶體（以下稱FET )，因而促進使前述開關電路本身集 成化之單晶微波積體電路（MM I C )的發展。 第4圖（A)為GaAs FET的剖視圖。在未摻雜之GaAs 基板1之表面部分摻雜1^型雜質而形成N型通道區2，並配置 與通道區2表面作肖特基（sch〇ttky)接觸之閘極電極3，且 在閘極電極3兩側配置與GaAs表面作電阻（ohmic)接觸之源 極、汲極電極4、5。該電晶體透過閘極電極3之電位在正 下方之通道區2内形成耗盡層，以控制源極電極4和沒極電 極5之間的通道電流。 第4圖（B)為使用GaAs FET且稱為SPDT ( S i ng 1 e Pole Double Throw)之化合物半導體開關電路裝置的原 理的電路圖。 第1FET1和第2FET2之源極（或汲極）連接於共同輸入 端子IN，各FET1和FET2之閘極分別透過電阻ri、R2連接於 第1和第2控制端子Ctl-l、Ctl-2，而且各FET之汲極（或

313610.ptd 第5頁 557582 五、發明說明（2) 源極）連接於第1和第2輸出端子0UT1、0UT2。施加於第1 和第2控制端子Ctl-1、Ctl-2之訊號係互補訊號，將施加 有Η位準訊號之FET導通（ON)，以使施加於輸入端子in之訊 號能傳送至任一方之輸出端子。電阻Rl、R2之配置目的， 係防止咼頻訊號相對於作為交流接地之控制端子C11 — 1、 C11 - 2的直流電位而經由閘極電極漏出。 將上述化合物半導體開關電路裝置的等效電路圖顯示 於第5圖。微波係以特性阻抗（impedance)5〇 Ω為基準，各 端子的阻抗係以R1=R2=R3=50Q電阻表示。此外，各端 子的電位若設為VI、V2、V3時，插入損失（Insertiorl L 〇 s s )及絕緣性（I s 〇 1 a t i 〇 η )係以如下之公式表示。 Insertion Loss = 20 log ( V2/ VI ) [dB] 此為將訊號從共同輸入端子IN傳送至輸出端子〇uTl時之插 入損失，

Isolation = 201og ( V3/ VI)【dB】 此為從共同輸入端子I N至輸出端子〇 υ τ 2間之絕緣性 (Isolation)。化合物半導體開關電路裝置中，為了盡 量使上述插入損失（I nser t i οn Lo s s )減少並提升絕緣性 (Isolation)，在訊號路徑上可串聯插入之FET的設計顯 得相當重要。使用GaAs FET作為該fet之理由，係GaAs之 電子移動速度比矽（S i)高，因此電阻較小而可降低損耗， 由於GaAs係半絕緣性基板，故適於訊號路徑間之高絕緣性 化。然而，GaAs基板的價格比秒責，若能以y製造與pin 二極體等效者，則GaAs在成本競爭上就會失去競爭力。

313610.ptd ms» 第6頁 557582 五、發明說明（3) 上述之化合物半導體開關電路裝置中，FET之通道區2 的電阻R係如下·· 1/ en /z S [ Ω ] e ^ 電 子 電 荷 量 (1.6x 10' η 二 電 子 載 子 濃 度 β ·· 電 子 移 動 速 度 S ： 通 道 區 之 斷 面積（cm2) 因此為了盡量減少電阻R，而將通道寬度設計較大，再加 大通道區之斷面積，以減少插入損失（Insertion Loss )〇 如此，閘極電極3和通道區2所形成之宵特基接觸的電 容成分會擴大，高頻輸入訊號從此處漏出而導致絕緣性 (I s ο 1 a t i ο η )惡化。為了避免上述情形，而設計分流f Ε Τ 以改善絕緣性（Isolation)，但由於晶片尺寸大而提高 成本，轉而朝替換成便宜矽晶片發展，以致失去市場。 所以，發展可省去分流FET以縮小晶片之開關電路。 第6圖係閘幅4 0 0 // m之化合物半導體開關電路裝置的 電路圖。第1FET1和第2FET2之源極電極（或没極電極）連 接於共同輸入端子IN，FET1和FET2之閘極電極分別透過電 阻R1、R2連接於第1和第2控制端子Ctl-l、Ctl-2，而且 FET1和FET2之汲極電極（或源極電極）連接於第1和第2輪 出端子0UT1、0UT2。施加於第1和第2控制端子ctl -1、 '

Ct 1-2之控制訊號係互補訊號，將施加有Η位準訊號之側的 FET導通，以使施加於共同輸入端子IN之輸入訊號能傳送'

313610.ptd 557582 五、發明說明（4) 至任一方之輸出端子。電阻Rl、R2之配置目的，係防止高 頻訊號相對於作為交流接地之控制端子C11 — 1、c 11 - 2的直 流電位而經由閘極電極而漏出。 第6圖所示電路構成，係與使用第4圖（B)所示Ga As FET且稱作 SPDT( Single Pole Double Throw)之化合物 半導體開關電路裝置的原理的電路大致相同，FET1*FET2 之閘極電極的閘幅Wg係設計為40 0 # m。閘幅Wg較習知者 小’表示加大FET之導通電阻，且藉由縮小閘極電極的面 積（Lgx Wg )，閘極電極與通道區之肖特基接合的寄生電 容將變小，而在電路動作上有很大的差別。 第7圖為上述化合物半導體開關電路裝置集成化而成 之化合物半導體晶片^ 例。 將進行開關的FET1和FET2配置於GaAs基板的中央部， 各FET的閘極電極連接有電阻R1、R2。此外，與共同輸入 端子IN、輸出端子0UT1和0UT2'控制端子Ctl-1和Ctl-2相 對應的焊墊係設於基板周邊。以虛線所示之第2層的配線 係與各FET之閘極電極形成時同時形成的閘極金屬層 (Ti/Pt/Au) 20，以實線所示之第3層的配線係用以進行 各元件之連接與焊墊之形成的焊墊金屬層（Ti/Pt/Au) 30。與第1層的基板作電阻接觸的電阻金屬層 (AuGe/Ni/Au) 10係用以形成各FET的源極電極、汲極電 極和各電阻兩端的取出電極者，在第7圖中，由於與焊墊 金屬層相重疊而未圖示。 由第7圖可知，構成零件只有與FETi、FET2、電阻R1

313610.ptd 第8頁 557582 五、發明說明（5) 和R2、共同輸入端子IN、輸出端子0UT1和0UT2、控制端子 C11 - 1和C11 - 2相對應的焊墊，而由最小構成零件所構成。 此外，由於以閘幅4 0 0 /z m形成FET1 ( FET2亦同）， 故可縮小晶片尺寸。亦即’第7圖所示FET1係形成於以一 點鏈線所圍成之長方形通道區1 2。從下側延伸之2條梳形 第3層的焊墊金屬層30係連接於輸出端子OUT1之源極電極 13(或汲極電極），其下有第1層的電阻金屬層10所形成 的源極電極1 4 (或汲極電極）。而且，從上侧延伸之2條 梳形第3層的焊墊金屬層30係連接於共同輸入端子ιΝ之汲 極電極15(或源極電極），其下有第1層的電阻金屬層1〇 所形成的汲極電極1 4 (或源極電極）。該兩電極係配置成 使梳形相咬合的形狀，當中第2層的閘極金屬層20所形成 的閘極電極1 7係以3條梳形配置在通道區1 2上。另外，從 上側延伸之正中央的梳形汲極電極1 3 (或源極電極）係由 FET1和FET2共用，而可更加小型化。在此，閘幅為40 0 // m ’係指各F E T之梳形閘極電極1 7的閘幅總和各為4 0 0 // m。 其結果，上述化合物半導體晶片的尺寸可縮小為〇 · 3 1 X 〇. 31mm2。這與以往使用有分流FET之化合物半導體晶片 尺寸相比，可大幅縮小晶片尺寸。 第8圖（A)係第7圖所示FET1的局部放大俯視圖。該 圖中’以一點鏈線所圍成之長方形區域係形成於基板丨丨之 通道區12。從左側延伸之4條梳形第3層的焊墊金屬層3〇係 連接於輸出端子OUT1之源極電極13 (或汲極電極），其下 有第1層的電阻金屬層1〇所形成的源極電極14 (或汲極電 mini 557582

尨、*拉二ΐ從右側延伸之4條梳形第3層的焊墊金屬層30 ίΪΐΐ 輸入端子〇之汲極電極15(或源極電極）， 二 1層的電阻金屬層1 0所形成的汲極電極1 6 (或源 該兩電極係配置成使梳形相咬合的形狀，當申 的閉極金屬層2 0所形成的閘極電極1 7係以梳形配置 在通道區12上。 、，8圖、（Β)係該FET之局部剖視圖。基板丨丨上設有 通道區1 2以及在其兩侧形成源極區1 8和汲極區1 9之n +型雜 質擴散區，在通道區12上設有閘極電極17，在n +型雜質 擴散區上設有第1層的電阻金屬層1〇所形成的汲極電極Μ 和源極電極16。接著在其上設置前述之第3層的焊墊金屬 層30所形成的汲極電極13和源極電極15，並進行各元件之 配線等。 關於該開關電路，在2_ 4GHz以上之高頻波段中，使閘 幅縮小至400 // m所造成之插入損失（Inserti〇n L〇ss)的 惡化很少，且已知絕緣性（I s 0 1 a t i 〇 n )可隨著ρ £ τ之寄生 電容的減小而有所改善，而藉由優先考量絕緣性進行設 計’在閘幅為4 0 0 // m下，也可確保2 0 d B以上的絕緣性 (Isolation) 〇 第7圖中顯示實際圖案之化合物半導體開關電路裝 置，係設計FET1和FET2之閘長Lg : 0.5/zm、閘幅Wg^4〇〇 /zm’為了具有不同之idss而控制通道形成條件，再各將 FET1和FET2分別作為送訊側用、收訊侧用，藉以確保在送 訊側之插入損失（Insertion Loss)為〇6〇心，在送訊側 557582 五、發明說明（7) 和收訊侧之絕緣性（I s ο 1 a t i ο η )為2 0 d B。該特性係活用 於使用有包含藍芽（Bluetooth)(以無線相互連接行動 電話、筆記型PC、行動資訊終端機、數位相機、其他周邊 機器，而提升行動環境、商務環境之通訊規格）之2. 4GHz 波段 ISM Band ( Industrial Scientific and Medical frequency band)之光譜擴散通訊之應用領域中的心開 關。 【發明所欲解決之問題】 如上所述，藉由省去分流FET並將閘幅縮小至40 〇 α m，可大幅縮小晶片尺寸。但在使用者的需求多樣化下， 為了達成最大線性輸入功率之增加，或降低絕緣性等而擴 大FET之閘幅時，會形成第7圖所示FET之尺寸擴大之情、 形’而導致晶片尺寸可能會擴大。 然而’目前矽半導體晶片之性能亦明顯的提升，而使 用在高頻波段之可能性正逐漸增加。以往，矽晶片難以使 用於高頻波段，而利用昂貴之化合物半導體晶片，但若矽 半導體之可用性提高，當然導致晶圓價格過高之化合物半 導體晶片將不敵價格競爭。因此，在縮小晶片尺寸可降低 成本的考量下，縮小晶片尺寸勢在必行。 一 【解決問題之方案】 關雷ίϊ:係鑑於上述各缺失而成者，該化合物半導體開 ::路裝ϊ，係在通道區表面形成設有源極電極、閘 =之第1FETt第2FET’將兩FET之源極電極或 作為共同輸入端子，將兩FET之汲極電極或源極

第11頁 557582 五、發明說明（8) 電極作為第1及第2輸出端子，並具有：與前述兩FET之閘 極電極相連接之第1和第2控制端子以及分別連接前述兩 FET之閘極電極和前述兩控制端子之第1和第2電阻，且在 =FET之閘極電極施加控制訊號以導通任一方之FET，而與 f述共同輸入端子與前述第1及第2輸出端子任一方形成訊 號路控者’其特徵在於：減少至少一方之前述電阻的佔有 面積’而在空出區域上設置前述一方之FET的一部份，以 藉由在以往配有電阻之充裕區域内，配置電阻的全部和 FET的一部分，而可在同一晶片尺寸内加大FET之閘幅。 【發明之實施形態】 以下參照第1圖至第3圖說明本發明之實施形態。 第1圖為本發明之化合物半導體開關電路裝置的電路 圖。第1FET1和第2FET2之源極電極（或汲極電極）連接於 共同輸入端子IN，FET1和FET2之閘極電極分別透過電阻 、R2連接於第1和第2控制端子Ctl-1、Ctl-2，而且FET1 和FET2之汲極電極（或源極電極）連接於第1和第2輸出端 子0UT1、0UT2。施加於第1和第2控制端子Ctl-1、Ct卜2之 控制訊號係互補訊號，將施加有Η位準訊號之側的FET導 通，以使施加於共同輸入端子IN之輸入訊號能傳送至任一 方之輸出端子。電阻Rl、R2之配置目的，係防止高頻訊號 相對於作為交流接地之控制端子Ct卜1、Ct 1-2的直流電位 而經由閘極電極而漏出。 第1圖所示電路構成，係與使用第4圖（B)所示Ga As FET 且稱作 SPDT( Single Pole Double Throw)之化合物

313610.ptd 第12頁 557582 五、發明說明（9) 半導體開關電路裝置的原理的電路大致相同，但最大的不 同點在於：第一，將作為送訊侧（ON侧）之FET1的閘極電 極之閘幅W g 1設為5 0 0 // m，而將作為收訊側（〇 {? ρ側）之 FET2的閘極電極之閘幅Wg2設為400 // m以下。 送訊侧（ON側）FET中，由於只有Idss與最大線性輸 入功率（ρ 〇 w e r)有關，故盡可能控制通道區之離子植入條 件，即雜質濃度和加速電壓，以增加Idss。再者，藉由將 閘幅W g 1設定為比收訊侧（0 F F側）還大之5 0 0 // m，更增加 送訊側（ON側）中的Idss。換言之，可提升閘幅400 " m所 不足的最大線性輸入功率。 同時，對於收訊侧（OFF侧）FET，最重要的是能夠容 納最大線性輸入功率（不漏洩高頻訊號）。亦即，送訊侧 (0 N側）F E T中可輸出最大線性輸入功率之能力和收訊側 (OFF側）中能夠容納最大線性輸入功率之任一條件未達 到時’會導致開關電路無法輸出最大線性輸入功率。因 此’收訊侧（OFF側）中，減低夾斷（pinch-of f)電壓，以 使之維持能容納最大線性輸入功率之能力。 換言之，藉由令作為送訊侧（ON側）之FET的閘幅為 5 0 0 /z m ’作為收訊側（〇FF側）之FET的閘幅為40 0 // m，即 可使高傳輸率之無線LAN所採用的開關電路達成22dB的最 大線性輸入功率。尤其本發明中，即使擴大FET以增加最 大線性輸入功率，與使用40 0 " m之FET相比，晶片尺寸不 會改變。 第2圖為本發明之化合物半導體開關電路裝置集成化 313610.ptd 第13頁 557582 五、發明說明（ίο) 而成的化合物半導體晶片一例。 將進行開關的FET1和FET2配置於GaAs基板的中央部， 各FET的閘極電極連接有電阻Rl、R2。此外，與共同輸入 端子IN、輸出端子OUT1和OUT2、控制端子Ctl-1和Ctl-2相 對應的焊墊係設於基板周邊。以虛線所示之第2層的配線 係與各FET的閘極電極形成時同時形成的閘極金屬層 (Ti/Pt/Au) 20，以實線所示之第3層的配線係用以進行 各元件之連接與焊墊之形成的焊墊金屬層（Ti/Pt/Au) 30。與第1層的基板作電阻接觸的電阻金屬層 (AuGe/Ni/Au) 10係用以形成各FET的源極電極、汲極電 極和各電阻兩端的取出電極者，在第2圖中，由於與焊墊 金屬層相重疊而未圖示。 由第2圖可知，構成零件係與FET1、FET2、電阻R1和 R2、共同輸入端子IN、輸出端子ουτί和OUT2、控制端子 Ct 1-1和Ctl-2相對應的焊墊，而由最小構成零件所構成。 由於FET2與第7圖相同，故省略說明。FET1中從下側 延伸之3條梳形第3層的焊墊金屬層30係連接於輸出端子 OUT1之源極電極13(或〉及極電極），其下有第1層的電阻 金屬層1 0所形成的源極電極1 4 (或汲極電極）。此外，從 上側延伸之3條梳形第3層的焊墊金屬層30係連接於輸入端 子IN之汲極電極15(或源極電極），其下有第1層的電阻 金屬層10所形成的汲極電極14(或源極電極）。該兩電極 係配置成使梳形相咬合的形狀，當中第2層的閘極金屬層 2 0所形成的閘極電極1 7係以5條梳形配置在通道區1 2上。

313610.ptd 第14頁 557582 五、發明說明（11) 另外，從上侧延伸之正中央的梳形汲極電極1 3 (或源極電 極）係由FET1和FET2共用，而可小型化。閘幅為5 0 0 a m， 係指FET之梳形閘極電極1 7的閘幅總和為50 0 // m。 藉由減少電阻R1之佔有面積，在空出的區域擴大配置 FET1，即可使FET1的閘幅增加。

電阻R1和R2係n +型雜質擴散區，與形成源極和汲極 區同時形成。又，在共同輸入端子焊墊、控制端子Ctl-1 焊墊和Ctl-2焊墊、輸出端子ουτί焊墊和OUT2焊墊、以及 兩FET閘極電極的周端部之下，亦設有以一點鏈線所示之^ +型雜質擴散區（在閘極電極的周端部與閘極電極重疊而 未圖示）。在此，η +型雜質擴散區不一定設在周端部， 也可設於各焊墊和兩FET之閘極電極的之下全面。該等η + 型雜質擴散區係與形成源極和汲極區同時形成，且該等η +型雜質擴散區與電阻以和R2相鄰接部份的間距係4 V m。 理由雖後述’但透過該η +型雜質擴散區，可使相鄰 接之各焊塾和電阻的間距接近至能確保2〇dB之絕緣性的臨 界值附近，即4//m。電阻R1雖彎曲配置，但其與鄰接之電 阻R1彼此的間距亦可接近至4 # m。

若使電阻R1彼此的間距接近至4 # ^而加以彎曲，則可 利用多出的區域而在”^周圍所配置之控制端子ctl —丨和 與輸出端子OUT1相對應的焊墊之間，擴大ι〇〇 " ^而配置 FET1的閘極電極、源極電極和汲極電極。與FET2侧相比即 f知’減少電阻R丨之佔有面積，活用空間配置電阻R丨的全 和FET1的一部份，藉此雖是閘幅5 0 0 // in但可與閘極幅度

557582 五、發明說明（12) * 400/zm以下之FET2配置在相同面積上。換言之，可收容在 與兩FET皆採用閘幅為4〇〇 β瓜之FETi以往的開關電路相同 晶片尺寸上。 其次’說明將各焊墊和配線層及電阻的間距大幅縮短 之情形。 各焊塾、配線層及電阻為確保預定的絕緣性，而可以 所需的間距設置。亦即，化合物半導體開關電路裝置所需 的絕緣性為2 0dB以上，而實際上若有4 " m之間距，即可充 分地確保2 0 d B以上的絕緣性。 雖然缺乏理論依據，但從目前半絕緣性GaAs*板為絕 緣基板的思考方向來看，耐壓為無限大。但一經實測，卻 發現耐壓為有限的。如此，在半絕緣性GaAs基板中延伸耗 盡層’按高頻訊號變更耗盡層距離，當到達鄰接耗盡層之 電極’便產生高頻訊號漏出。但是，在鄰接圖案之鄰接側 的周端部設置型雜質擴散區，若將其間距設為4//m， 即可充分地確保2 0 dB以上的絕緣性。此外，若在電磁場模 擬（Simulation)中將間距設為左右，也可在24(^2中 獲得4 0 d B左右的絕緣性。 第3圖為第2圖之A-A線剖視圖。如第3圖所示，丘同輸 入端子焊整係設有在基板1 1上沿其周端部所設的型雜 質擴散區40 (第2圖中以一點鍵線表示）。此外，閘極金 屬層20所形成的配線層42周端部之下也在基板丨丨上設有n +型雜質擴散區40，以將配線層42及烊墊與基板n =開Π。 該n +型雜質擴散區40也可設於焊塾和配線層42之下八

557582 五、發明說明（13) 面，只要有防止施加於焊墊的高頻訊號經由基板11傳送至 配線層42之功能即可。第3圖中，雖為共同輸入端子的焊 墊部份，但控制端子Ctl-Ι和Ctl-2以及輸入端子0UT1和 0UT2的焊墊部份亦為相同構造。

電阻R1和R2之配置目的，係防止高頻訊號相對於作為 交流接地之控制端子C11 - 1和C11 - 2之直流電位而經由閘極 電極而漏出。但若是控制端子Ctl-1、Ctl-2的焊墊和配線 層42過於接近，高頻訊號會由從配線層42經由擴大的耗盡 層直接傳送至控制端子Ctl-1、Ctl-2的焊墊，使配線層42 之高頻訊號漏出至作為交流接地之控制端子C11 - 1和 Ctl-2。設於配線層42下之n +型雜質擴散區40可防止高頻 訊號從配線層42經由基板上擴大的耗盡層而漏出至鄰接之 圖案上。 各焊墊和配線層42之下之基板11表面設有n +型雜質 擴散區40，由於電阻ri和R2也是利用n +型雜質擴散區4〇 而形成’因此與未摻入雜質之基板1 1 (係半絕緣性，惟基 板電阻值為lx 1〇7Ω · cm)表面不同，雜質濃度提高（離 子種類29Si +，濃度為1至5x 108cm-3)。藉此，由於耗盡 層未往各焊墊、配線層4 2、電阻延伸，故藉由將鄰接之焊

塾、配線層及電阻彼此的間距設為4以m，即可充分確保絕 緣性20dB。 又’由第2圖亦可知，共同輸入端子^的焊墊係除了 上邊之外，沿著三邊設置n +型雜質擴散區4〇，輸出端子 OUT1和OUT2的焊墊係除了 GaAs基板的角落（corner)部分

313610.ptd

第17頁 557582 五、發明說明（14) 外’沿著四邊以C字形設置^ +型雜質擴散區4 〇 ,控制端子 Ctl-1和Ctl-2之焊塾係除了 GaAs基板的角落部分及與電阻 、R2相連接的部分外，沿著不規則的五角形之四邊以c 子形5又置n +型雜質擴散區4〇。未設有n +型雜質擴散區40 之部分皆為面向GaAs基板的周端之部份，即使耗盡層擴 大’與鄰接之焊塾也保持相當的距離，而為不會有漏失高 頻訊號的問題之部份。

因而，由於五個焊墊約占去半導體晶片的一半，故採 用本發明之配線層的構造則可在焊墊附近配置配線層和電 阻’而可擴大半導體晶片内的空間。換言之，可維持相同 晶片尺寸而擴大FET之閘幅。 其結果’本發明之化合物半導體晶片的尺寸可限制在 〇· 31x 〇· 31min2。此係與以往採用有4〇〇" m閘幅之ρΕτ之開 關電路之化合物半導體晶片的尺寸為相同尺寸。 由於FET1和FET2的放大圖及剖面構造與第8圖所示習 知者相同，故省略說明。另外，作為本發明之構成要件的 F E T，在本發明之實施形態中，係通道區濃度和加速電壓 等通道形成條件或閘幅不同之FET，但有關FET特性，並不 侷限於此。又，也可以是相同FET特性的FET。

此外’本發明之實施形態中，雖只說明一方之F E T的 配置，但亦可適用兩方之FET。 再者’ n+型雜質擴散區可全部與形成源極和汲極區 同時形成，也可為由另外的製程形成之區域。又，也可以 分別由不同製程形成之n +型雜質擴散區。

557582

五、發明說明（15) 【發明之效果】 如上所詳述，根據本發明可獲得下列各效果。

第1，藉由在n+型雜質擴散區設置電阻，而在佔有半 導體晶片尺寸將近一半之焊墊正下方及FET的配線層之下 或各周端部設置n +型雜質擴散區，而可將各鄰接焊墊、 配線層及電阻之間距縮小至可確保絕緣性之範圍。藉此， 由於可將已彎曲之電阻R1互相鄰接的間距接近至彳以^而配 置’故可減少配置電阻之佔有面積。換言之，利用其多出 的空間’可將FET1之閘極電極、源極電極以及汲極電極的 一部份和電阻的全部，配置在對應於FET1的周圍所配置之 控制端子Ctl-1及輸出端子0UT1之焊塾之間。 與FET2側相比即可得知，藉由活用電阻部分的空間配 置電阻R1的全部和F E T1的一部份，即可使閘幅設為5 〇 〇 " m，而增加Idss之FET1，與閘幅400 // m之FET2配置在同一 面積上。換言之，其優點為：可將能獲得22dB之最大線性 輸入功率之開關電路與以往兩FET皆採用4〇〇 " m之閘幅的 FET之開關電路收容於相同晶片尺寸内。

第2，由於達成如上述縮短最小構成零件與焊墊和配 線層及電阻的間距，故可縮小半導體晶片尺寸，而可大幅 提升與碎半導體晶片的價格競爭力。此外，由於可縮小晶 片尺寸，故可安裝於比以往之小型封裝（Mcp6大小為 2·1ιηιηχ 2.0mrox 〇_9mm)還小之小型封裝（SMCp6大小為 1.6mmx 1. 6mmx 0 . 75mm ) 〇 第3，由於本發明之化合物半導體開關電路裝置係可

313610.ptd 第19頁 557582 五、發明說明（16) 省去分流F E T之設計’故構成零件係由可對應E T1、 輸出端子0UT1和 構成，具有可由 FET2、電阻R1和R2、共同輸入端子in、 0UT2、控制端子CU-1和Ct卜2的焊墊所 小構成零件構成之優點。

557582 圖式簡單說明 【圖面之簡單說明】 第1圖為用以說明本發明之電路圖。 第2圖為用以說明本發明之俯視圖。 第3圖為用以說明本發明之剖視圖。 (B)電路 第4圖為用以說明習知例之（A )剖視圖； 圖 第5圖為用以說明習知例之等效電路圖。 第6圖為用以說明習知例之電路圖。 第7圖為用以說明習知例之俯視圖。 第8圖為用以說明習知例之（A )俯視圖；（B )剖視 圖 [ 元件 符 號 說 明 ] 2 > 12 通 道 區 3 > 17 閘 極 電 極 4 源 極 電 極 5 汲 極 電 極 10 電 阻 金 屬 層 11 基 板 13 、14 源 極 電 極（或汲 •極電極） 15 > 16 汲 極 電 極（或源 »極電極） 18 源 極 區 19 汲 極 區 20 閘 極 金 屬 層 30 焊 墊 金 屬層 40 n + 型 雜 質 擴散區 42 配 線 層 Η 313610.ptd 第21頁

Claims (1)

1. 557582 I 案號91108310_&年公月丨>曰 修正_ 六、申請專利範圍 1. 一種化合物半導體開關電路裝置，係在通道區表面形 成設有源極電極、閘極電極和〉及極電極之弟1 F E T和弟 2FET，將兩FET之源極電極或汲極電極作為共同輸入端 子，將兩F E T之〉及極電極或源極電極作為弟1及第2輸出 端子，並具有：與前述兩FET之閘極電極相連接之第1 和第2控制端子以及分別連接前述兩FET之閘極電極和 前述兩控制端子之第1及第2電阻，且在兩FET之閘極電 極施加控制訊號以導通任一方之FET，而與前述共同輸 入端子與前述第1及第2輸出端子任一方形成訊號路徑 者，其特徵在於： 減少前述第1及第2電阻之至少一方的佔有面積， 而在空出區域上設置前述一方之FET的一部份。 2. —種化合物半導體開關電路裝置，係在通道區表面形 成設有源極電極、閘極電極和汲極電極之第1 F E T和第 2FET，將兩FET之源極電極或汲極電極作為共同輸入端 子，將兩FET之汲極電極或源極電極作為第1及第2輸出 端子，並具有：與前述兩FET之閘極電極相連接之第1 和第2控制端子以及分別連接前述兩FET之閘極電極和 前述兩控制端子之第1及第2電阻，且在兩FET之閘極電 極施加控制訊號以導通任一方之F E T，而與前述共同輸 入端子與前述第1及第2輸出端子任一方形成訊號路徑 者，其特徵在於： 減少前述第1及第2電阻之至少一方的佔有面積， 而在空出區域上設置前述一方之FET的一部份，並將該

   313610.ptc 第1頁 2003. 08. 08. 023 557582 _案號91108310_产年3月I V曰 修正_ 六、申請專利範圍 一方之FET作為前述訊號路徑的送訊側，將另一方之 FET用作前述訊號路徑的收訊側。 3.如申請專利範圍第1項或第2項之化合物半導體開關電 路裝置，其中，縮小至少一方之前述電阻的彎曲間 隔，以減少佔有面積。 4 ·如申請專利範圍第1項或第2項之化合物半導體開關電 路裝置，其中，在對應前述一方之控制端子的焊墊及 對應輸出端子的焊墊之間配置前述FET的一部份，以增 加該FET之閘幅。 5. 如申請專利範圍第1項或第2項之化合物半導體開關電 路裝置，其中，前述電阻係在基板上擴散一導電型雜 質而設置的高濃度區。 6. 如申請專利範圍第5項之化合物半導體開關電路裝置， 其中，前述電阻相鄰接之間距係接近至可確保預定之 絕緣性的臨界值附近。 7. 如申請專利範圍第1項或第2項之化合物半導體開關電 路裝置，其中，在一個使一導電型雜質擴散而成之高 濃度區形成前述電阻，並在對應於前述共同輸入端 子、控制端子及輸出端子之焊墊周端部之下或整個焊 墊之下，與前述兩F E T之配線層周端部之下或整個配線 層之下，設置其他使一導電型雜質擴散而成之高濃度 區。 8. 如申請專利範圍第7項之化合物半導體開關電路裝置， 其中，前述所有高濃度區相鄰接的間距係接近至可確

   313610.ptc 2003. 08. 08. 024 第2頁 557582 _案號91108310_'年S月ί>日 修正_ 六、申請專利範圍 保預定之絕緣性的臨界值附近。 9.如申請專利範圍第5項之化合物半導體開關電路裝置， 其中，利用源極區和汲極區的擴散區作為前述高濃度

   313610.ptc 第3頁 2003. 08.08. 025