JP2557561B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2557561B2 JP2557561B2 JP2271639A JP27163990A JP2557561B2 JP 2557561 B2 JP2557561 B2 JP 2557561B2 JP 2271639 A JP2271639 A JP 2271639A JP 27163990 A JP27163990 A JP 27163990A JP 2557561 B2 JP2557561 B2 JP 2557561B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- output signal
- input
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000605 extraction Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に、高・低周波信号
を切り換えるFETスイッチ（信号切換スイッチ）に関す
るものである。
を切り換えるFETスイッチ（信号切換スイッチ）に関す
るものである。
第９図は、従来のFETを使用した信号切換スイッチを
表す構成図であり、第10図はそのうちFET部分の詳細を
示す拡大図である。
表す構成図であり、第10図はそのうちFET部分の詳細を
示す拡大図である。
第９図において、100は信号切換スイッチ、２はその
入力信号線路Ｉ、3,4は該入力信号線路２と垂直に配設
された第1,第２出力信号線路O1,O2である。また17は入
力信号を上記第１出力信号線路３側に出力する第１のFE
T、18は入力信号を上記第２の出力信号線路４側に出力
する第２のFET、5,6はそれぞれ上記入力信号線路２と平
行に配設され、上記第1,第２のFET17,18をオン，オフ制
御するための第1,第２制御信号線路G1,G2である。
入力信号線路Ｉ、3,4は該入力信号線路２と垂直に配設
された第1,第２出力信号線路O1,O2である。また17は入
力信号を上記第１出力信号線路３側に出力する第１のFE
T、18は入力信号を上記第２の出力信号線路４側に出力
する第２のFET、5,6はそれぞれ上記入力信号線路２と平
行に配設され、上記第1,第２のFET17,18をオン，オフ制
御するための第1,第２制御信号線路G1,G2である。
また第10図において、16は半導体基板表面に形成され
た上記第１のFET17の動作層（動作領域）、７は上記第
１のFET17の入力電極Ｉで、上記動作層16内側に配設さ
れた部分（入力信号電極）7aと、動作層外側に配設され
た部分（入力取出電極）7bとからなっている。また14は
第１のFET17の出力電極Ｏで、動作層内側の部分（出力
信号電極）14aと、これに続くその外側の部分（出力取
出電極）14bとからなっている。また15は上記第１のFET
17の制御電極Ｇで、上記入力信号電極7aと出力信号電極
14aの間に位置する部分（制御信号電極）15aとこれに続
く動作層外側の部分（制御信号取出電極）15bとからな
っている。また12は上記制御信号取出電極15bを跨いで
上記入力信号電極7aと入力取出電極7bとを接続するエア
ブリッジ配線である。
た上記第１のFET17の動作層（動作領域）、７は上記第
１のFET17の入力電極Ｉで、上記動作層16内側に配設さ
れた部分（入力信号電極）7aと、動作層外側に配設され
た部分（入力取出電極）7bとからなっている。また14は
第１のFET17の出力電極Ｏで、動作層内側の部分（出力
信号電極）14aと、これに続くその外側の部分（出力取
出電極）14bとからなっている。また15は上記第１のFET
17の制御電極Ｇで、上記入力信号電極7aと出力信号電極
14aの間に位置する部分（制御信号電極）15aとこれに続
く動作層外側の部分（制御信号取出電極）15bとからな
っている。また12は上記制御信号取出電極15bを跨いで
上記入力信号電極7aと入力取出電極7bとを接続するエア
ブリッジ配線である。
なお、第２のFET18についての詳細な構造は、上記入
力信号線路２に対して上記第１のFET17と対称な構造と
なっているので、ここでは省略する。
力信号線路２に対して上記第１のFET17と対称な構造と
なっているので、ここでは省略する。
次に動作について説明する。
入力信号線路２より入ってきた入力信号は、エアブリ
ッジ12等の配設を通して第９図の２個のFET17,18の入力
信号電極7aに伝えられる。
ッジ12等の配設を通して第９図の２個のFET17,18の入力
信号電極7aに伝えられる。
まず、第１出力信号線路３側へ信号を伝える場合に
は、第１制御信号線路５を通じて第１のFET17の制御電1
5に所定の電圧（例えば０〔Ｖ〕）を加えて第１のFET17
を導通状態にする。同時に第２制御信号線路６を通じ
て、第２のFET18の制御電極（図示せず）に所定の電圧
（例えば−５〔Ｕ〕）を加えてこのFET18を遮断状態に
する。これによって入力信号は第１出力信号線路３から
出力されることとなる。
は、第１制御信号線路５を通じて第１のFET17の制御電1
5に所定の電圧（例えば０〔Ｖ〕）を加えて第１のFET17
を導通状態にする。同時に第２制御信号線路６を通じ
て、第２のFET18の制御電極（図示せず）に所定の電圧
（例えば−５〔Ｕ〕）を加えてこのFET18を遮断状態に
する。これによって入力信号は第１出力信号線路３から
出力されることとなる。
次に第２出力信号線路４へ信号を伝える場合には、上
記第１信号制御線路５を通じて第１のFET17の制御電極1
5に所定の電圧（例えば−５〔Ｖ〕）を加えて、このFET
17を遮断状態にし、同時に第２信号制御線路６を通じ
て、第２のFET18の制御電極（図示せず）に所定の電圧
（例えば、０〔Ｖ〕）を加えてこのFET18を導通状態に
する。これにより入力信号は出力信号線路４から出力さ
れることとなる。
記第１信号制御線路５を通じて第１のFET17の制御電極1
5に所定の電圧（例えば−５〔Ｖ〕）を加えて、このFET
17を遮断状態にし、同時に第２信号制御線路６を通じ
て、第２のFET18の制御電極（図示せず）に所定の電圧
（例えば、０〔Ｖ〕）を加えてこのFET18を導通状態に
する。これにより入力信号は出力信号線路４から出力さ
れることとなる。
以上のような操作により、入力信号線路２より入って
くる入力信号を、第１出力信号線路３と第２出力信号線
路４の２方向に切り換えて出力することができる。
くる入力信号を、第１出力信号線路３と第２出力信号線
路４の２方向に切り換えて出力することができる。
従来のFETスイッチは、以上のように構成されている
ので、入力信号を２つの出力信号線路間で切り換えて出
力するためには、FETを２個使用しなければならず、つ
まりFETを形成するための能動領域が２つ必要となり、
半導体基板上に形成された回路の中で、FETスイッチの
占める面積が大きくなり、半導体素子の小型化に対して
障害となるなどの問題点があった。
ので、入力信号を２つの出力信号線路間で切り換えて出
力するためには、FETを２個使用しなければならず、つ
まりFETを形成するための能動領域が２つ必要となり、
半導体基板上に形成された回路の中で、FETスイッチの
占める面積が大きくなり、半導体素子の小型化に対して
障害となるなどの問題点があった。
なお、FETスイッチに関する先行技術には、特開昭62
−179771号公報に示されているように、共通ソース入力
を２つのゲートによる別々のチャネルを通じて２つのド
レインに導くアナログスイッチの例があり、これは２つ
のFETを１つの動作領域内にコンパクトに形成した例と
してみることもできるが、上記公報記載のものは、単な
る高速のスイッチング素子であり、信号の切り換えが可
能なものではなく、上記課題解決のために採用できる技
術ではない。
−179771号公報に示されているように、共通ソース入力
を２つのゲートによる別々のチャネルを通じて２つのド
レインに導くアナログスイッチの例があり、これは２つ
のFETを１つの動作領域内にコンパクトに形成した例と
してみることもできるが、上記公報記載のものは、単な
る高速のスイッチング素子であり、信号の切り換えが可
能なものではなく、上記課題解決のために採用できる技
術ではない。
この発明は、上記のような問題点を解消するためにな
されたものであり、入力信号を１個のFET素子により第
1,第２の出力信号線路間で切り換えて出力することがで
きる、小型化が可能な半導体装置を得ることを目的とす
る。
されたものであり、入力信号を１個のFET素子により第
1,第２の出力信号線路間で切り換えて出力することがで
きる、小型化が可能な半導体装置を得ることを目的とす
る。
本願の請求項１に係る発明は、入力信号線路と、第1,
第２の出力信号線路と、上記入力信号線路からの入力信
号を第1,第２の出力信号線路間で切り換えてその一方に
出力する切換回路とを有する半導体装置において、上記
切換回路は、半導体基板上の１つの動作領域内に対向し
て配置され、それぞれ上記第1,第２の出力信号線路と接
続された第1,第２の出力信号電極と、該両出力信号電極
間に配置され、上記入力信号線路と接続された入力信号
電極と、上記入力信号電極と第１の出力信号電極間、及
び該入力信号電極と第２の出力信号電極間にそれぞれ配
置され、上記各入，出力信号電極間での信号の遮断，導
通を制御する第1,第２の制御信号電極と、上記第1,第２
の出力信号線路のいずれか一方の両側に配置され、上記
第1,第２の制御信号電極の相異なる端部と接続された第
1,第２の制御信号入力線路とを備えるようにしたもので
ある。
第２の出力信号線路と、上記入力信号線路からの入力信
号を第1,第２の出力信号線路間で切り換えてその一方に
出力する切換回路とを有する半導体装置において、上記
切換回路は、半導体基板上の１つの動作領域内に対向し
て配置され、それぞれ上記第1,第２の出力信号線路と接
続された第1,第２の出力信号電極と、該両出力信号電極
間に配置され、上記入力信号線路と接続された入力信号
電極と、上記入力信号電極と第１の出力信号電極間、及
び該入力信号電極と第２の出力信号電極間にそれぞれ配
置され、上記各入，出力信号電極間での信号の遮断，導
通を制御する第1,第２の制御信号電極と、上記第1,第２
の出力信号線路のいずれか一方の両側に配置され、上記
第1,第２の制御信号電極の相異なる端部と接続された第
1,第２の制御信号入力線路とを備えるようにしたもので
ある。
また、本願の請求項２に係る発明は、請求項１に係る
発明において、上記切換回路を１列に複数個配列し、該
切換回路列と平行して入力取出電極あるいは第1,第２の
出力取出電極を設け、上記各切換回路の入力信号電極、
あるいは第1,第２の出力信号電極を第１のエアブリッジ
配線により上記入力取出電極、あるいは第1,第２の出力
取出電極に接続するとともに、上記各切換回路の第１の
出力信号電極相互間及び第２の出力信号電極相互間、あ
るいは入力信号電極相互間を第２のエアブリッジ配線に
より接続するようにしたものである。
発明において、上記切換回路を１列に複数個配列し、該
切換回路列と平行して入力取出電極あるいは第1,第２の
出力取出電極を設け、上記各切換回路の入力信号電極、
あるいは第1,第２の出力信号電極を第１のエアブリッジ
配線により上記入力取出電極、あるいは第1,第２の出力
取出電極に接続するとともに、上記各切換回路の第１の
出力信号電極相互間及び第２の出力信号電極相互間、あ
るいは入力信号電極相互間を第２のエアブリッジ配線に
より接続するようにしたものである。
この発明の請求項１に係る発明においては、上述のよ
うに構成したことにより、１つのFETにより入力信号を
２つの出力信号線路間で切り換えて出力する信号切換動
作を行うことができるので、従来に比し小面積のスイッ
チ部が実現される。
うに構成したことにより、１つのFETにより入力信号を
２つの出力信号線路間で切り換えて出力する信号切換動
作を行うことができるので、従来に比し小面積のスイッ
チ部が実現される。
また、この発明の請求項２に係る発明においては、上
述のように構成したことにより、より大きな入力信号の
切換が可能となり、また切換回路全体としては、FETが
複数存在するため、多くのパラメータを持つこととな
り、設計の自由度が増大する。
述のように構成したことにより、より大きな入力信号の
切換が可能となり、また切換回路全体としては、FETが
複数存在するため、多くのパラメータを持つこととな
り、設計の自由度が増大する。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の構成を
説明するための図、第２図はその一部を詳細に示す図で
あり、第９図及び第10図と同一符号は同一または相当部
分を示している。
説明するための図、第２図はその一部を詳細に示す図で
あり、第９図及び第10図と同一符号は同一または相当部
分を示している。
第１図において、１は入力信号線路２からの信号を第
1,第２の出力信号線路3,4間で切り換えて出力する信号
切換スイッチ（切換回路）、101は該信号切換スイッチ
１を構成するスイッチFETである。ここでは、該スイッ
チFET101の第1,第２の制御信号線路5,6は上記第１の出
力信号線路３の両側に配置されているが、入力信号線路
２とは従来例と同様平行となっている。
1,第２の出力信号線路3,4間で切り換えて出力する信号
切換スイッチ（切換回路）、101は該信号切換スイッチ
１を構成するスイッチFETである。ここでは、該スイッ
チFET101の第1,第２の制御信号線路5,6は上記第１の出
力信号線路３の両側に配置されているが、入力信号線路
２とは従来例と同様平行となっている。
また第２図において、8a,9aは上記FET101の動作層
（能動領域）16内にそれぞれ対向して配設された第1,第
２出力信号電極O1,O2、７は上記FETの入力電極Ｉで、上
記出力信号電極8a,9a間に配設された入力信号電極7a
と、上記動作層16の外側に配設された入力取出電極7bと
から構成されている。また10,11は上記FETの第1,第２の
制御電極G1,G2で、該制御電極10は上記入力信号電極7a
と上記第１出力信号電極8aの間に配設された制御信号電
極10aと、これに続く動作層外側の制御信号取出電極10b
とからなり、また上記制御電極11は上記入力信号電極7a
と第２の出力信号電極9aの間に配設された制御信号電極
11aと、これに続く動作層外側の制御信号取出電極11bと
からなっている。
（能動領域）16内にそれぞれ対向して配設された第1,第
２出力信号電極O1,O2、７は上記FETの入力電極Ｉで、上
記出力信号電極8a,9a間に配設された入力信号電極7a
と、上記動作層16の外側に配設された入力取出電極7bと
から構成されている。また10,11は上記FETの第1,第２の
制御電極G1,G2で、該制御電極10は上記入力信号電極7a
と上記第１出力信号電極8aの間に配設された制御信号電
極10aと、これに続く動作層外側の制御信号取出電極10b
とからなり、また上記制御電極11は上記入力信号電極7a
と第２の出力信号電極9aの間に配設された制御信号電極
11aと、これに続く動作層外側の制御信号取出電極11bと
からなっている。
次に動作について説明する。
入力信号線路２より入ってきた信号は、第２図に示し
たFET1の入力信号電極7aに伝えられる。
たFET1の入力信号電極7aに伝えられる。
まず、第１出力信号線路３へ信号を伝える場合には、
第１制御信号線路５を通じてFET1の第１の制御電極10に
所定の電圧（例えば０〔Ｖ〕）を印加して、入力信号電
極7aと第１出力信号電極8aとの間を導通状態とし、同時
に第２制御信号線路６を通じてFET1の第２制御電極11に
所定の電圧（例えば−５〔Ｖ〕）を加えて、入力信号電
極7aと第２出力信号電極9aとの間を遮断状態とする。こ
れによって入力信号は第１の出力信号線路３に出力され
ることとなる。
第１制御信号線路５を通じてFET1の第１の制御電極10に
所定の電圧（例えば０〔Ｖ〕）を印加して、入力信号電
極7aと第１出力信号電極8aとの間を導通状態とし、同時
に第２制御信号線路６を通じてFET1の第２制御電極11に
所定の電圧（例えば−５〔Ｖ〕）を加えて、入力信号電
極7aと第２出力信号電極9aとの間を遮断状態とする。こ
れによって入力信号は第１の出力信号線路３に出力され
ることとなる。
次に第２出力信号線路４へ信号を伝える場合には、第
１の制御電極10に所定の電圧を加えて入力信号電極7aと
第１出力信号電極8aの間を導通状態とし、同時に第２の
制御電極11に所定の電圧を加えて入力信号電極7aと第２
出力信電極9aの間を遮断状態とする。これによって入力
信号は第２の出力信号線路４に出力されることとなる。
１の制御電極10に所定の電圧を加えて入力信号電極7aと
第１出力信号電極8aの間を導通状態とし、同時に第２の
制御電極11に所定の電圧を加えて入力信号電極7aと第２
出力信電極9aの間を遮断状態とする。これによって入力
信号は第２の出力信号線路４に出力されることとなる。
このように本実施例では、半導体基板上の１つの能動
層16内に第1,第２の２つの出力信号電極8a,9aを対向さ
せて配設するとともに、該両出力信号電極8a,9a間にFET
の入力信号電極7aを配置し、さらに上記入力電極部7aと
第１の出力信号電極8aの間に第１制御信号電極10aを、
入力信号電極7aと第２の出力信号電極9aの間に第２の制
御信号電極11aを配置したので、１つのFET101により、
上記第1,第２の制御電極10,11に印加する電圧を相補的
に切り換えて入力信号を２つの出力信号電極側に切り換
え出力する信号切換動作を行うことができる。このため
信号切換スイッチが半導体基板上で占める面積を従来の
2/3程度に削減することができ、装置の小型化が可能と
なる。
層16内に第1,第２の２つの出力信号電極8a,9aを対向さ
せて配設するとともに、該両出力信号電極8a,9a間にFET
の入力信号電極7aを配置し、さらに上記入力電極部7aと
第１の出力信号電極8aの間に第１制御信号電極10aを、
入力信号電極7aと第２の出力信号電極9aの間に第２の制
御信号電極11aを配置したので、１つのFET101により、
上記第1,第２の制御電極10,11に印加する電圧を相補的
に切り換えて入力信号を２つの出力信号電極側に切り換
え出力する信号切換動作を行うことができる。このため
信号切換スイッチが半導体基板上で占める面積を従来の
2/3程度に削減することができ、装置の小型化が可能と
なる。
なお、上記実施例では、入力信号線路からの入力信号
を２つの出力信号線路に切り換えて出力するスイッチが
１つである場合を示したが、該スイッチを単位スイッチ
として複数用い、全体で１つの切換回路を構成するよう
にしてもよい。
を２つの出力信号線路に切り換えて出力するスイッチが
１つである場合を示したが、該スイッチを単位スイッチ
として複数用い、全体で１つの切換回路を構成するよう
にしてもよい。
第３図は本発明の第２の実施例による半導体装置を示
し、102は本実施例の信号切換スイッチを構成するスイ
ッチFETで、第１の実施例の構成のスイッチFETを単位ス
イッチFET13として入力信号線路２の方向と垂直な方向
に複数配列するとともに、入力取出電極7b及び制御信号
取出電極10b,11bを該配列方向と同一方向に延長し、各
単位スイッチFET13の入力信号電極7a及び制御信号電極1
0a,11aを上記入力及び信号取出電極7b及び10b,11bに接
続したものである。ここでは単位スイッチFET13の入力
信号電極7aと入力取出電極7bとは、第１のエアブリッジ
配線121により接続し、また第１の出力信号電極8a相互
間、及び第２の出力信号電極9a相互間を第2,第３のエア
ブリッジ配線122,123により接続している。
し、102は本実施例の信号切換スイッチを構成するスイ
ッチFETで、第１の実施例の構成のスイッチFETを単位ス
イッチFET13として入力信号線路２の方向と垂直な方向
に複数配列するとともに、入力取出電極7b及び制御信号
取出電極10b,11bを該配列方向と同一方向に延長し、各
単位スイッチFET13の入力信号電極7a及び制御信号電極1
0a,11aを上記入力及び信号取出電極7b及び10b,11bに接
続したものである。ここでは単位スイッチFET13の入力
信号電極7aと入力取出電極7bとは、第１のエアブリッジ
配線121により接続し、また第１の出力信号電極8a相互
間、及び第２の出力信号電極9a相互間を第2,第３のエア
ブリッジ配線122,123により接続している。
この実施例では、上記実施例の効果に加えて、上記単
位スイッチFET13を複数用い、その全体で、入力信号を
２つの出力信号線路間で切り換えて出力する切換回路を
構成したので、より大きな入力信号の切換を行うことが
できるという効果や、切換回路が複数のスイッチFETか
ら構成されているため、切換回路の特性を設定するパラ
メータを多く持つこととなり、該回路の設計の自由度が
大きくなるという効果もある。
位スイッチFET13を複数用い、その全体で、入力信号を
２つの出力信号線路間で切り換えて出力する切換回路を
構成したので、より大きな入力信号の切換を行うことが
できるという効果や、切換回路が複数のスイッチFETか
ら構成されているため、切換回路の特性を設定するパラ
メータを多く持つこととなり、該回路の設計の自由度が
大きくなるという効果もある。
第４図及び第５図は本発明の第３の実施例による半導
体装置を説明するための図である。ここでは、第４図に
示すように、第1,第２の制御信号線路5,6を入力信号線
路２の両側に出力信号線路3,4と平行となるように配置
している。
体装置を説明するための図である。ここでは、第４図に
示すように、第1,第２の制御信号線路5,6を入力信号線
路２の両側に出力信号線路3,4と平行となるように配置
している。
また信号切換スイッチを構成するスイッチFET103の各
電極の配置については、第５図に示すように、第２図の
電極の配置において、動作層16の両側に第1,第２の出力
取出電極8b,9bを配置し、第１出力信号電極8aとその取
出電極8bとを第１のエアブリッジ配線12aにより、第２
の出力信号電極9aとその取出電極9bとを直接接続してこ
れらを出力電極8,9とし、また上記能動層16の第１出力
信号電極8aの外側部分にさらに補助入力信号電極71を設
け、これをエアブリッジ配線12bにより上記入力信号電
極7aに接続している。
電極の配置については、第５図に示すように、第２図の
電極の配置において、動作層16の両側に第1,第２の出力
取出電極8b,9bを配置し、第１出力信号電極8aとその取
出電極8bとを第１のエアブリッジ配線12aにより、第２
の出力信号電極9aとその取出電極9bとを直接接続してこ
れらを出力電極8,9とし、また上記能動層16の第１出力
信号電極8aの外側部分にさらに補助入力信号電極71を設
け、これをエアブリッジ配線12bにより上記入力信号電
極7aに接続している。
このように本実施例では、上記第１の実施例とは、制
御信号線路に対する入力及び出力信号線路の配置を逆に
し、つまり制御信号線路5,6に対して入力信号線路２を
垂直に、出力信号線路3,4を平行に配置しているので、
周辺回路との関連で、制御信号電極10,11に対する入，
出力信号線路のレイアウトに制限を受け、上記第１実施
例の信号線路の配置を採用できない場合でも、入力信号
を１個のFET素子により２方向に切り換えて出力できる
信号切換スイッチを実現可能である。
御信号線路に対する入力及び出力信号線路の配置を逆に
し、つまり制御信号線路5,6に対して入力信号線路２を
垂直に、出力信号線路3,4を平行に配置しているので、
周辺回路との関連で、制御信号電極10,11に対する入，
出力信号線路のレイアウトに制限を受け、上記第１実施
例の信号線路の配置を採用できない場合でも、入力信号
を１個のFET素子により２方向に切り換えて出力できる
信号切換スイッチを実現可能である。
また第６図は本発明の第４の実施例を説明するための
図であり、104は本実施例の信号切換スイッチを構成す
るスイッチFETで、これは第３図に示す複数の単位スイ
ッチFETからなるスイッチFETの構成において、入，出力
側の電極の配置を変更したものであり、その他の点は第
３図に示すものと同一である。
図であり、104は本実施例の信号切換スイッチを構成す
るスイッチFETで、これは第３図に示す複数の単位スイ
ッチFETからなるスイッチFETの構成において、入，出力
側の電極の配置を変更したものであり、その他の点は第
３図に示すものと同一である。
すなわち出力側の電極については、単位スイッチFET1
3の列の両側に、該配列方向に延びる電極を配設し、こ
れらをそれぞれ第1,第２の出力取出電極8b,9bとし、こ
れらをそれぞれエアブリッジ配線12c,12dにより各単位
スイッチFET13内の出力信号電極8a,9aと接続している。
3の列の両側に、該配列方向に延びる電極を配設し、こ
れらをそれぞれ第1,第２の出力取出電極8b,9bとし、こ
れらをそれぞれエアブリッジ配線12c,12dにより各単位
スイッチFET13内の出力信号電極8a,9aと接続している。
また入力側の電極については、上記単位スイッチFET1
3列一端側の動作層16外側に補助入力信号電極81を設
け、これと上記各単位スイッチFET13内のすべての入力
信号電極7aとをエアブリッジ配線124により接続してい
る。
3列一端側の動作層16外側に補助入力信号電極81を設
け、これと上記各単位スイッチFET13内のすべての入力
信号電極7aとをエアブリッジ配線124により接続してい
る。
この実施例では、上記第３実施例（第４図及び第５
図）に比べて、より大きな入力信号の切換が可能で、設
計の自由度が大きくなる。また制御信号電極に対する入
力，出力信号電極の配置が上記第２の実施例（第３図）
とは、異なっているため、周辺回路との関係で、第２実
施例のレイアウトが採用できない場合でも、信号切換ス
イッチを実現可能である。
図）に比べて、より大きな入力信号の切換が可能で、設
計の自由度が大きくなる。また制御信号電極に対する入
力，出力信号電極の配置が上記第２の実施例（第３図）
とは、異なっているため、周辺回路との関係で、第２実
施例のレイアウトが採用できない場合でも、信号切換ス
イッチを実現可能である。
なお上記各実施例では、１つの動作領域内には１つの
スイッチFETを形成する場合を示したが、１つの動作領
域内に複数の単位スイッチFETを構成するようにしても
よい。
スイッチFETを形成する場合を示したが、１つの動作領
域内に複数の単位スイッチFETを構成するようにしても
よい。
第７図はこのような構成の本発明の第５の実施例によ
る半導体装置を示す図である。105は本実施例の信号切
換スイッチで、これは、第３図に示す第２の実施例にお
いて、各単位スイッチFETを１つの動作層26内にまとめ
て配設したものである。
る半導体装置を示す図である。105は本実施例の信号切
換スイッチで、これは、第３図に示す第２の実施例にお
いて、各単位スイッチFETを１つの動作層26内にまとめ
て配設したものである。
すなわち１つの動作層26内に上述の第1,第２の出力信
号電極8a,9aを交互に配置し、該両電極間に入力信号電
極7aを配設し、さらに上記第１の出力信号電極8aとその
両側の入力信号電極7aとの間に第１の制御信号電極10
a1,10a2を、第２の出力信号電極9aとその両側の入力信
号電極7aとの間に第２の制御信号電極11a1,11a2を配置
したものであり、その他の構成は第３図と同一である。
号電極8a,9aを交互に配置し、該両電極間に入力信号電
極7aを配設し、さらに上記第１の出力信号電極8aとその
両側の入力信号電極7aとの間に第１の制御信号電極10
a1,10a2を、第２の出力信号電極9aとその両側の入力信
号電極7aとの間に第２の制御信号電極11a1,11a2を配置
したものであり、その他の構成は第３図と同一である。
この実施例では、信号切換スイッチを構成する複数の
単位スイッチFET13をすべて１つの動作層26内に配設し
たので、上記第２あるいは第４実施例に比べて、信号切
換スイッチの基板占有面積をより小さくすることができ
る。
単位スイッチFET13をすべて１つの動作層26内に配設し
たので、上記第２あるいは第４実施例に比べて、信号切
換スイッチの基板占有面積をより小さくすることができ
る。
また第８図は本発明の第６の実施例による半導体装置
を示し、106は本実施例の信号切換スイッチを構成する
スイッチFETで、これは第７図の第５実施例を構成にお
いて、入，出力側の電極の配置を変更したものであり、
その他の点は第７図と同一である。
を示し、106は本実施例の信号切換スイッチを構成する
スイッチFETで、これは第７図の第５実施例を構成にお
いて、入，出力側の電極の配置を変更したものであり、
その他の点は第７図と同一である。
すなわち、出力側の電極については、単位スイッチFE
T13の列の両側に、該配列方向に延びる電極を配設し、
これらをそれぞれ第1,第２の出力取出電極8b,9bとし、
これらをそれぞれエアブリッジ配線12c,12dにより各単
位スイッチFET13内の出力信号電極8a,9aと接続してい
る。
T13の列の両側に、該配列方向に延びる電極を配設し、
これらをそれぞれ第1,第２の出力取出電極8b,9bとし、
これらをそれぞれエアブリッジ配線12c,12dにより各単
位スイッチFET13内の出力信号電極8a,9aと接続してい
る。
また入力側の電極については、動作層16を上記単位ス
イッチFET13列一端側に若干拡張し、この拡張部分に補
助入力信号電極81を配設し、これと上記各単位スイッチ
FET13内のすべての入力信号電極7aとをエアブリッジ配
線124により接続している。
イッチFET13列一端側に若干拡張し、この拡張部分に補
助入力信号電極81を配設し、これと上記各単位スイッチ
FET13内のすべての入力信号電極7aとをエアブリッジ配
線124により接続している。
この実施例では、制御信号電極に対する入力，出力信
号電極の配置が上記第５の実施例とは、異なっているた
め、周辺回路との関係で、第５実施例のレイアウトが採
用できない場合でも、信号切換スイッチを実現可能であ
る。
号電極の配置が上記第５の実施例とは、異なっているた
め、周辺回路との関係で、第５実施例のレイアウトが採
用できない場合でも、信号切換スイッチを実現可能であ
る。
以上のように、本願の請求項１に係る発明によれば、
入力信号線路と、第1,第２の出力信号線路と、上記入力
信号線路からの入力信号を第1,第２の出力信号線路間で
切り換えてその一方に出力する切換回路とを有する半導
体装置において、上記切換回路は、半導体基板上の１つ
の動作領域内に対向して配置され、それぞれ上記第1,第
２の出力信号線路と接続された第1,第２の出力信号電極
と、該両出力信号電極間に配置され、上記入力信号線路
と接続された入力信号電極と、上記入力信号電極と第１
の出力信号電極間、及び該入力信号電極と第２の出力信
号電極間にそれぞれ配置され、上記各入，出力信号電極
間での信号の遮断，導通を制御する第1,第２の制御信号
電極と、上記第1,第２の出力信号線路のいずれか一方の
両側に配置され、上記第1,第２の制御信号電極の相異な
る端部と接続された第1,第２の制御信号入力線路とを備
えるようにしたので、半導体基板上で占めるスイッチ部
の面積を削減でき、チップサイズの縮小を図ることがで
きるという効果がある。
入力信号線路と、第1,第２の出力信号線路と、上記入力
信号線路からの入力信号を第1,第２の出力信号線路間で
切り換えてその一方に出力する切換回路とを有する半導
体装置において、上記切換回路は、半導体基板上の１つ
の動作領域内に対向して配置され、それぞれ上記第1,第
２の出力信号線路と接続された第1,第２の出力信号電極
と、該両出力信号電極間に配置され、上記入力信号線路
と接続された入力信号電極と、上記入力信号電極と第１
の出力信号電極間、及び該入力信号電極と第２の出力信
号電極間にそれぞれ配置され、上記各入，出力信号電極
間での信号の遮断，導通を制御する第1,第２の制御信号
電極と、上記第1,第２の出力信号線路のいずれか一方の
両側に配置され、上記第1,第２の制御信号電極の相異な
る端部と接続された第1,第２の制御信号入力線路とを備
えるようにしたので、半導体基板上で占めるスイッチ部
の面積を削減でき、チップサイズの縮小を図ることがで
きるという効果がある。
また、本願の請求項２に係る発明によれば、請求項１
記載の発明において、上記切換回路を１列に複数個配列
し、該切換回路列と平行して入力取出電極あるいは第1,
第２の出力取出電極を設け、上記各切換回路の入力信号
電極、あるいは第1,第２の出力信号電極を第１のエアブ
リッジ配線により上記入力取出電極、あるいは第1,第２
の出力取出電極に接続するとともに、上記各切換回路の
第１の出力信号電極相互間及び第２の出力信号電極相互
間、あるいは入力信号電極相互間を第２のエアブリッジ
配線により接続するようにしたので、より大きな入力信
号の切換を行なうことができるという効果がある。
記載の発明において、上記切換回路を１列に複数個配列
し、該切換回路列と平行して入力取出電極あるいは第1,
第２の出力取出電極を設け、上記各切換回路の入力信号
電極、あるいは第1,第２の出力信号電極を第１のエアブ
リッジ配線により上記入力取出電極、あるいは第1,第２
の出力取出電極に接続するとともに、上記各切換回路の
第１の出力信号電極相互間及び第２の出力信号電極相互
間、あるいは入力信号電極相互間を第２のエアブリッジ
配線により接続するようにしたので、より大きな入力信
号の切換を行なうことができるという効果がある。
第１図は本発明の一実施例による半導体装置の構成を説
明するための図、第２図はそのFET部分の拡大図、第３
図は本発明の第２の実施例による半導体装置を示す図、
第４図は本発明の第３の実施例による半導体装置を示す
図、第５図はそのFET部分を示す拡大図、第６図ないし
第８図はそれぞれ本発明の第４ないし第６の実施例によ
る半導体装置を示す図、第９図は従来の半導体装置の一
例を示す構成図、第10図はそのFET部分の拡大図であ
る。 １は信号切換スイッチ（切換回路）、２は入力信号線
路、３は第１出力信号線路、４は第２出力信号線路、５
は第１制御信号線路、６は第２制御信号線路、7aは入力
信号電極、8aは第１出力信号電極、9aは第２出力信号線
路、10は第１制御信号電極、11aは第２信号制御電極、1
3は単位スイッチFET、16,26は動作層（動作領域）、101
〜106はスイッチFETである。 なお図中同一符号は同一又は相当部分を示す。
明するための図、第２図はそのFET部分の拡大図、第３
図は本発明の第２の実施例による半導体装置を示す図、
第４図は本発明の第３の実施例による半導体装置を示す
図、第５図はそのFET部分を示す拡大図、第６図ないし
第８図はそれぞれ本発明の第４ないし第６の実施例によ
る半導体装置を示す図、第９図は従来の半導体装置の一
例を示す構成図、第10図はそのFET部分の拡大図であ
る。 １は信号切換スイッチ（切換回路）、２は入力信号線
路、３は第１出力信号線路、４は第２出力信号線路、５
は第１制御信号線路、６は第２制御信号線路、7aは入力
信号電極、8aは第１出力信号電極、9aは第２出力信号線
路、10は第１制御信号電極、11aは第２信号制御電極、1
3は単位スイッチFET、16,26は動作層（動作領域）、101
〜106はスイッチFETである。 なお図中同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】入力信号線路と、第1,第２の出力信号線路
と、上記入力信号線路からの入力信号を第1,第２の出力
信号線路間で切り換えてその一方に出力する切換回路と
を有する半導体装置において、 上記切換回路は、 半導体基板上の１つの動作領域内に対向して配置され、
それぞれ上記第1,第２の出力信号線路と接続された第1,
第２の出力信号電極と、 該両出力信号電極間に配置され、上記入力信号線路と接
続された入力信号電極と、 上記入力信号電極と第１の出力信号電極間、及び該入力
信号電極と第２の出力信号電極間にそれぞれ配置され、
上記各入，出力信号電極間での信号の遮断，導通を制御
する第1,第２の制御信号電極と、 上記第1,第２の出力信号線路のいずれか一方の両側に配
置され、上記第1,第２の制御信号電極の相異なる端部と
接続された第1,第２の制御信号入力線路とを備えたこと
であることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、 上記切換回路を１列に複数個配列し、該切換回路列と平
行して入力取出電極あるいは第1,第２の出力取出電極を
設け、 上記各切換回路の入力信号電極、あるいは第1,第２の出
力信号電極を第１のエアブリッジ配線により上記入力取
出電極、あるいは第1,第２の出力取出電極に接続すると
ともに、 上記各切換回路の第１の出力信号電極相互間及び第２の
出力信号電極相互間、あるいは入力信号電極相互間を第
２のエアブリッジ配線により接続したことを特徴とする
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271639A JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
| DE69128232T DE69128232T2 (de) | 1990-10-09 | 1991-09-30 | Feldeffekttransistor-Signalschaltunganordnung |
| EP91308949A EP0480611B1 (en) | 1990-10-09 | 1991-09-30 | Field effect transistor signal switching device |
| US08/088,580 US5334871A (en) | 1990-10-09 | 1993-07-09 | Field effect transistor signal switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271639A JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04146667A JPH04146667A (ja) | 1992-05-20 |
| JP2557561B2 true JP2557561B2 (ja) | 1996-11-27 |
Family
ID=17502860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271639A Expired - Lifetime JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5334871A (ja) |
| EP (1) | EP0480611B1 (ja) |
| JP (1) | JP2557561B2 (ja) |
| DE (1) | DE69128232T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873828B2 (en) | 2000-05-15 | 2005-03-29 | Sanyo Electric Co., Ltd. | Compound semiconductor switching device for high frequency switching |
| US7206552B2 (en) | 2001-03-27 | 2007-04-17 | Sanyo Electric Co., Ltd. | Semiconductor switching device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758531B2 (ja) * | 1992-04-22 | 1998-05-28 | 三菱電機株式会社 | 半導体装置 |
| US5441460A (en) * | 1993-12-10 | 1995-08-15 | Djudin; Valery V. | Gear box with eccentric piezoelectrically linked ring gears |
| JP3284816B2 (ja) * | 1995-03-22 | 2002-05-20 | ソニー株式会社 | 固体撮像装置 |
| JP3439290B2 (ja) * | 1995-12-28 | 2003-08-25 | 日本電気株式会社 | 半導体装置 |
| JP3147048B2 (ja) * | 1997-09-12 | 2001-03-19 | 日本電気株式会社 | 半導体装置 |
| TW530455B (en) | 2001-04-19 | 2003-05-01 | Sanyo Electric Co | Switch circuit device of compound semiconductor |
| US20080157222A1 (en) * | 2006-12-27 | 2008-07-03 | Mediatek Inc. | Rf integrated circuit device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566476A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Ultrahigh frequency field effect transistor |
| US4456888A (en) * | 1981-03-26 | 1984-06-26 | Raytheon Company | Radio frequency network having plural electrically interconnected field effect transistor cells |
| JPS5892277A (ja) * | 1981-11-28 | 1983-06-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| US4670297A (en) * | 1985-06-21 | 1987-06-02 | Raytheon Company | Evaporated thick metal and airbridge interconnects and method of manufacture |
| JPS6269684A (ja) * | 1985-09-24 | 1987-03-30 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS62179771A (ja) * | 1986-02-04 | 1987-08-06 | Seiko Epson Corp | 電界効果トランジスタ |
| JPH0419842Y2 (ja) * | 1986-11-28 | 1992-05-07 | ||
| JPS63172475A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2527778B2 (ja) * | 1988-01-13 | 1996-08-28 | 三菱電機株式会社 | 半導体装置 |
| JPH088264B2 (ja) * | 1988-06-30 | 1996-01-29 | 株式会社東芝 | 半導体集積回路 |
| US4939485A (en) * | 1988-12-09 | 1990-07-03 | Varian Associates, Inc. | Microwave field effect switch |
| US5023677A (en) * | 1990-05-02 | 1991-06-11 | Texas Instruments Incorporated | Low parasitic FET topology for power and low noise GaAs FETs |
-
1990
- 1990-10-09 JP JP2271639A patent/JP2557561B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-30 EP EP91308949A patent/EP0480611B1/en not_active Expired - Lifetime
- 1991-09-30 DE DE69128232T patent/DE69128232T2/de not_active Expired - Fee Related
-
1993
- 1993-07-09 US US08/088,580 patent/US5334871A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873828B2 (en) | 2000-05-15 | 2005-03-29 | Sanyo Electric Co., Ltd. | Compound semiconductor switching device for high frequency switching |
| US7206552B2 (en) | 2001-03-27 | 2007-04-17 | Sanyo Electric Co., Ltd. | Semiconductor switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69128232T2 (de) | 1998-03-19 |
| DE69128232D1 (de) | 1998-01-02 |
| JPH04146667A (ja) | 1992-05-20 |
| EP0480611A3 (en) | 1993-01-20 |
| EP0480611A2 (en) | 1992-04-15 |
| EP0480611B1 (en) | 1997-11-19 |
| US5334871A (en) | 1994-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3439290B2 (ja) | 半導体装置 | |
| JP4192194B2 (ja) | マトリクススイッチ | |
| JP2557561B2 (ja) | 半導体装置 | |
| US5401989A (en) | Semiconductor device having a basic cell region and an I/O cell region defined on a surface thereof | |
| JP2758531B2 (ja) | 半導体装置 | |
| JPH0241023A (ja) | Ｃｍｏｓアナログクロスポイント・スイッチ・マトリックス | |
| JPH05307165A (ja) | アクティブマトリクス表示パネル | |
| JP3070622B2 (ja) | プログラマブル論理素子 | |
| JP2000077615A (ja) | 電界効果型半導体素子 | |
| JPH04234135A (ja) | 半導体装置 | |
| JPS63199444A (ja) | 標準セル方式半導体装置 | |
| JP2002280811A (ja) | マイクロ波回路 | |
| JPH11168178A (ja) | 集積回路素子 | |
| JPH1022300A (ja) | 半導体集積回路 | |
| JPS63186480A (ja) | マイクロ波スイツチ | |
| JP2023170095A (ja) | 半導体装置 | |
| JPH0519960Y2 (ja) | ||
| JP2001177303A (ja) | 半導体移相器 | |
| JPH06177251A (ja) | 半導体装置の配線構造 | |
| JPH01276646A (ja) | モノリシックマイクロ波ｉｃ | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| JPH01304782A (ja) | Ｍｏｓｆｅｔ選択回路 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JPS6324636A (ja) | 半導体集積回路スタンダ−ドセル | |
| JPH04183114A (ja) | 半導体集積回路 |