JPH04146667A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04146667A JPH04146667A JP2271639A JP27163990A JPH04146667A JP H04146667 A JPH04146667 A JP H04146667A JP 2271639 A JP2271639 A JP 2271639A JP 27163990 A JP27163990 A JP 27163990A JP H04146667 A JPH04146667 A JP H04146667A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- output signal
- input
- electrodes
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000000605 extraction Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- XULSCZPZVQIMFM-IPZQJPLYSA-N odevixibat Chemical compound C12=CC(SC)=C(OCC(=O)N[C@@H](C(=O)N[C@@H](CC)C(O)=O)C=3C=CC(O)=CC=3)C=C2S(=O)(=O)NC(CCCC)(CCCC)CN1C1=CC=CC=C1 XULSCZPZVQIMFM-IPZQJPLYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に、高・低周波信号を
切り換えるＦＥＴスイッチ（信号切換スイッチ）に関す
るものである。
切り換えるＦＥＴスイッチ（信号切換スイッチ）に関す
るものである。
〔従来の技術〕
第９図は、従来のＦＥＴを使用した信号切換スイッチを
表す構成図であり、第１０図はそのうちＦＥＴ部分の詳
細を示す拡大図である。
表す構成図であり、第１０図はそのうちＦＥＴ部分の詳
細を示す拡大図である。
第９図において、１００は信号切換スイッチ、２はその
入力信号線路■、３．４は該入力信号線路２と垂直に配
設された第１．第２出力信号線路○２．ｏ２である。ま
た１７は入力信号を上記第１出力信号線路３側に出力す
る第１のＦＥＴ、１８は入力信号を上記第２の出力信号
線路４側に出力する第２のＦＥＴ、５．６はそれぞれ上
記入力信号線路２と平行に配設され、上記第１．第２の
ＦＥＴ１７，１８をオン、オフ制御するための第１、第
２制御信号線路Ｇ、、Ｇ２である。
入力信号線路■、３．４は該入力信号線路２と垂直に配
設された第１．第２出力信号線路○２．ｏ２である。ま
た１７は入力信号を上記第１出力信号線路３側に出力す
る第１のＦＥＴ、１８は入力信号を上記第２の出力信号
線路４側に出力する第２のＦＥＴ、５．６はそれぞれ上
記入力信号線路２と平行に配設され、上記第１．第２の
ＦＥＴ１７，１８をオン、オフ制御するための第１、第
２制御信号線路Ｇ、、Ｇ２である。
また第１０図において、１６は半導体基板表面に形成さ
れた上記第１のＦＥＴ１７の動作層（動作領域）、７は
上記第１のＦＥＴ１７の入力電極Ｉて、上記動作層１６
内側に配設された部分（入力信号電極）７ａと、動作層
外側に配設された部分（入力取出電極）７ｂとからなっ
ている。また１４は第１のＦＥＴ１７の出力電極０で、
動作層内側の部分（出力信号電極）１４ａと、これに続
くその外側の部分（出力取出電極）１４ｂとからなって
いる。また１５は上記第１のＦＥＴ１７の制御電極Ｇで
、上記入力信号電極７ａと出力信号電極１４ａの間に位
置する部分（制御信号電極）１５ａとこれに続く動作層
外側の部分（制御信号取出電極）１５ｂとからなってい
る。また１２は上記制御信号取出電極１５ｂを跨いで上
記入力信号電極７ａと入力取出電極７ｂとを接続するエ
アブリッジ配線である。
れた上記第１のＦＥＴ１７の動作層（動作領域）、７は
上記第１のＦＥＴ１７の入力電極Ｉて、上記動作層１６
内側に配設された部分（入力信号電極）７ａと、動作層
外側に配設された部分（入力取出電極）７ｂとからなっ
ている。また１４は第１のＦＥＴ１７の出力電極０で、
動作層内側の部分（出力信号電極）１４ａと、これに続
くその外側の部分（出力取出電極）１４ｂとからなって
いる。また１５は上記第１のＦＥＴ１７の制御電極Ｇで
、上記入力信号電極７ａと出力信号電極１４ａの間に位
置する部分（制御信号電極）１５ａとこれに続く動作層
外側の部分（制御信号取出電極）１５ｂとからなってい
る。また１２は上記制御信号取出電極１５ｂを跨いで上
記入力信号電極７ａと入力取出電極７ｂとを接続するエ
アブリッジ配線である。
なお、第２のＦＥＴ１８についての詳細な構造は、上記
入力信号線路２に対して上記第１のＦＥＴ１７と対称な
構造となっているので、ここでは省略する。
入力信号線路２に対して上記第１のＦＥＴ１７と対称な
構造となっているので、ここでは省略する。
次に動作について説明する。
入力信号線路２より入ってきた入力信号は、エアブリッ
ジ１２等の配線を通して第９図の２個のＦＥＴ１７，１
Ｂの入力信号電極７ａに伝えられる。
ジ１２等の配線を通して第９図の２個のＦＥＴ１７，１
Ｂの入力信号電極７ａに伝えられる。
まず、第１出力信号線路３側へ信号を伝える場合には、
第１制御信号線路５を通じて第１のＦＥＴｌ７の制御電
極１５に所定の電圧（例えば０〔■〕）を加えて第１の
ＦＥＴ１７を導通状態にする。同時に第２制御信号線路
６を通じて、第２のＦＥＴ１８の制御電極（図示せず）
に所定の電圧（例えば−５〔■〕）を加えてこのＦＥＴ
１８を遮断状態にする。これによって入力信号は第１出
力信号線路３から出力されることとなる。
第１制御信号線路５を通じて第１のＦＥＴｌ７の制御電
極１５に所定の電圧（例えば０〔■〕）を加えて第１の
ＦＥＴ１７を導通状態にする。同時に第２制御信号線路
６を通じて、第２のＦＥＴ１８の制御電極（図示せず）
に所定の電圧（例えば−５〔■〕）を加えてこのＦＥＴ
１８を遮断状態にする。これによって入力信号は第１出
力信号線路３から出力されることとなる。
次に第２出力信号線路４へ信号を伝える場合には、上記
第１信号制御線路５を通じて第１０ＦＥＴＩ７の制御電
極１５に所定の電圧（例えば−５〔■〕）を加えて、こ
のＦＥＴｌ７を遮断状態にし、同時に第２信号制御線路
６を通じて、第２のＦＥＴ１８の制御電極（図示せず）
に所定の電圧（例えば、ｏ （Ｖ） ）を加えてこのＦ
ＥＴ１８を導通状態にする。これにより入力信号は出力
信号線路４から出力されることとなる。
第１信号制御線路５を通じて第１０ＦＥＴＩ７の制御電
極１５に所定の電圧（例えば−５〔■〕）を加えて、こ
のＦＥＴｌ７を遮断状態にし、同時に第２信号制御線路
６を通じて、第２のＦＥＴ１８の制御電極（図示せず）
に所定の電圧（例えば、ｏ （Ｖ） ）を加えてこのＦ
ＥＴ１８を導通状態にする。これにより入力信号は出力
信号線路４から出力されることとなる。
以上のような操作により、入力信号線路２より入ってく
る入力信号を、第１出力信号線路３と第２出力信号線路
４の２方向に切り換えて出力することかできる。
る入力信号を、第１出力信号線路３と第２出力信号線路
４の２方向に切り換えて出力することかできる。
従来のＦＥＴスイッチは、以上のように構成されている
ので、入力信号を２つの出力信号線路間で切り換えて出
力するためには、ＦＥＴを２個使用しなければならず、
つまりＦＥＴを形成するだめの能動領域か２つ必要とな
り、半導体基板上に形成された回路の中で、ＦＥＴスイ
ッチの占める面積が大きくなり、半導体素子の小型化に
対して障害となるなどの問題点があった。
ので、入力信号を２つの出力信号線路間で切り換えて出
力するためには、ＦＥＴを２個使用しなければならず、
つまりＦＥＴを形成するだめの能動領域か２つ必要とな
り、半導体基板上に形成された回路の中で、ＦＥＴスイ
ッチの占める面積が大きくなり、半導体素子の小型化に
対して障害となるなどの問題点があった。
なお、ＦＥＴスイッチに関する先行技術には、特開昭６
２−１７９７７１号公報に示されているように、共通ソ
ース入力を２つのゲートによる別々のチャネルを通じて
２つのドレインに導くアナログスイッチの例かあり、こ
れは２つのＦＥＴを１つの動作領域内にコンパクトに形
成した例としてみることもてきるか、上記公報記載のも
のは、単なる高速のスイッチング素子であり、信号の切
り換えか可能なものではなく、上記課題解決のために採
用できる技術ではない。
２−１７９７７１号公報に示されているように、共通ソ
ース入力を２つのゲートによる別々のチャネルを通じて
２つのドレインに導くアナログスイッチの例かあり、こ
れは２つのＦＥＴを１つの動作領域内にコンパクトに形
成した例としてみることもてきるか、上記公報記載のも
のは、単なる高速のスイッチング素子であり、信号の切
り換えか可能なものではなく、上記課題解決のために採
用できる技術ではない。
この発明は、上記のような問題点を解消するためになさ
れたものであり、入力信号を１個のＦＥＴ素子により第
１．第２の出力信号線路間で切り換えて出力することか
できる、小型化か可能な半導体装置を得ることを目的と
する。
れたものであり、入力信号を１個のＦＥＴ素子により第
１．第２の出力信号線路間で切り換えて出力することか
できる、小型化か可能な半導体装置を得ることを目的と
する。
本発明に係る半導体装置は、入力信号線路からの入力信
号を第１．第２の出力信号線路との間で切り換えてその
一方に出力する切換回路を、半導体基板上の１つの動作
領域内に対向して設けられ、上記第１．第２の出力信号
線路と接続された第１゜第２の出力信号電極と、該両出
力信号電極間に配設され、上記入力信号線路と接続され
た入力信号電極と、上記入力信号電極と第１．第２の出
力信号電極間にそれぞれ配設され、上記各入、出力信号
電極間での信号の遮断、導通を制御する第１゜第２制御
信号電極とを備えた構成としたものである。
号を第１．第２の出力信号線路との間で切り換えてその
一方に出力する切換回路を、半導体基板上の１つの動作
領域内に対向して設けられ、上記第１．第２の出力信号
線路と接続された第１゜第２の出力信号電極と、該両出
力信号電極間に配設され、上記入力信号線路と接続され
た入力信号電極と、上記入力信号電極と第１．第２の出
力信号電極間にそれぞれ配設され、上記各入、出力信号
電極間での信号の遮断、導通を制御する第１゜第２制御
信号電極とを備えた構成としたものである。
この発明は、上記半導体装置において、切換回路を１列
に複数個配列し、その両側あるいは片側に各切換回路内
の電極を取り出すための取出電極を配置し、上記第１．
第２の出力信号電極及び入力信号電極の一方をエアブリ
ッジ配線により上記取出電極に接続し、他方を第２のエ
アブリッジ配線により相互に接続したものである。
に複数個配列し、その両側あるいは片側に各切換回路内
の電極を取り出すための取出電極を配置し、上記第１．
第２の出力信号電極及び入力信号電極の一方をエアブリ
ッジ配線により上記取出電極に接続し、他方を第２のエ
アブリッジ配線により相互に接続したものである。
また、この発明に係る半導体装置は、半導体基板上の１
つの動作領域内に交互に配設され、第１゜第２の出力信
号線路に接続された複数の第１．第２の出力信号電極と
、上記両出力信号電極間に配設され、入力信号線路に接
続された複数の入力信号電極と、上記入力信号電極と第
１．及び第２の出力信号電極との間に配設され、該各入
、出力信号電極間での信号の遮断、導通を制御する複数
の第１．第２の制御信号電極とを備え、上記入力信号線
路からの入力信号を上記第１．第２の出力信号線路との
間で切り換えてその一方に出力する複数の単位切換回路
を、上記各第１．第２の出力信号電極と、その間に位置
する入力及び第１．第２の制御信号電極とから構成した
ものである。
つの動作領域内に交互に配設され、第１゜第２の出力信
号線路に接続された複数の第１．第２の出力信号電極と
、上記両出力信号電極間に配設され、入力信号線路に接
続された複数の入力信号電極と、上記入力信号電極と第
１．及び第２の出力信号電極との間に配設され、該各入
、出力信号電極間での信号の遮断、導通を制御する複数
の第１．第２の制御信号電極とを備え、上記入力信号線
路からの入力信号を上記第１．第２の出力信号線路との
間で切り換えてその一方に出力する複数の単位切換回路
を、上記各第１．第２の出力信号電極と、その間に位置
する入力及び第１．第２の制御信号電極とから構成した
ものである。
この発明においては、半導体基板上の１つの能動領域内
に第１．第２の２つの出力信号電極を対向させて配設す
るとともに、該岡山力信号電極の間にＦＥＴの入力信号
電極を配置し、さらに上記入力信号電極と第１の出力信
号電極間に第１の制御信号電極を、入力信号電極と第２
の出力信号電極との間に第２の制御信号電極を配置した
から、１つのＦＥＴにより、入力信号を２つの出力信号
線路間で切り換えて出力する信号切換動作を行うことが
できる。
に第１．第２の２つの出力信号電極を対向させて配設す
るとともに、該岡山力信号電極の間にＦＥＴの入力信号
電極を配置し、さらに上記入力信号電極と第１の出力信
号電極間に第１の制御信号電極を、入力信号電極と第２
の出力信号電極との間に第２の制御信号電極を配置した
から、１つのＦＥＴにより、入力信号を２つの出力信号
線路間で切り換えて出力する信号切換動作を行うことが
できる。
またこの発明においては、上記切換回路を単位切換回路
として複数用い、該回路全体で、入力信号を２つの出力
信号線路間で切り換えて出力する信号切換動作を行うよ
うにしたので、より大きな入力信号の切り換えか可能と
なり、また切換回路全体としては、ＦＥＴが複数あるた
め多くのパラメータを持つこととなり、設計の自由度か
増大することとなる。
として複数用い、該回路全体で、入力信号を２つの出力
信号線路間で切り換えて出力する信号切換動作を行うよ
うにしたので、より大きな入力信号の切り換えか可能と
なり、また切換回路全体としては、ＦＥＴが複数あるた
め多くのパラメータを持つこととなり、設計の自由度か
増大することとなる。
さらにこの発明においては、上記複数の単位切換回路の
構成素子であるトランジスタを、１つの動作領域内に配
設したので、複数の単位切換回路からなる切換回路か基
板上で占める面積をより小さくすることができる。
構成素子であるトランジスタを、１つの動作領域内に配
設したので、複数の単位切換回路からなる切換回路か基
板上で占める面積をより小さくすることができる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の構成を説
明するための図、第２図はその一部を詳細に示す図であ
り、第９図及び第１０図と同一符号は同一または相当部
分を示している。
明するための図、第２図はその一部を詳細に示す図であ
り、第９図及び第１０図と同一符号は同一または相当部
分を示している。
第１図において、１は入力信号線路２からの信号を第１
．第２の出力信号線路３．４間で切り換えて出力する信
号切換スイッチ（切換回路）、１０１は該信号切換スイ
ッチ１を構成するスイッチＦＥＴである。ここでは、該
スイッチＦＥＴｌ０１の第１．第２の制御信号線路５，
６は上記第１の出力信号線路３の両側に配置されている
が、入力信号線路２とは従来例と同様平行となっている
。
．第２の出力信号線路３．４間で切り換えて出力する信
号切換スイッチ（切換回路）、１０１は該信号切換スイ
ッチ１を構成するスイッチＦＥＴである。ここでは、該
スイッチＦＥＴｌ０１の第１．第２の制御信号線路５，
６は上記第１の出力信号線路３の両側に配置されている
が、入力信号線路２とは従来例と同様平行となっている
。
また第２図において、８ａ、９ａは上記ＦＥＴ１０１の
動作層（能動領域）１６内にそれぞれ対向して配設され
た第１．第２出力信号電極０□。
動作層（能動領域）１６内にそれぞれ対向して配設され
た第１．第２出力信号電極０□。
０２．７は上記ＦＥＴの入力電極■で、上記出力信号電
極８ａ、９ａ間に配設された入力信号電極７ａと、上記
動作層１６の外側に配設された入力取出電極７ｂとから
構成されている。また１０゜１１は上記ＦＥＴの第１．
第２の制御電極ＧＧ２で、該制御電極１０は上記入力信
号電極７ａと上記第１出力信号電極８ａの間に配設され
た制御信号電極１０ａと、これに続く動作層外側の制御
信号取出電極１０ｂとからなり、また上記制御電極１１
は上記入力信号電極７ａと第２の出力信号電極９ａの間
に配設された制御信号電極１１ａと、これに続く動作層
外側の制御信号取出電極１１ｂとからなっている。
極８ａ、９ａ間に配設された入力信号電極７ａと、上記
動作層１６の外側に配設された入力取出電極７ｂとから
構成されている。また１０゜１１は上記ＦＥＴの第１．
第２の制御電極ＧＧ２で、該制御電極１０は上記入力信
号電極７ａと上記第１出力信号電極８ａの間に配設され
た制御信号電極１０ａと、これに続く動作層外側の制御
信号取出電極１０ｂとからなり、また上記制御電極１１
は上記入力信号電極７ａと第２の出力信号電極９ａの間
に配設された制御信号電極１１ａと、これに続く動作層
外側の制御信号取出電極１１ｂとからなっている。
次に動作について説明する。
入力信号線路２より入ってきた信号は、第２図に示した
ＦＥＴＩの入力信号電極７ａに伝えられる。
ＦＥＴＩの入力信号電極７ａに伝えられる。
まず、第１出力信号線路３へ信号を伝える場合には、第
１制御信号線路５を通じてＦＥＴＩの第１の制御電極１
０に所定の電圧（例えば０ （Ｖ） ’）を印加して、
入力信号電極７ａと第１出力信号電極８ａとの間を導通
状態とし、同時に第２制御信号線路６を通じてＦＥＴＩ
の第２制御電極１１に所定の電圧（例えば−５（Ｖ）
）を加えて、入力信号電極７ａと第２出力信号電極９ａ
との間を遮断状態とする。これによって入力信号は第１
の出力信号線路３に出力されることとなる。
１制御信号線路５を通じてＦＥＴＩの第１の制御電極１
０に所定の電圧（例えば０ （Ｖ） ’）を印加して、
入力信号電極７ａと第１出力信号電極８ａとの間を導通
状態とし、同時に第２制御信号線路６を通じてＦＥＴＩ
の第２制御電極１１に所定の電圧（例えば−５（Ｖ）
）を加えて、入力信号電極７ａと第２出力信号電極９ａ
との間を遮断状態とする。これによって入力信号は第１
の出力信号線路３に出力されることとなる。
次に第２出力信号線路４へ信号を伝える場合には、第１
の制御電極１０に所定の電圧を加えて入力信号電極７ａ
と第１出力信号電極８ａの間を導通状態とし、同時に第
２の制御電極１１に所定の電圧を加えて入力信号電極７
ａと第２出力信電極９ａの間を遮断状態とする。これに
よって入力信号は第２の出力信号線路４に出力されるこ
ととなる。
の制御電極１０に所定の電圧を加えて入力信号電極７ａ
と第１出力信号電極８ａの間を導通状態とし、同時に第
２の制御電極１１に所定の電圧を加えて入力信号電極７
ａと第２出力信電極９ａの間を遮断状態とする。これに
よって入力信号は第２の出力信号線路４に出力されるこ
ととなる。
このように本実施例では、半導体基板上の１つの能動層
１６内に第１．第２の２つの出力信号電極８ａ、９ａを
対向させて配設するとともに、該再出力信号電極８ａ、
９ａ間にＦＥＴの入力信号電極７ａを配置し、さらに上
記入力電極部７ａと第１の出力信号電極８ａの間に第１
制御信号電極１０ａを、入力信号電極７ａと第２出力信
号電極９ａの間に第２の制御信号電極１１ａを配置した
ので、１つのＦＥＴｌ０Ｉにより、上記第１．第２の制
御電極１０．ＩＩに印加する電圧を相補的に切り換えて
入力信号を２つの出力信号電極側に切り換え出力する信
号切換動作を行うことかできる。このため信号切換スイ
ッチが半導体基板上で占める面積を従来の２／３程度に
削減することかでき、装置の小型化か可能となる。
１６内に第１．第２の２つの出力信号電極８ａ、９ａを
対向させて配設するとともに、該再出力信号電極８ａ、
９ａ間にＦＥＴの入力信号電極７ａを配置し、さらに上
記入力電極部７ａと第１の出力信号電極８ａの間に第１
制御信号電極１０ａを、入力信号電極７ａと第２出力信
号電極９ａの間に第２の制御信号電極１１ａを配置した
ので、１つのＦＥＴｌ０Ｉにより、上記第１．第２の制
御電極１０．ＩＩに印加する電圧を相補的に切り換えて
入力信号を２つの出力信号電極側に切り換え出力する信
号切換動作を行うことかできる。このため信号切換スイ
ッチが半導体基板上で占める面積を従来の２／３程度に
削減することかでき、装置の小型化か可能となる。
なお、上記実施例では、入力信号線路からの入力信号を
２つの出力信号線路に切り換えて出力するスイッチか１
つである場合を示したか、該スイッチを単位スイッチと
して複数用い、全体で１つの切換回路を構成するように
してもよい。
２つの出力信号線路に切り換えて出力するスイッチか１
つである場合を示したか、該スイッチを単位スイッチと
して複数用い、全体で１つの切換回路を構成するように
してもよい。
第３図は本発明の第２の実施例による半導体装置を示し
、１０２は本実施例の信号切換スイッチを構成するスイ
ッチＦＥＴて、第１の実施例の構成のスイッチＦＥＴを
単位スイッチＦＥＴ１３として入力信号線路２の方向と
垂直な方向に複数配列するとともに、入力取出電極７ｂ
及び制御信号取出電極１０ｂ、ｌｌｂを該配列方向と同
一方向に延長し、各単位スイッチＦＥＴ１３の入力信号
電極７ａ及び制御信号電極１０ａ、ｌｌａを上記入力及
び信号取出電極７ｂ及び１０ｂ、Ｉｌｂに接続したもの
である。ここでは単位スイッチＦＥＴ１３の入力信号電
極７ａと入力取出電極７ｂとは、第１のエアブリッジ配
線１２１により接続し、また第１の出力信号電極８ａ相
互間、及び第２の出力信号電極９ａ相互間を第２．第３
のエアブリッジ配線１２２，１２３により接続している
。
、１０２は本実施例の信号切換スイッチを構成するスイ
ッチＦＥＴて、第１の実施例の構成のスイッチＦＥＴを
単位スイッチＦＥＴ１３として入力信号線路２の方向と
垂直な方向に複数配列するとともに、入力取出電極７ｂ
及び制御信号取出電極１０ｂ、ｌｌｂを該配列方向と同
一方向に延長し、各単位スイッチＦＥＴ１３の入力信号
電極７ａ及び制御信号電極１０ａ、ｌｌａを上記入力及
び信号取出電極７ｂ及び１０ｂ、Ｉｌｂに接続したもの
である。ここでは単位スイッチＦＥＴ１３の入力信号電
極７ａと入力取出電極７ｂとは、第１のエアブリッジ配
線１２１により接続し、また第１の出力信号電極８ａ相
互間、及び第２の出力信号電極９ａ相互間を第２．第３
のエアブリッジ配線１２２，１２３により接続している
。
この実施例では、上記実施例の効果に加えて、上記単位
スイッチＦＥＴ１３を複数用い、その全体で、入力信号
を２つの出力信号線路間で切り換えて出力する切換回路
を構成したので、より大きな入力信号の切換を行うこと
かできるという効果や、切換回路か複数のスイッチＦＥ
Ｔから構成されているため、切換回路の特性を設定する
パラメータを多く持つこととなり、該回路の設計の自由
度が大きくなるという効果もある。
スイッチＦＥＴ１３を複数用い、その全体で、入力信号
を２つの出力信号線路間で切り換えて出力する切換回路
を構成したので、より大きな入力信号の切換を行うこと
かできるという効果や、切換回路か複数のスイッチＦＥ
Ｔから構成されているため、切換回路の特性を設定する
パラメータを多く持つこととなり、該回路の設計の自由
度が大きくなるという効果もある。
第４図及び第５図は本発明の第３の実施例による半導体
装置を説明するための図である。ここでは、第４図に示
すように、第１．第２の制御信号線路５，６を入力信号
線路２の両側に出力信号線路３，４と平行となるように
配置している。
装置を説明するための図である。ここでは、第４図に示
すように、第１．第２の制御信号線路５，６を入力信号
線路２の両側に出力信号線路３，４と平行となるように
配置している。
また信号切換スイッチを構成するスイッチＦＥＴ１０３
の各電極の配置については、第５図に示すように、第２
図の電極の配置において、動作層１６の両側に第１．第
２の出力取出電極８ｂ、９ｂを配置し、第１出力信号電
極８ａとその取出電極８ｂとを第１のエアブリッジ配線
１２ａにより、第２の出力信号電極９ａとその取出電極
９ｂとを直接接続してこれらを出力電極８，９とし、ま
た上記能動層１６の第１出力信号電極８ａの外側部分に
さらに補助入力信号電極７１を設け、これをエアブリッ
ジ配線１２ｂにより上記入力信号電極７ａに接続してい
る。
の各電極の配置については、第５図に示すように、第２
図の電極の配置において、動作層１６の両側に第１．第
２の出力取出電極８ｂ、９ｂを配置し、第１出力信号電
極８ａとその取出電極８ｂとを第１のエアブリッジ配線
１２ａにより、第２の出力信号電極９ａとその取出電極
９ｂとを直接接続してこれらを出力電極８，９とし、ま
た上記能動層１６の第１出力信号電極８ａの外側部分に
さらに補助入力信号電極７１を設け、これをエアブリッ
ジ配線１２ｂにより上記入力信号電極７ａに接続してい
る。
このように本実施例では、上記第１の実施例とは、制御
信号線路に対する入力及び出力信号線路の配置を逆にし
、つまり制御信号線路５，６に対して入力信号線路２を
垂直に、出力信号線路３゜４を平行に配置しているので
、周辺回路との関連て、制御信号電極１０．１１に対す
る入、出力信号線路のレイアウトに制限を受け、上記第
１実施例の信号線路の配置を採用できない場合でも、入
力信号を１個のＦＥＴ素子により２方向に切り換えて出
力できる信号切換スイッチを実現可能である。
信号線路に対する入力及び出力信号線路の配置を逆にし
、つまり制御信号線路５，６に対して入力信号線路２を
垂直に、出力信号線路３゜４を平行に配置しているので
、周辺回路との関連て、制御信号電極１０．１１に対す
る入、出力信号線路のレイアウトに制限を受け、上記第
１実施例の信号線路の配置を採用できない場合でも、入
力信号を１個のＦＥＴ素子により２方向に切り換えて出
力できる信号切換スイッチを実現可能である。
また第６図は本発明の第４の実施例を説明するための図
てあり、１０４は本実施例の信号切換スイッチを構成す
るスイッチＦＥＴで、これは第３図に示す複数の単位ス
イッチＦＥＴからなるスイッチＦＥＴの構成において、
入、出力側の電極の配置を変更したものてあり、その他
の点は第３図に示すものと同一である。
てあり、１０４は本実施例の信号切換スイッチを構成す
るスイッチＦＥＴで、これは第３図に示す複数の単位ス
イッチＦＥＴからなるスイッチＦＥＴの構成において、
入、出力側の電極の配置を変更したものてあり、その他
の点は第３図に示すものと同一である。
すなわち出力側の電極については、単位スイッチＦＥＴ
１３の列の両側に、該配列方向に延びる電極を配設し、
これらをそれぞれ第１．第２の出力取出電極８ｂ、９ｂ
とし、これらをそれぞれエアブリッジ配線１２ｃ、１２
ｄにより各単位スイッチＦＥＴ］３内の出力信号電極８
ａ、９ａと接続している。
１３の列の両側に、該配列方向に延びる電極を配設し、
これらをそれぞれ第１．第２の出力取出電極８ｂ、９ｂ
とし、これらをそれぞれエアブリッジ配線１２ｃ、１２
ｄにより各単位スイッチＦＥＴ］３内の出力信号電極８
ａ、９ａと接続している。
また入力側の電極については、上記単位スイッチＦＥＴ
１３列一端側の動作層１６外側に補助入力信号電極８１
を設け、これと上記各単位スイッチＦＥＴ１３内のすべ
ての入力信号電極７ａとをエアブリッジ配線１２４によ
り接続している。
１３列一端側の動作層１６外側に補助入力信号電極８１
を設け、これと上記各単位スイッチＦＥＴ１３内のすべ
ての入力信号電極７ａとをエアブリッジ配線１２４によ
り接続している。
この実施例では、上記第３実施例（第４図及び第５図）
に比へて、より大きな入力信号の切換が可能で、設計の
自由度が大きくなる。また制御信号電極に対する入力、
出力信号電極の配置か上記第２の実施例（第３図）とは
、異なっているため、周辺回路との関係で、第２実施例
のレイアウトが採用てきない場合でも、信号切換スイッ
、チを実現可能である。
に比へて、より大きな入力信号の切換が可能で、設計の
自由度が大きくなる。また制御信号電極に対する入力、
出力信号電極の配置か上記第２の実施例（第３図）とは
、異なっているため、周辺回路との関係で、第２実施例
のレイアウトが採用てきない場合でも、信号切換スイッ
、チを実現可能である。
なお上記各実施例では、１つの動作領域内には１つのス
イッチＦＥＴを形成する場合を示したか、１つの動作領
域内に複数の単位スイッチＦＥＴを構成するようにして
もよい。
イッチＦＥＴを形成する場合を示したか、１つの動作領
域内に複数の単位スイッチＦＥＴを構成するようにして
もよい。
第７図はこのような構成の本発明の第５の実施例による
半導体装置を示す図である。１０５は本実施例の信号切
換スイッチで、これは、第３図に示す第２の実施例にお
いて、各単位スイッチＦＥＴを１つの動作層２６内にま
とめて配設したものである。
半導体装置を示す図である。１０５は本実施例の信号切
換スイッチで、これは、第３図に示す第２の実施例にお
いて、各単位スイッチＦＥＴを１つの動作層２６内にま
とめて配設したものである。
すなわち１つの動作層２６内に上述の第１．第２の出力
信号電極８ａ、９ａを交互に配置し、該両電極間に入力
信号電極７ａを配設し、さらに上記第１の出力信号電極
８ａとその両側の入力信号電極７ａとの間に第１の制御
信号電極１０ａ＋。
信号電極８ａ、９ａを交互に配置し、該両電極間に入力
信号電極７ａを配設し、さらに上記第１の出力信号電極
８ａとその両側の入力信号電極７ａとの間に第１の制御
信号電極１０ａ＋。
１０ａ２を、第２の出力信号電極９ａとその両側の入力
信号電極７ａとの間に第２の制御信号電極１１ａ、、１
ｌａ２を配置したものであり、その他の構成は第３図と
同一である。
信号電極７ａとの間に第２の制御信号電極１１ａ、、１
ｌａ２を配置したものであり、その他の構成は第３図と
同一である。
この実施例では、信号切換スイッチを構成する複数の単
位スイッチＦＥＴ１３をすべて１つの動作層２６内に配
設したので、上記第２あるいは第４実施例に比べて、信
号切換スイッチの基板占有面積をより小さくすることが
できる。
位スイッチＦＥＴ１３をすべて１つの動作層２６内に配
設したので、上記第２あるいは第４実施例に比べて、信
号切換スイッチの基板占有面積をより小さくすることが
できる。
また第８図は本発明の第６の実施例による半導体装置を
示し、１０６は本実施例の信号切換スイッチを構成する
スイッチＦＥＴて、これは第７図の第５実施例の構成に
おいて、入、出力側の電極の配置を変更したものであり
、その他の点は第７図と同一である。
示し、１０６は本実施例の信号切換スイッチを構成する
スイッチＦＥＴて、これは第７図の第５実施例の構成に
おいて、入、出力側の電極の配置を変更したものであり
、その他の点は第７図と同一である。
すなわち、出力側の電極については、単位スイッチＦＥ
Ｔ１３の列の両側に、該配列方向に延びる電極を配設し
、これらをそれぞれ第１．第２の出力取出電極８ｂ、９
ｂとし、これらをそれぞれエアブリッジ配線１２ｃ、１
２ｄにより各単位スイッチＦＥＴ１３内の出力信号電極
８ａ、９ａと接続している。
Ｔ１３の列の両側に、該配列方向に延びる電極を配設し
、これらをそれぞれ第１．第２の出力取出電極８ｂ、９
ｂとし、これらをそれぞれエアブリッジ配線１２ｃ、１
２ｄにより各単位スイッチＦＥＴ１３内の出力信号電極
８ａ、９ａと接続している。
また入力側の電極については、動作層１６を上記単位ス
イッチＦＥＴ１３列一端側に若干拡張し、この拡張部分
に補助入力信号電極８１を配設し、これと上記各単位ス
イッチＦＥＴ１３内のすべての入力信号電極７ａとをエ
アブリッジ配線１２４により接続している。
イッチＦＥＴ１３列一端側に若干拡張し、この拡張部分
に補助入力信号電極８１を配設し、これと上記各単位ス
イッチＦＥＴ１３内のすべての入力信号電極７ａとをエ
アブリッジ配線１２４により接続している。
この実施例では、制御信号電極に対する入力。
出力信号電極の配置か上記第５の実施例とは、異なって
いるため、周辺回路との関係で、第５実施例のレイアウ
トか採用できない場合でも、信号切換スイッチを実現可
能である。
いるため、周辺回路との関係で、第５実施例のレイアウ
トか採用できない場合でも、信号切換スイッチを実現可
能である。
以上のように、本発明に係る半導体装置によれば、半導
体基板上の１つの能動領域内に第１．第２の２つの出力
信号電極を対向させて配設するとともに、該再出力信号
電極の間に入力信号電極を配置し、さらに上記入力信号
電極と第１の出力信号電極間に第１の制御信号電極を、
入力信号電極と第２の出力信号電極との間に第２の制御
信号電極を配置したので、１つのＦＥＴにより、入力信
号を２方向間で切り換えて出力する信号切換動作を可能
とでき、これにより従来ＦＥＴを２個要していたところ
をＦＥＴ１個で済ませることができ、半導体基板内で占
めるスイッチ部の面積を削減して、チップサイズの縮小
を図ることができる効果がある。
体基板上の１つの能動領域内に第１．第２の２つの出力
信号電極を対向させて配設するとともに、該再出力信号
電極の間に入力信号電極を配置し、さらに上記入力信号
電極と第１の出力信号電極間に第１の制御信号電極を、
入力信号電極と第２の出力信号電極との間に第２の制御
信号電極を配置したので、１つのＦＥＴにより、入力信
号を２方向間で切り換えて出力する信号切換動作を可能
とでき、これにより従来ＦＥＴを２個要していたところ
をＦＥＴ１個で済ませることができ、半導体基板内で占
めるスイッチ部の面積を削減して、チップサイズの縮小
を図ることができる効果がある。
また、この発明によれば、上記切換回路を単位切換回路
として複数用い、該回路全体で、入力信号を２つの出力
信号線路間で切り換えて出力する信号切換動作を行うよ
うにしたので、より大きな入力信号の切換を行うことか
でき、また切換回路全体としては、ＦＥＴか複数あるた
め多くのパラメータを持つこととなり、設計の自由度か
大きくなるという効果もある。
として複数用い、該回路全体で、入力信号を２つの出力
信号線路間で切り換えて出力する信号切換動作を行うよ
うにしたので、より大きな入力信号の切換を行うことか
でき、また切換回路全体としては、ＦＥＴか複数あるた
め多くのパラメータを持つこととなり、設計の自由度か
大きくなるという効果もある。
さらに、この発明によれば、上記複数の切換回路の構成
素子であるＦＥＴを、１つの動作領域内に配設したので
、複数の単位切換回路からなる切換回路の基板占有面積
を小さくすることかできる効果もある。
素子であるＦＥＴを、１つの動作領域内に配設したので
、複数の単位切換回路からなる切換回路の基板占有面積
を小さくすることかできる効果もある。
第１図は本発明の一実施例による半導体装置の構成を説
明するための図、第２図はそのＦＥＴ部分の拡大図、第
３図は本発明の第２の実施例による半導体装置を示す図
、第４図は本発明の第３の実施例による半導体装置を示
す図、第５図はそのＦＥＴ部分を示す拡大図、第６図な
いし第８図はそれぞれ本発明の第４ないし第６の実施例
による半導体装置を示す図、第９図は従来の半導体装置
の一例を示す構成図、第１０図はそのＦＥＴ部分の拡大
図である。 １は信号切換スイッチ（切換回路）、２は入力信号線路
、３は第１出力信号線路、４は第２出力信号線路、５は
第１制御信号線路、６は第２制御信号線路、７ａは入力
信号電極、８ａは第１出力信号電極、９ａは第２出力信
号電極、１０は第１制御信号電極、ｌｌａは第２信号制
御電極、１３は単位スイッチＦＥＴ、１６．２６は動作
層（動作領域）、１０１〜１０６はスイッチＦＥＴであ
る。 なお図中同一符号は同−又は相当部分を示す。
明するための図、第２図はそのＦＥＴ部分の拡大図、第
３図は本発明の第２の実施例による半導体装置を示す図
、第４図は本発明の第３の実施例による半導体装置を示
す図、第５図はそのＦＥＴ部分を示す拡大図、第６図な
いし第８図はそれぞれ本発明の第４ないし第６の実施例
による半導体装置を示す図、第９図は従来の半導体装置
の一例を示す構成図、第１０図はそのＦＥＴ部分の拡大
図である。 １は信号切換スイッチ（切換回路）、２は入力信号線路
、３は第１出力信号線路、４は第２出力信号線路、５は
第１制御信号線路、６は第２制御信号線路、７ａは入力
信号電極、８ａは第１出力信号電極、９ａは第２出力信
号電極、１０は第１制御信号電極、ｌｌａは第２信号制
御電極、１３は単位スイッチＦＥＴ、１６．２６は動作
層（動作領域）、１０１〜１０６はスイッチＦＥＴであ
る。 なお図中同一符号は同−又は相当部分を示す。
Claims (4)
- （１）入力信号線路と、第１、第２の出力信号線路と、
上記入力信号線路からの入力信号を第１、第２の出力信
号線路間で切り換えてその一方に出力する切換回路とを
有する半導体装置において、上記切換回路は、 半導体基板上の１つの動作領域内に対向して配置され、
それぞれ上記第１、第２の出力信号線路と接続された第
１、第２の出力信号電極と、該両出力信号電極間に配置
され、上記入力信号線路と接続された入力信号電極と、 上記入力信号電極と第１の出力信号電極間、及び該入力
信号電極と第２の出力信号電極間にそれぞれ配設され、
上記各入、出力信号電極間での信号の遮断、導通を制御
する第１、第２の制御信号電極とを備えたものであるこ
とを特徴とする半導体装置。 - （２）請求項１記載の半導体装置において、上記入力信
号線路を、上記制御信号電極に接続された制御信号線路
と平行あるいは垂直となるよう配置したことを特徴とす
る半導体装置。 - （３）請求項１記載の半導体装置において、上記切換回
路を１列に複数個配列し、該切換回路列と平行して入力
取出電極あるいは第１、第２の出力取出電極を設け、 上記各切換回路の入力信号電極、あるいは第１、第２の
出力信号電極を第１のエアブリッジ配線により上記入力
取出電極、あるいは第１、第２の出力取出電極に接続す
るとともに、 上記各切換回路の第１の出力信号電極相互間及び第２の
出力信号電極相互間、あるいは入力信号電極相互間を第
２のエアブリッジ配線により接続したことを特徴とする
半導体装置。 - （４）入力信号線路からの入力信号を第１、第２の出力
信号線路間で切り換えてその一方に出力する信号切換を
行う半導体装置において、 半導体基板上の１つの動作領域内に交互に配設され、上
記第１、第２の出力信号線路に接続された複数の第１、
第２の出力信号電極と、 上記両出力信号電極間に配設され、上記入力信号線路に
接続された複数の入力信号電極と、上記入力信号電極と
第１、及び第２の出力信号電極との間に配設され、該各
入、出力信号電極間での信号の遮断、導通を制御する複
数の第１、第２の制御信号電極とを備えており、 上記各第１、第２の出力信号電極と、その間に位置する
入力及び第１、第２の制御信号電極とは、上記信号切換
の機能を有する複数の単位切換回路を構成していること
を特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271639A JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
| EP91308949A EP0480611B1 (en) | 1990-10-09 | 1991-09-30 | Field effect transistor signal switching device |
| DE69128232T DE69128232T2 (de) | 1990-10-09 | 1991-09-30 | Feldeffekttransistor-Signalschaltunganordnung |
| US08/088,580 US5334871A (en) | 1990-10-09 | 1993-07-09 | Field effect transistor signal switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271639A JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04146667A true JPH04146667A (ja) | 1992-05-20 |
| JP2557561B2 JP2557561B2 (ja) | 1996-11-27 |
Family
ID=17502860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271639A Expired - Lifetime JP2557561B2 (ja) | 1990-10-09 | 1990-10-09 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5334871A (ja) |
| EP (1) | EP0480611B1 (ja) |
| JP (1) | JP2557561B2 (ja) |
| DE (1) | DE69128232T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441460A (en) * | 1993-12-10 | 1995-08-15 | Djudin; Valery V. | Gear box with eccentric piezoelectrically linked ring gears |
| US6882210B2 (en) | 2001-04-19 | 2005-04-19 | Sanyo Electric Co. Ltd. | Semiconductor switching device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758531B2 (ja) * | 1992-04-22 | 1998-05-28 | 三菱電機株式会社 | 半導体装置 |
| JP3284816B2 (ja) * | 1995-03-22 | 2002-05-20 | ソニー株式会社 | 固体撮像装置 |
| JP3439290B2 (ja) * | 1995-12-28 | 2003-08-25 | 日本電気株式会社 | 半導体装置 |
| JP3147048B2 (ja) * | 1997-09-12 | 2001-03-19 | 日本電気株式会社 | 半導体装置 |
| JP3831575B2 (ja) | 2000-05-15 | 2006-10-11 | 三洋電機株式会社 | 化合物半導体スイッチ回路装置 |
| JP2002289790A (ja) | 2001-03-27 | 2002-10-04 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| US20080157222A1 (en) * | 2006-12-27 | 2008-07-03 | Mediatek Inc. | Rf integrated circuit device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566476A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Ultrahigh frequency field effect transistor |
| JPS5892277A (ja) * | 1981-11-28 | 1983-06-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS6269684A (ja) * | 1985-09-24 | 1987-03-30 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS6387901U (ja) * | 1986-11-28 | 1988-06-08 | ||
| JPS63172475A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01184876A (ja) * | 1988-01-13 | 1989-07-24 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456888A (en) * | 1981-03-26 | 1984-06-26 | Raytheon Company | Radio frequency network having plural electrically interconnected field effect transistor cells |
| US4670297A (en) * | 1985-06-21 | 1987-06-02 | Raytheon Company | Evaporated thick metal and airbridge interconnects and method of manufacture |
| JPS62179771A (ja) * | 1986-02-04 | 1987-08-06 | Seiko Epson Corp | 電界効果トランジスタ |
| JPH088264B2 (ja) * | 1988-06-30 | 1996-01-29 | 株式会社東芝 | 半導体集積回路 |
| US4939485A (en) * | 1988-12-09 | 1990-07-03 | Varian Associates, Inc. | Microwave field effect switch |
| US5023677A (en) * | 1990-05-02 | 1991-06-11 | Texas Instruments Incorporated | Low parasitic FET topology for power and low noise GaAs FETs |
-
1990
- 1990-10-09 JP JP2271639A patent/JP2557561B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-30 EP EP91308949A patent/EP0480611B1/en not_active Expired - Lifetime
- 1991-09-30 DE DE69128232T patent/DE69128232T2/de not_active Expired - Fee Related
-
1993
- 1993-07-09 US US08/088,580 patent/US5334871A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566476A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Ultrahigh frequency field effect transistor |
| JPS5892277A (ja) * | 1981-11-28 | 1983-06-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS6269684A (ja) * | 1985-09-24 | 1987-03-30 | Matsushita Electronics Corp | 半導体集積回路 |
| JPS6387901U (ja) * | 1986-11-28 | 1988-06-08 | ||
| JPS63172475A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01184876A (ja) * | 1988-01-13 | 1989-07-24 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441460A (en) * | 1993-12-10 | 1995-08-15 | Djudin; Valery V. | Gear box with eccentric piezoelectrically linked ring gears |
| US6882210B2 (en) | 2001-04-19 | 2005-04-19 | Sanyo Electric Co. Ltd. | Semiconductor switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69128232T2 (de) | 1998-03-19 |
| EP0480611A3 (en) | 1993-01-20 |
| JP2557561B2 (ja) | 1996-11-27 |
| EP0480611B1 (en) | 1997-11-19 |
| EP0480611A2 (en) | 1992-04-15 |
| US5334871A (en) | 1994-08-02 |
| DE69128232D1 (de) | 1998-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973377A (en) | Semiconductor device having FETs with shared source and drain regions | |
| JPS6159911A (ja) | 切換スイツチ回路 | |
| JPH04146667A (ja) | 半導体装置 | |
| KR20040077477A (ko) | 멀티플렉서 셀의 레이아웃 구조 | |
| US5404035A (en) | Multi-voltage-level master-slice integrated circuit | |
| JPH0667200A (ja) | 液晶表示装置 | |
| JP2972425B2 (ja) | 半導体集積回路 | |
| JP2758531B2 (ja) | 半導体装置 | |
| JPH0241023A (ja) | Ｃｍｏｓアナログクロスポイント・スイッチ・マトリックス | |
| JPH05167364A (ja) | 半導体回路 | |
| JP3070622B2 (ja) | プログラマブル論理素子 | |
| US5274283A (en) | Compound semiconductor integrated circuit device | |
| JPH0470212A (ja) | 複合論理回路 | |
| CN218938956U (zh) | 一种cmos模拟开关芯片以及电子设备 | |
| JP2005005858A (ja) | スイッチ回路装置 | |
| JPH04234135A (ja) | 半導体装置 | |
| JP2000124783A (ja) | 半導体高周波切替回路 | |
| JP2001177303A (ja) | 半導体移相器 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2002141702A (ja) | 半導体移相器 | |
| JP2000077615A (ja) | 電界効果型半導体素子 | |
| JPH0519960Y2 (ja) | ||
| JP2000031799A (ja) | 信号選択回路 | |
| US20040056688A1 (en) | Programmable semiconductor device including universal logic modules coping with as many user inverters | |
| CN110675788A (zh) | 一种显示面板测试组件及显示面板 |