JPS63172475A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63172475A JPS63172475A JP361887A JP361887A JPS63172475A JP S63172475 A JPS63172475 A JP S63172475A JP 361887 A JP361887 A JP 361887A JP 361887 A JP361887 A JP 361887A JP S63172475 A JPS63172475 A JP S63172475A
- Authority
- JP
- Japan
- Prior art keywords
- source
- unit
- pad
- fet
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分胃〕
この発明は、ＲＦ特性を改善した半導体装置に関するも
のである。
のである。
第２図（ａ）？ （ｂ）、（Ｃ）は従来の（し形ゲート
ＦＥＴのパターン図、第２図（ａ）のＡ−Ａ線における
断面図および等価回路図である。
ＦＥＴのパターン図、第２図（ａ）のＡ−Ａ線における
断面図および等価回路図である。
これらの図において、１はゲート、２はドレイン、３は
グランドパッド、４はソースパッド、５は導体からなる
エアブリッジで、グランドパッド３とソースパッド４を
電気的に接続する。６は前記エアブリッジ５と前、記ソ
ースパッド４とのコンタクト部、７はくし形ゲートＦＥ
Ｔを構成するユニットＦＥＴ、８は半導体基板である。
グランドパッド、４はソースパッド、５は導体からなる
エアブリッジで、グランドパッド３とソースパッド４を
電気的に接続する。６は前記エアブリッジ５と前、記ソ
ースパッド４とのコンタクト部、７はくし形ゲートＦＥ
Ｔを構成するユニットＦＥＴ、８は半導体基板である。
次に従来のくし形ゲー１． Ｆ Ｅ Ｔの構成について
説明する。ここでは第２図（ａ）に示されるように単位
ゲートを２本備えたユニットＦ Ｅ Ｔ ７３つで構成
され、かつ各ソースパッド４問およびソースパッド４と
グランドパッド３との間が等間隔のものを例として説明
する。
説明する。ここでは第２図（ａ）に示されるように単位
ゲートを２本備えたユニットＦ Ｅ Ｔ ７３つで構成
され、かつ各ソースパッド４問およびソースパッド４と
グランドパッド３との間が等間隔のものを例として説明
する。
くシ形ゲー）ＦＥＴのように複数のソースパッドをグラ
ンドパッドと接続するためには現在エアブリッジがよく
使われ、例えば第２図（ａ）に示すように、エアブリッ
ジ５によりソースパッド４とグランドパッド３とを接続
しており、−続きのエアブリッジ５を各ソースパッド４
とグランドパラ、ド３のコンタクト部６において接続す
る方法をとっている。
ンドパッドと接続するためには現在エアブリッジがよく
使われ、例えば第２図（ａ）に示すように、エアブリッ
ジ５によりソースパッド４とグランドパッド３とを接続
しており、−続きのエアブリッジ５を各ソースパッド４
とグランドパラ、ド３のコンタクト部６において接続す
る方法をとっている。
そして、この場合の等価回路図は第２図（ｅ）に示すよ
うになり、各ソースパッド４間を接続するエアブリッジ
５より形成されるインダクタを仮りにＬとすれば、ソー
スインダクタとしてＬが各ユニツｌ−Ｆ Ｅ Ｔ ７の
ソースとグランド間に存在することになる。
うになり、各ソースパッド４間を接続するエアブリッジ
５より形成されるインダクタを仮りにＬとすれば、ソー
スインダクタとしてＬが各ユニツｌ−Ｆ Ｅ Ｔ ７の
ソースとグランド間に存在することになる。
上記のような従来の半導体装置は、ソースとグランド間
のソースインダクタＬが各ユニツｌ−Ｆ ＥＴ７により
異なるため、ユニッｉ−Ｆ Ｅ Ｔ ７間でＲＦ特性に
ばらつきが生じる。したがって、複数のユニッｌ−Ｆ
Ｅ Ｔ ７によって構成されるくし形ゲー１− Ｆ Ｅ
ＴのＲＦ特性に悪影響を及ぼすという問題点があった
。
のソースインダクタＬが各ユニツｌ−Ｆ ＥＴ７により
異なるため、ユニッｉ−Ｆ Ｅ Ｔ ７間でＲＦ特性に
ばらつきが生じる。したがって、複数のユニッｌ−Ｆ
Ｅ Ｔ ７によって構成されるくし形ゲー１− Ｆ Ｅ
ＴのＲＦ特性に悪影響を及ぼすという問題点があった
。
この発明は、かかる問題点を解決するためになされたも
ので、ＲＦ特性の優れた半導体装置を得ることを目的と
する。
ので、ＲＦ特性の優れた半導体装置を得ることを目的と
する。
この発明に係る半導体装置は、複数の導体を用いて各ユ
ニットＦＥＴのソースインダクタが等しくなるように、
各ソースパッドとグランドパッドを接続したものである
。
ニットＦＥＴのソースインダクタが等しくなるように、
各ソースパッドとグランドパッドを接続したものである
。
この発明においては、各ユニットＦＥＴに付加されるソ
ースインダクタが等しいので、ユニットＦＥＴより構成
され８半導体装置におけるＲＦ特性が一様になる。
ースインダクタが等しいので、ユニットＦＥＴより構成
され８半導体装置におけるＲＦ特性が一様になる。
第１図（ａ）、（ｂ）はこの発明の半導体装置の一実施
例のパターン図および等価回路図である。
例のパターン図および等価回路図である。
これらの図において、第２図（ａ）、（ｂ）、（ｅ）と
同一符号は同一部分を示し、５ ａ ｐ ５ ｂはエア
ブリッジである。
同一符号は同一部分を示し、５ ａ ｐ ５ ｂはエア
ブリッジである。
次に、この発明の半導体装置について説明する。
ここでは単位ゲートを２本備えたユニッ１− Ｆ Ｅ
Ｔ７３つで構成され、かつ各ソースパッド４問およびソ
ースパッド４とグランドパッド３との間が等間隔のくし
形ゲートＦＥＴについて説明する。
Ｔ７３つで構成され、かつ各ソースパッド４問およびソ
ースパッド４とグランドパッド３との間が等間隔のくし
形ゲートＦＥＴについて説明する。
この実施例では、半導体基板８（第２図（ｂ）参照）上
に形成された各ユニッｌ−Ｆ Ｅ Ｔ ７の各ソースパ
ラＩＳ４とグランドパッド３を第１図（ａ）に示すよう
に３本のエアブリッジ５ａ、５ｂで接続している。
に形成された各ユニッｌ−Ｆ Ｅ Ｔ ７の各ソースパ
ラＩＳ４とグランドパッド３を第１図（ａ）に示すよう
に３本のエアブリッジ５ａ、５ｂで接続している。
すなわち、最も距離の近いソースパッド４とグランドパ
ッド３間を接続するエアブリッジ５ｂで形成されるイン
ダクタをＬとした時、第１図（ｂ）に示されるように、
各ユニッ１− Ｆ Ｅ Ｔ ７のソースパッド４とグラ
ンドパッド３間に存在するソースインダクタは各ユニッ
トＦＥＴ７でずべてＬとなる。したがってユニットＦＥ
Ｔ７のＲＦ特性は同一となり、これらのユニッ１− Ｆ
Ｅ Ｔ ７により構成されるくし形ゲートＦＥＴのＲ
Ｆ特性への暑影響を避けることが可能になる。
ッド３間を接続するエアブリッジ５ｂで形成されるイン
ダクタをＬとした時、第１図（ｂ）に示されるように、
各ユニッ１− Ｆ Ｅ Ｔ ７のソースパッド４とグラ
ンドパッド３間に存在するソースインダクタは各ユニッ
トＦＥＴ７でずべてＬとなる。したがってユニットＦＥ
Ｔ７のＲＦ特性は同一となり、これらのユニッ１− Ｆ
Ｅ Ｔ ７により構成されるくし形ゲートＦＥＴのＲ
Ｆ特性への暑影響を避けることが可能になる。
なお、上記実施例では、単位ゲートを２本備えたＦＥＴ
７３つで構成された（し形ゲー１− Ｆ Ｅ Ｔについ
て説明したが、この発明はこれに限定されるものでなく
、適応するくし形ゲー）−Ｆ Ｅ Ｔの単位ゲートの本
数およびユニッｌ−Ｆ Ｅ Ｔ ７の歌は任意であって
もよい。この場合もエアブリッジを複数本用いてソース
インダクタがすべて等しくなるように各ソースパッドと
グランドパッド間を接続すればよい。
７３つで構成された（し形ゲー１− Ｆ Ｅ Ｔについ
て説明したが、この発明はこれに限定されるものでなく
、適応するくし形ゲー）−Ｆ Ｅ Ｔの単位ゲートの本
数およびユニッｌ−Ｆ Ｅ Ｔ ７の歌は任意であって
もよい。この場合もエアブリッジを複数本用いてソース
インダクタがすべて等しくなるように各ソースパッドと
グランドパッド間を接続すればよい。
また、接続に用いるエアブリッジは側木であってもよい
ほか、ソースパッドおよびグランドパッド間距離は任意
であってもよい。
ほか、ソースパッドおよびグランドパッド間距離は任意
であってもよい。
この発明は以上説明したとおり、複数の導体を用いて各
ユニットＦ Ｅ Ｔのソースインダクタが等しくなるよ
うに、各ソースパッドとグランドパッドを接続したので
、ユニットＦＥＴにより構成される半導体装置のＲＦ特
性を容易に改善できるという効果がある。
ユニットＦ Ｅ Ｔのソースインダクタが等しくなるよ
うに、各ソースパッドとグランドパッドを接続したので
、ユニットＦＥＴにより構成される半導体装置のＲＦ特
性を容易に改善できるという効果がある。
第１図はこの発明の半導体装置の一実施例を説明するた
めの図、第２図は従来のくし形ゲー１− ＦＥＴを説明
するための図である。 図において、１１まゲート、２はドレイン、３はグラン
ドパッド、４はソースパッド、５ａ、５ｂはエアブリッ
ジ、６はコンタクト部、７は二二ッ）、ＦＥＴ、８は半
導体基板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 （ｂ） 第２図（Ｃ） 手続゛補正書（自発） 昭和ｂ２年１２月２１ 日
めの図、第２図は従来のくし形ゲー１− ＦＥＴを説明
するための図である。 図において、１１まゲート、２はドレイン、３はグラン
ドパッド、４はソースパッド、５ａ、５ｂはエアブリッ
ジ、６はコンタクト部、７は二二ッ）、ＦＥＴ、８は半
導体基板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 （ｂ） 第２図（Ｃ） 手続゛補正書（自発） 昭和ｂ２年１２月２１ 日
Claims (1)
- 半導体基板上に形成された複数の単位ゲートを備えた
複数のユニットＦＥＴの各ソースパッドを、前記半導体
基板上に形成されたグランドパッドに導体を用いて接続
して構成される半導体装置において、前記導体を前記各
ユニットＦＥＴのソースインダクタが等しくなるように
前記各ユニットＦＥＴのソースパッドと前記グランドパ
ッド間に複数個設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361887A JPS63172475A (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361887A JPS63172475A (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63172475A true JPS63172475A (ja) | 1988-07-16 |
Family
ID=11562481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP361887A Pending JPS63172475A (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63172475A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
| WO2006072984A1 (ja) * | 2005-01-06 | 2006-07-13 | Mitsubishi Denki Kabushiki Kaisha | 半導体増幅器 |
| JP2015029010A (ja) * | 2013-07-30 | 2015-02-12 | 富士通株式会社 | 半導体装置 |
-
1987
- 1987-01-09 JP JP361887A patent/JPS63172475A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
| WO2006072984A1 (ja) * | 2005-01-06 | 2006-07-13 | Mitsubishi Denki Kabushiki Kaisha | 半導体増幅器 |
| JP2015029010A (ja) * | 2013-07-30 | 2015-02-12 | 富士通株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63172475A (ja) | 半導体装置 | |
| KR920010474A (ko) | 병렬처리 장치 | |
| KR100255060B1 (ko) | 반도체 장치 | |
| JPS63221701A (ja) | ストリツプ線路 | |
| JP2996929B2 (ja) | マイクロ波スイッチ素子 | |
| JPS63202974A (ja) | 半導体装置 | |
| JPS59180464U (ja) | チツプ部品 | |
| JPH11168178A (ja) | 集積回路素子 | |
| JPS584193Y2 (ja) | 多層配線装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPS58103364U (ja) | 電極装置 | |
| JPS59186984U (ja) | 切替装置 | |
| JPH0440558U (ja) | ||
| JPS5999528U (ja) | 弾性表面波素子用すだれ状電極 | |
| JPH02163913A (ja) | マイクロ波集積回路用インダクタ | |
| JPS6051853U (ja) | スイッチ素子 | |
| JPH03136253A (ja) | くし形ゲート電極を備えた半導体装置 | |
| JPS5999478U (ja) | 多層回路板の配線構造 | |
| JPS60155200U (ja) | 静電気破壊防止装置 | |
| JPH06140603A (ja) | ゲートアレイ方式半導体装置 | |
| JPH0296352A (ja) | 半導体集積回路装置 | |
| JPH04245671A (ja) | 多信号端子デバイス | |
| JPH01130270U (ja) | ||
| ATE101303T1 (de) | Kaskaden-montierung von parallelgeschalteten transistoren realisiert in hybridschaltungstechnologie. | |
| JPH0550672U (ja) | 複合形チップジャンパー線 |