JPH04245671A - 多信号端子デバイス - Google Patents
多信号端子デバイスInfo
- Publication number
- JPH04245671A JPH04245671A JP3161091A JP3161091A JPH04245671A JP H04245671 A JPH04245671 A JP H04245671A JP 3161091 A JP3161091 A JP 3161091A JP 3161091 A JP3161091 A JP 3161091A JP H04245671 A JPH04245671 A JP H04245671A
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminals
- output pins
- signal terminal
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【技術分野】本発明は多信号端子デバイスに関し、特に
論理デバイスあるいはメモリデバイスなどの多信号端子
デバイスに関する。
論理デバイスあるいはメモリデバイスなどの多信号端子
デバイスに関する。
【0002】
【従来技術】従来、この種の多信号端子デバイスにおい
ては、1端子に対して1信号の入出力を行っていた。
ては、1端子に対して1信号の入出力を行っていた。
【0003】このような従来の多信号端子デバイスでは
、1端子に対して1信号の入出力を行っていたので、同
一デバイス形状あるいは同一端子数での信号数増加要求
に対応することができないという欠点があった。
、1端子に対して1信号の入出力を行っていたので、同
一デバイス形状あるいは同一端子数での信号数増加要求
に対応することができないという欠点があった。
【0004】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、同一デバイス形状あるい
は同一端子数での信号数増加を可能とすることができる
多信号端子デバイスの提供を目的とする。
を除去すべくなされたもので、同一デバイス形状あるい
は同一端子数での信号数増加を可能とすることができる
多信号端子デバイスの提供を目的とする。
【0005】
【発明の構成】本発明による多信号端子デバイスは、絶
縁体と、前記絶縁体の各々対向する両面に設けられた第
1および第2の入出力ピンとを有することを特徴とする
。
縁体と、前記絶縁体の各々対向する両面に設けられた第
1および第2の入出力ピンとを有することを特徴とする
。
【0006】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【0007】図1は本発明の一実施例の斜視図であり、
図2は本発明の一実施例の断面図である。これらの図に
おいて、デバイス1には左右4本ずつ計8本の端子2−
1〜2−8(端子2−6〜2−8は図示せず)が設けら
れており、デバイス1はこれら端子2−1〜2−8によ
って基板6上に実装されている。
図2は本発明の一実施例の断面図である。これらの図に
おいて、デバイス1には左右4本ずつ計8本の端子2−
1〜2−8(端子2−6〜2−8は図示せず)が設けら
れており、デバイス1はこれら端子2−1〜2−8によ
って基板6上に実装されている。
【0008】端子2−1〜2−8は各々入出力ピン3−
1〜3−8,5−1〜5−8(入出力ピン3−6〜3−
8,5−6〜5−8は図示せず)と、入出力ピン3−1
〜3−8と入出力ピン5−1〜5−8との間を絶縁する
絶縁体4−1〜4−8(絶縁体4−6〜4−8は図示せ
ず)とから構成されている。つまり、入出力ピン3−1
〜3−8,5−1〜5−8は各々絶縁体4−1〜4−8
を挟んで対向する面に設けられている。
1〜3−8,5−1〜5−8(入出力ピン3−6〜3−
8,5−6〜5−8は図示せず)と、入出力ピン3−1
〜3−8と入出力ピン5−1〜5−8との間を絶縁する
絶縁体4−1〜4−8(絶縁体4−6〜4−8は図示せ
ず)とから構成されている。つまり、入出力ピン3−1
〜3−8,5−1〜5−8は各々絶縁体4−1〜4−8
を挟んで対向する面に設けられている。
【0009】本実施例では基板6の表面に入出力ピン3
−1〜3−8が実装され、スルーホール7−1〜7−8
(スルーホール7−6〜7−8は図示せず)を介して基
板6の裏面に入出力ピン5−1〜5−8が実装されてい
る。
−1〜3−8が実装され、スルーホール7−1〜7−8
(スルーホール7−6〜7−8は図示せず)を介して基
板6の裏面に入出力ピン5−1〜5−8が実装されてい
る。
【0010】これにより、端子2−1〜2−8は夫々入
出力ピン3−1〜3−8,5−1〜5−8を介して2信
号ずつ接続することができる。よって、デバイス1全体
では端子2−1〜2−8を介して16信号を接続するこ
とができる。
出力ピン3−1〜3−8,5−1〜5−8を介して2信
号ずつ接続することができる。よって、デバイス1全体
では端子2−1〜2−8を介して16信号を接続するこ
とができる。
【0011】これに対し、従来は1端子に対して1信号
の入出力しか行っていなかったので、デバイス全体では
8信号しか接続することができなかった。したがって、
本発明の一実施例では同一形状のデバイスあるいは同一
端子数のデバイスにおいて信号数を2倍に増加させるこ
とができる。
の入出力しか行っていなかったので、デバイス全体では
8信号しか接続することができなかった。したがって、
本発明の一実施例では同一形状のデバイスあるいは同一
端子数のデバイスにおいて信号数を2倍に増加させるこ
とができる。
【0012】このように、絶縁体4−1〜4−8の各々
対向する面に夫々入出力ピン3−1〜3−8,5−1〜
5−8を設けるようにすることによって、同一デバイス
形状のまま、あるいは端子数を増加させることなく、信
号数を増やすことができる。
対向する面に夫々入出力ピン3−1〜3−8,5−1〜
5−8を設けるようにすることによって、同一デバイス
形状のまま、あるいは端子数を増加させることなく、信
号数を増やすことができる。
【0013】尚、本発明の一実施例では絶縁体4−1〜
4−8の各々対向する面に入出力ピン3−1〜3−8,
5−1〜5−8を設けているが、さらに他の絶縁体を介
して入出力ピンを取付けることも可能であり、これに限
定されない。
4−8の各々対向する面に入出力ピン3−1〜3−8,
5−1〜5−8を設けているが、さらに他の絶縁体を介
して入出力ピンを取付けることも可能であり、これに限
定されない。
【0014】
【発明の効果】以上説明したように本発明によれば、絶
縁体の各々対向する両面に第1および第2の入出力ピン
を設けるようにすることによって、同一デバイス形状あ
るいは同一端子数での信号数増加を可能とすることがで
きるという効果がある。
縁体の各々対向する両面に第1および第2の入出力ピン
を設けるようにすることによって、同一デバイス形状あ
るいは同一端子数での信号数増加を可能とすることがで
きるという効果がある。
【図1】本発明の一実施例の斜視図である。
【図2】本発明の一実施例の断面図である。
1 デバイス
2−1〜2−5 端子
3−1〜3−5,5−1〜5−5 入出力ピン4−1
〜4−5 絶縁体 6 基板 7−1〜7−5 スルーホール
〜4−5 絶縁体 6 基板 7−1〜7−5 スルーホール
Claims (1)
- 【請求項1】 絶縁体と、前記絶縁体の各々対向する
両面に設けられた第1および第2の入出力ピンとを有す
ることを特徴とする多信号端子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3161091A JPH04245671A (ja) | 1991-01-31 | 1991-01-31 | 多信号端子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3161091A JPH04245671A (ja) | 1991-01-31 | 1991-01-31 | 多信号端子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04245671A true JPH04245671A (ja) | 1992-09-02 |
Family
ID=12335974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3161091A Pending JPH04245671A (ja) | 1991-01-31 | 1991-01-31 | 多信号端子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04245671A (ja) |
-
1991
- 1991-01-31 JP JP3161091A patent/JPH04245671A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002023900A (ja) | 短いループスルー方式のメモリシステム構成を有するメモリモジュール | |
JPH04245671A (ja) | 多信号端子デバイス | |
JPS60105252A (ja) | 機能選択型集積回路 | |
JPS63172475A (ja) | 半導体装置 | |
JPH0774259A (ja) | 半導体記憶装置 | |
JPH04336461A (ja) | 半導体装置 | |
JP2979815B2 (ja) | モジュラジャック | |
JPH0360143A (ja) | 半導体集積回路 | |
JPH0817205B2 (ja) | 半導体集積回路 | |
JPS5817780U (ja) | 多分岐端子台 | |
JPS6373548A (ja) | 半導体集積回路 | |
JPS63312655A (ja) | 半導体集積回路 | |
JPH0297049A (ja) | 集積回路用パッケージ装置 | |
JPH028201U (ja) | ||
JPH03106043A (ja) | 半導体装置 | |
JPS6441503A (en) | Microwave integrated circuit | |
JPS6127024A (ja) | 選択回路 | |
JPS62188819U (ja) | ||
JPS62203528U (ja) | ||
JPS6482552A (en) | Semiconductor device | |
JPS60111126U (ja) | リセツト付遅延回路 | |
JPS6022356A (ja) | 大規模集積回路 | |
JPH04258164A (ja) | マスタースライス方式半導体集積回路 | |
JPS58133440U (ja) | 多針記録電極 | |
JPS60153505U (ja) | ブロツク抵抗 |