JPS63221701A - ストリツプ線路 - Google Patents
ストリツプ線路Info
- Publication number
- JPS63221701A JPS63221701A JP62055849A JP5584987A JPS63221701A JP S63221701 A JPS63221701 A JP S63221701A JP 62055849 A JP62055849 A JP 62055849A JP 5584987 A JP5584987 A JP 5584987A JP S63221701 A JPS63221701 A JP S63221701A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- dielectric substrate
- patterns
- hole
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000926 separation method Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロ波帯のストリップ線路に関するも
のである。
のである。
第３図は従来のストリップ線路であるサスペンデッド線
路を示し、（ａ）は誘電法基板の平面図、（ｂ）。
路を示し、（ａ）は誘電法基板の平面図、（ｂ）。
（Ｃ）は線路の側面断面図を示す。これらの図において
、１２は誘電体基板、ｌｌａ、ｌｌｂは誘電体基板１２
の両面に印−刷された内導体パターン、１３．１４は接
地板、Ｐｌ及びＰ２はそれぞれ入力端子及び出力端子で
ある。
、１２は誘電体基板、ｌｌａ、ｌｌｂは誘電体基板１２
の両面に印−刷された内導体パターン、１３．１４は接
地板、Ｐｌ及びＰ２はそれぞれ入力端子及び出力端子で
ある。
次に動作について説明する。
入力端子Ｐ１に導入されたマイクロ波は、誘電体基板１
２の両面に設けられた内導体パターン１１ａ、ｌｌｂを
通り、出力端子Ｐ２から取り出される。
２の両面に設けられた内導体パターン１１ａ、ｌｌｂを
通り、出力端子Ｐ２から取り出される。
従来のサスペンデッド線路は以上のように構成されてお
り、誘電体基板の両面に内導体パターンがあるので、線
路を交差させる配置が出来ず、回路の構成に制約がある
という問題点があった。
り、誘電体基板の両面に内導体パターンがあるので、線
路を交差させる配置が出来ず、回路の構成に制約がある
という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、線路を交差して配置できるストリップ線路を
得ることを目的とす為。
たもので、線路を交差して配置できるストリップ線路を
得ることを目的とす為。
この発明に係るストリップ線路は、２つの導体パターン
をそれぞれ誘電体基板の両面で支持してなるサスペンデ
ッド線路において、第１の導体パターンの上記誘電体基
板の一方の面側の導体パターンを所定の間隔だけ離隔し
て設け、該導体パターンと他方の面側の導体パターンを
該離隔部近傍にてスルーホールにより導通させ、第２の
導一体パターンの上記誘電体基板の一方の面側の導体パ
ターンを上記離隔部間を通して設け、他方の面側の導体
パターンを上記第１の導体パターンを通すよう所定の間
隔だけ離隔して設けるとともに一方の面側の導体パター
ンと該離隔部近傍でスルーホールにより導通して設ける
ようにしたものである。
をそれぞれ誘電体基板の両面で支持してなるサスペンデ
ッド線路において、第１の導体パターンの上記誘電体基
板の一方の面側の導体パターンを所定の間隔だけ離隔し
て設け、該導体パターンと他方の面側の導体パターンを
該離隔部近傍にてスルーホールにより導通させ、第２の
導一体パターンの上記誘電体基板の一方の面側の導体パ
ターンを上記離隔部間を通して設け、他方の面側の導体
パターンを上記第１の導体パターンを通すよう所定の間
隔だけ離隔して設けるとともに一方の面側の導体パター
ンと該離隔部近傍でスルーホールにより導通して設ける
ようにしたものである。
この発明の別の発明に係るストリップ線路は、第１の誘
電体基板上に第２の誘電体基板を有し、該第２の誘電体
基板上に２つの導体パターンを形成してなるマイクロス
トリップ線路において、第１の導体パターンを、上記第
２の誘電体基板の表面に所定の間隔だけ離隔して設けた
導体パターンと、裏面の該離隔部に対応した部分に設け
られ該離隔部近傍にて上記表面の導体パターンとスルー
ホールにより導通された導体パターンとにより構成し、
第２の導体パターンを上記第２の誘電体基板の表面の上
記第１の導体パターンの離隔部間を通って設けられた導
体パターンにより構成するようにしたものである。
電体基板上に第２の誘電体基板を有し、該第２の誘電体
基板上に２つの導体パターンを形成してなるマイクロス
トリップ線路において、第１の導体パターンを、上記第
２の誘電体基板の表面に所定の間隔だけ離隔して設けた
導体パターンと、裏面の該離隔部に対応した部分に設け
られ該離隔部近傍にて上記表面の導体パターンとスルー
ホールにより導通された導体パターンとにより構成し、
第２の導体パターンを上記第２の誘電体基板の表面の上
記第１の導体パターンの離隔部間を通って設けられた導
体パターンにより構成するようにしたものである。
この発明においては、第１．第２の導体パターンのそれ
ぞれ誘電体基板の相反する向側の導体パターンを所定の
間隔だけ離隔して設け、他方の導体パターンを該離隔部
間を通して設け、両面の導体パターンを該離隔部近傍に
てスルーホールにより導通させたので、マイクロ波の伝
搬を損なうことなく、第１．第２の導体パターンを交差
して配置することができる。
ぞれ誘電体基板の相反する向側の導体パターンを所定の
間隔だけ離隔して設け、他方の導体パターンを該離隔部
間を通して設け、両面の導体パターンを該離隔部近傍に
てスルーホールにより導通させたので、マイクロ波の伝
搬を損なうことなく、第１．第２の導体パターンを交差
して配置することができる。
この発明の別の発明においては、第２の導体パターンを
通すため第１の導体パターンを所定の間隔だけ離隔して
設け、誘電体基板の裏面の該離隔部に対応した部分に上
記第１の導体パターンとスルーホールにより導通した導
体パターンを設けたので、マイクロ波の伝搬を損なうこ
となく、第１゜第２の導体パターンを交差して配置する
ことができる。
通すため第１の導体パターンを所定の間隔だけ離隔して
設け、誘電体基板の裏面の該離隔部に対応した部分に上
記第１の導体パターンとスルーホールにより導通した導
体パターンを設けたので、マイクロ波の伝搬を損なうこ
となく、第１゜第２の導体パターンを交差して配置する
ことができる。
以下、本発明の実施例を図について説明する。
第１図はこの発明の一実施例によるストリップ線路であ
るサスペンデッド線路を示し、（２１）は誘電体基板の
平面図、（ｂｌ、 （Ｃ）は線路の側面断面図を示す。
るサスペンデッド線路を示し、（２１）は誘電体基板の
平面図、（ｂｌ、 （Ｃ）は線路の側面断面図を示す。
これらの図において、４は誘電体基板、ｌａ。
ｌｂ、３ａ、３ｂはそれぞれ誘電体基板４に印刷された
内導体パターンであり、該パターン１ａｔ１ｂは第１の
導体パターンを、３ａ、３ｂは第２の導体パターンを構
成している。５．６は接地板、７は内導体パターン１ａ
とｌｂ、３ａと３ｂをそれぞれ電気的に導通するための
スルーホール、Ｐｌ、Ｐ２．Ｐ３．Ｐ４は入出力端子で
ある０本実施例では、内導体パターン１ａを所定の間隔
だけ離隔して設け、該離隔部間に内導体パターン３ａを
通して設け、また同様に内導体パターン３ｂを離隔して
設け、該離隔部間に内導体パターン１ｂを通して設け、
内導体パターンｌａと１ｂ、３ａと３ｂをそれぞれ上記
離隔部近傍にてスルーホール７により導通している。
内導体パターンであり、該パターン１ａｔ１ｂは第１の
導体パターンを、３ａ、３ｂは第２の導体パターンを構
成している。５．６は接地板、７は内導体パターン１ａ
とｌｂ、３ａと３ｂをそれぞれ電気的に導通するための
スルーホール、Ｐｌ、Ｐ２．Ｐ３．Ｐ４は入出力端子で
ある０本実施例では、内導体パターン１ａを所定の間隔
だけ離隔して設け、該離隔部間に内導体パターン３ａを
通して設け、また同様に内導体パターン３ｂを離隔して
設け、該離隔部間に内導体パターン１ｂを通して設け、
内導体パターンｌａと１ｂ、３ａと３ｂをそれぞれ上記
離隔部近傍にてスルーホール７により導通している。
次に動作について説明する。
端子Ｐ１に導入されたマイクロ波は誘電体基板４上の内
導体パターン３ａ、３ｂから、スルーホール７を通り、
内導体パターン３ａを通り、再びスルーホール７を通り
、内導体パターン３ａ、３ｂを通って端子Ｐ２へ取り出
される。また端子Ｐ３に導入されたマイクロ波も同様に
誘電体基板４上の内導体パターンｌａ、ｌｂから、スル
ーホール７、内２）ｌパターン１ｂ、スルーホール７、
内導体パターンｌａ、ｌｂを通り端子Ｐ４から取り出さ
れる。
導体パターン３ａ、３ｂから、スルーホール７を通り、
内導体パターン３ａを通り、再びスルーホール７を通り
、内導体パターン３ａ、３ｂを通って端子Ｐ２へ取り出
される。また端子Ｐ３に導入されたマイクロ波も同様に
誘電体基板４上の内導体パターンｌａ、ｌｂから、スル
ーホール７、内２）ｌパターン１ｂ、スルーホール７、
内導体パターンｌａ、ｌｂを通り端子Ｐ４から取り出さ
れる。
このように本実施例では、内導体パターン１ａの離隔部
間に内導体パターン３ａを、また内導体パターン３ｂの
離隔部間に内導体パターン１ｂをそれぞれ通して設け、
両面の内導体パターン同志をスルーホール７により導通
したので、マイクロ波の伝搬を損なうことなく、第１．
第２の導体パターンを交差して配置することができる。
間に内導体パターン３ａを、また内導体パターン３ｂの
離隔部間に内導体パターン１ｂをそれぞれ通して設け、
両面の内導体パターン同志をスルーホール７により導通
したので、マイクロ波の伝搬を損なうことなく、第１．
第２の導体パターンを交差して配置することができる。
第２図はこの発明の別の発明の一実施例によるストリッ
プ線路であるマイクロストリップ線路を示し、（ａ）は
誘電体基板の平面図、（ｂ）、 （Ｃ１は線路の側面断
面図を示す、これらの図において、第１図と同一符号は
同じものを示し、４ａは誘電体基板である。本実施例で
は、内導体パターン１ａを所定の間隔だけ離隔して設け
、誘電体基板４の裏面の該離隔部に対応した部分に内導
体パターン１ａとスルーホール７により導通した内導体
パターン１ｂを設けて第１の導体パターンを構成し、内
導体パターン３ａからなる第２の導体パターンを上記離
隔部間を通して設けている。
プ線路であるマイクロストリップ線路を示し、（ａ）は
誘電体基板の平面図、（ｂ）、 （Ｃ１は線路の側面断
面図を示す、これらの図において、第１図と同一符号は
同じものを示し、４ａは誘電体基板である。本実施例で
は、内導体パターン１ａを所定の間隔だけ離隔して設け
、誘電体基板４の裏面の該離隔部に対応した部分に内導
体パターン１ａとスルーホール７により導通した内導体
パターン１ｂを設けて第１の導体パターンを構成し、内
導体パターン３ａからなる第２の導体パターンを上記離
隔部間を通して設けている。
このような構成になるマイクロストリップ線路では、端
子Ｐ１から導入したマイクロ波は端子Ｐ２から取り出さ
れ、端子Ｐ３から導入したマイクロ波は、内導体パター
ンｌａ、久ルーホール７゜内導体パターンｌｂ、スルー
ホール７、内導体パターン１ａを通り端子Ｐ４から取り
出されることとなり、上記実施例と同様にマイクロ波の
伝搬を損なうことなく、第１．第２の導体パターンを交
差して配置することができる。
子Ｐ１から導入したマイクロ波は端子Ｐ２から取り出さ
れ、端子Ｐ３から導入したマイクロ波は、内導体パター
ンｌａ、久ルーホール７゜内導体パターンｌｂ、スルー
ホール７、内導体パターン１ａを通り端子Ｐ４から取り
出されることとなり、上記実施例と同様にマイクロ波の
伝搬を損なうことなく、第１．第２の導体パターンを交
差して配置することができる。
〔牝８ｉの効果〕
以上のように、この発明によれば、第１の導体パターン
の誘電体基板の一方の面側の導体パターンを所定の間隔
だけ離隔して設け、該導体パターンと他方の面側の導体
パターンを該離隔部近傍にてスルーホールにより導通さ
せ、第２の導体パターンの上記誘電体基板の一方の面側
の導体パターンを上記離隔部間を通して設け、他方の面
側の導体パターンを上記第１の導体パターンを通すよう
所定の間隔だけ離隔して設けるとともに一方の面側の導
体パターンと該離隔部近傍でスルーホールにより導通し
て設けるようにしたので、第１．第２の導体パターンを
交差して配置でき、誘電体基板の面積を小さく構成でき
るサスペンデッド線路を得ることができる効果がある。
の誘電体基板の一方の面側の導体パターンを所定の間隔
だけ離隔して設け、該導体パターンと他方の面側の導体
パターンを該離隔部近傍にてスルーホールにより導通さ
せ、第２の導体パターンの上記誘電体基板の一方の面側
の導体パターンを上記離隔部間を通して設け、他方の面
側の導体パターンを上記第１の導体パターンを通すよう
所定の間隔だけ離隔して設けるとともに一方の面側の導
体パターンと該離隔部近傍でスルーホールにより導通し
て設けるようにしたので、第１．第２の導体パターンを
交差して配置でき、誘電体基板の面積を小さく構成でき
るサスペンデッド線路を得ることができる効果がある。
また、この発明の別の発明によれば、第１の導体パター
ンを、第２の誘電体基板の表面に所定の間隔だけ離隔し
て設けた導体パターンと、裏面の該離隔部に対応した部
分に設けられ該離隔部近傍にて上記表面の導体パターン
とスルーホールにより導通された導体パターンとにより
構成し、第２の導体パターンを上記第２の誘電体基板の
表面の上記第１の導体パターンの離隔部間を通って設け
られた導体パターンにより構成するようにしたので、第
１．第２の導体パターンを交差して配置でき、誘電体基
板の面積を小さく構成できるマイクロストリップ線路を
得ることができる効果がある。
ンを、第２の誘電体基板の表面に所定の間隔だけ離隔し
て設けた導体パターンと、裏面の該離隔部に対応した部
分に設けられ該離隔部近傍にて上記表面の導体パターン
とスルーホールにより導通された導体パターンとにより
構成し、第２の導体パターンを上記第２の誘電体基板の
表面の上記第１の導体パターンの離隔部間を通って設け
られた導体パターンにより構成するようにしたので、第
１．第２の導体パターンを交差して配置でき、誘電体基
板の面積を小さく構成できるマイクロストリップ線路を
得ることができる効果がある。
第１図はこの発明の一実施例によるストリップ線路であ
るサスペンデッド線路を示し、（ａ）はその誘電体基板
の平面図、（ｂ３． （Ｃ）はその線路の側面断面図、
第２図はこの発明の別の発明の一実施例によるストリッ
プ線路であるマイクロストリップ線路を示し、（ａ）は
その誘電体基板の平面図、 （ｂ）、 （Ｃ）はその線
路の側面断面図、第３図は従来δストリップ線路である
サスペンデッド線路を示し、（ａｌはその該誘電体基板
の平面図、（ｂ３． （Ｃ）はその線路の側面断面図で
ある。 図において、ｌａ、ｌｂ、’３ａ、３ｂは内導体パター
ン、４，４ａは誘電体基板、５，６は接地板、７はスル
ーホールである。 なお図中同一符号は同−又は相当部分を示す。
るサスペンデッド線路を示し、（ａ）はその誘電体基板
の平面図、（ｂ３． （Ｃ）はその線路の側面断面図、
第２図はこの発明の別の発明の一実施例によるストリッ
プ線路であるマイクロストリップ線路を示し、（ａ）は
その誘電体基板の平面図、 （ｂ）、 （Ｃ）はその線
路の側面断面図、第３図は従来δストリップ線路である
サスペンデッド線路を示し、（ａｌはその該誘電体基板
の平面図、（ｂ３． （Ｃ）はその線路の側面断面図で
ある。 図において、ｌａ、ｌｂ、’３ａ、３ｂは内導体パター
ン、４，４ａは誘電体基板、５，６は接地板、７はスル
ーホールである。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）第１、第２の導体パターンをそれぞれ誘電体基板
の両面で支持してなるサスペンデッド線路であって、 上記第１の導体パターンは、上記誘電体基板の一方の面
側に所定の間隔だけ離隔して設けられた導体パターンと
、他方の面側に設けられ該離隔部近傍で一方の面側の導
体パターンとスルーホールにより導通された導体パター
ンとからなり、上記第２の導体パターンは、上記誘電体
基板の一方の面側で上記離隔部間を通って設けられた導
体パターンと、他方の面側で上記第１の導体パターンを
通すよう所定の間隔だけ離隔して設けられ該離隔部近傍
で一方の面側の導体パターンとスルーホールにより導通
された導体パターンとからなることを特徴とするストリ
ップ線路。 - （２）第１の誘電体基板上に第２の誘電体基板を有し、
該第２の誘電体基板上に第１、第２の導体パターンを形
成してなるマイクロストリップ線路であって、 上記第１の導体パターンは、上記第２の誘電体基板の表
面に所定の間隔だけ離隔して設けられた導体パターンと
、上記第２の誘電体基板の裏面の上記離隔部に対応した
部分に設けられ上記導体パターンと上記離隔部近傍にて
スルーホールにより導通された導体パターンとからなり
、 上記第２の導体パターンは、上記第２の誘電体基板の表
面の上記第１の導体パターンの離隔部間を通って設けら
れた導体パターンからなることを特徴とするストリップ
線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055849A JPS63221701A (ja) | 1987-03-11 | 1987-03-11 | ストリツプ線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055849A JPS63221701A (ja) | 1987-03-11 | 1987-03-11 | ストリツプ線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63221701A true JPS63221701A (ja) | 1988-09-14 |
Family
ID=13010482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055849A Pending JPS63221701A (ja) | 1987-03-11 | 1987-03-11 | ストリツプ線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63221701A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287503A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 高周波カップリング防止構造 |
| JP2002368507A (ja) * | 2001-06-06 | 2002-12-20 | Murata Mfg Co Ltd | 積層型伝送線路交差チップ |
| EP2869395A1 (en) * | 2013-11-05 | 2015-05-06 | Alcatel Lucent | Stripline crossover |
| JP2016015670A (ja) * | 2014-07-03 | 2016-01-28 | 日立金属株式会社 | アンテナ装置 |
-
1987
- 1987-03-11 JP JP62055849A patent/JPS63221701A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287503A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 高周波カップリング防止構造 |
| JP2002368507A (ja) * | 2001-06-06 | 2002-12-20 | Murata Mfg Co Ltd | 積層型伝送線路交差チップ |
| EP2869395A1 (en) * | 2013-11-05 | 2015-05-06 | Alcatel Lucent | Stripline crossover |
| JP2016015670A (ja) * | 2014-07-03 | 2016-01-28 | 日立金属株式会社 | アンテナ装置 |
| CN105322303A (zh) * | 2014-07-03 | 2016-02-10 | 日立金属株式会社 | 天线装置 |
| CN105322303B (zh) * | 2014-07-03 | 2019-09-17 | 日立金属株式会社 | 天线装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625169A (en) | Electronic parts with an electrode pattern between two dielectric substrates | |
| JPH1041710A (ja) | 空気誘電体ストリップ線路 | |
| JPH0236285Y2 (ja) | ||
| JPS6228603B2 (ja) | ||
| GB1187619A (en) | Improvements relating to Electrical Interconnection Grids | |
| JPS63221701A (ja) | ストリツプ線路 | |
| JPH04802A (ja) | トリプレート線路形基板間接続素子 | |
| US5834991A (en) | Thick film lange coupler | |
| JPH0447989Y2 (ja) | ||
| JPH07131159A (ja) | 多層配線基板 | |
| JP2004153795A (ja) | 伝送路 | |
| JP2720964B2 (ja) | マイクロ波線路の立体交差回路装置 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH051097Y2 (ja) | ||
| JPS61158910U (ja) | ||
| JP2000123893A (ja) | ライトアングルコネクタ | |
| JPH02219302A (ja) | マイクロストリップ線路キャパシタ | |
| JPS5892101A (ja) | マイクロ波回路 | |
| JPH02207470A (ja) | プリント基板用コネクタ | |
| JPS63172475A (ja) | 半導体装置 | |
| JPH04165701A (ja) | 立体交差型マイクロストリップライン | |
| KR20030091522A (ko) | 마이크로파 방향성 결합기 | |
| JP3660539B2 (ja) | 方向性結合器 | |
| JPS61107238U (ja) | ||
| JPH02273484A (ja) | 印刷配線板構造 |