JPH06140603A - ゲートアレイ方式半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 中間導体を不要とすることにより、搭載でき
るゲート数を増大させるゲートアレイ方式半導体装置を
提供することにある。 【構成】 半導体装置１は、内部回路１１と多数の入出
力バッファ１２とで構成する。内部回路１１を構成する
各横一列の基本セル群には、配列された各基本セル１３
に電源を供給するための一対の電源線１６ａ，１６ｂを
形成している。また、入出力バッファ１２は、電源線１
６ａ，１６ｂに電源を供給するための電源ピン１２ａ，
１２ｂを有する。電源ピン１２ａを形成した入出力バッ
ファ１２の一辺の長さを基準長とし、基本セルの縦、横
の長さを、この基準長の１／ｍ、１／ｎ（ｍ，ｎは整
数）に設定し、電源線１６ａ，１６ｂと電源ピン１２
ａ，１２ｂとの位置合わせを不要とし、互いを直接、電
気的に接続して構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の基本セルを半導
体基板上に一面に敷き詰めたチャンネルレス型のゲート
アレイ方式半導体装置に関するものである。

【０００２】

【従来の技術】チャンネルレス型ゲートアレイ方式半導
体装置の一般的な構成を図３に示す。この半導体装置４
０は、内部回路４１と多数の入出力バッファ４２とを備
えており、内部回路４１は、この半導体装置４０の中央
部に位置し、多数の基本セル４３を一面に敷き詰めた状
態に規則正しく配列して構成している。入出力バッファ
４２は、この内部回路４１の外周部を囲むようにして環
状に配設されており、この各入出力バッファ４２を経由
して、内部回路４１と外部回路との間で信号の授受が行
われる。

【０００３】また、図４に拡大して示すように、この内
部回路４１と入出力バッファ４２との間には、内部回路
４１の外周部を囲むように、カバーメタルと呼ばれる２
本の中間導体４４ａ、４４ｂが設けられており、入出力
バッファ４２の２本の電源線４５ａ、４５ｂとそれぞれ
個々に電気的に接続している。さらに、内部回路４１を
構成する横一列の各基本セル群には、この基本セル群を
構成する各基本セル４３に電源を供給するための２本の
電源線４６ａ、４６ｂが形成されており、この電源線４
６ａ、４６ｂの一端が、それぞれＡｌ１層を介して中間
導体４４ａ、４４ｂに接続されている。

【０００４】このようにして、入出力バッファ４２から
供給される電源を、一旦、中間導体４４ａ、４４ｂによ
って受け、さらにこの中間導体４４ａ、４４ｂから、各
基本セル群の電源線４６ａ、４６ｂに電源が供給され
る。

【０００５】

【発明が解決しようとする課題】このように環状の中間
導体４４ａ、４４ｂを利用することによって、各入出力
バッファ４２の電源ピン４２ａ、４２ｂと、基本セル群
の電源線４６ａ、４６ｂとの位置合わせが不要となる利
点を有する。しかし、基板上には、中間導体４４ａ、４
４ｂを形成するための領域を確保しなければならず、こ
のため、基本セルを搭載できる領域が制約を受けること
になり、ゲート数の増大を妨げる１つの原因となってい
た。

【０００６】本発明は、こにような課題を解決すべくな
されたものであり、その目的は、従来から形成していた
中間導体を不要とすることにより、搭載できるゲート数
を増大させるゲートアレイ方式半導体装置を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明にかかるゲートア
レイ方式半導体装置は、半導体基板上に複数の基本セル
を縦横に敷き詰めて形成した内部回路と、この内部回路
の外周に沿って配列した複数の入出力バッファとを有す
るチャンネルレス型のゲートアレイ方式半導体装置にお
いて、内部回路を構成する各横一列の基本セル群には、
配列された各基本セルに電源を供給するための一対の電
源線が、この基本セル群の一端から他端に亘って形成さ
れており、この電源線の両端部に位置する前記入出力バ
ッファには、この電源線に電源を供給するための複数の
電源供給端子を備えており、この電源供給端子を備えた
入出力バッファの一辺の長さを基準長とし、この入出力
バッファの一辺に相対する基本セルの一辺の長さを、こ
の基準長の１／ｍ（ｍは整数）に設定し、入出力バッフ
ァの電源供給端子と、これに相対する基本セルの電源線
とを、直接、電気的に接続したものとして構成する。

【０００８】また、この基本セルの残る両側の辺の長さ
を、この基準長の１／ｎ（ｎは整数）に設定することも
できる。

【０００９】

【作用】このように基本セルの寸法を規定することによ
り、この基本セルを縦方向にｍ個配列した長さが、電源
供給端子を備えた入出力バッファの一辺の長さと一致す
るように作用する。従って、全ての入出力バッファと基
本セルとが、同じ位置関係で配列されることになる。従
って、電源線の終端の位置と、入出力バッファの各電源
供給端子の位置との相対的な位置関係も一義的に定ま
る。

【００１０】また、この基本セルの残る両側の辺の長さ
を、この基準長の１／ｎ（ｎは整数）に設定した場合に
は、この基本セルを横方向にｎ個配列した長さが、入出
力バッファの電源供給端子を備えた一辺の長さに等しく
なり、同様の作用を奏する。

【００１１】

【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。図１に、チャンネルレス型のゲートアレイ方
式半導体装置の構成を示す。この半導体装置１０は、内
部回路１１と多数の入出力バッファ１２とを備えて構成
される。

【００１２】内部回路１１は、この半導体装置１０の中
央部に位置し、多数の基本セル１３を縦横に一面に敷き
詰めた状態に規則正しく配列しており、各基本セル１３
間の配線設計のみで、所望の内部回路が形成される構成
となっている。

【００１３】多数の入出力バッファ１２は、この内部回
路１１の外周を囲むようにして環状に配設されており、
この入力バッファ１２を経由して、内部回路１１と外部
回路（図示せず）との間で信号の授受が行われる。

【００１４】図２に、入出力バッファ１２と内部回路１
１の一部を拡大して示す。図１では省略したが、内部回
路１１を構成する横一列の各基本セル群には、この基本
セル群を構成する各基本セル１３に電源を供給するため
の２本の電源線１６ａ、１６ｂが形成されている。

【００１５】図示の例では、縦方向に並ぶ入出力バッフ
ァ１２に対して、縦方向に３つの基本セル１３が相対し
ており、各入出力バッファ１２は、この電源線１６ａ、
１６ｂに電源を供給するための電源ピン１２ａ、１２ｂ
を３対備えている。また、この各電源ピン１２ａ、１２
ｂの間隔も、相対する電源線１６ａ、１６ｂの間隔に一
致しており、相対する各電源ピン１２ａ、１２ｂと電源
線１６ａ、１６ｂとは、Ａｌ１層を介して、直接、電気
的に接続されている。

【００１６】一方、横方向に並ぶ入出力バッファ１２に
対しては、１つ入出力バッファ１２に対して、横方向に
６個の基本セル１３が相対して配列された状態である。
また、内部回路１１には、この入出力バッファ１２で規
定される範囲内に、縦方向に延びる一対の補助線１７
ａ，１７ｂが形成されており、この補助線１７ａ，１７
ｂが、Ａｌ２層を介して入出力バッファ１２の電源ピン
１２ａ、１２ｂと、直接、電気的に接続された状態であ
る。

【００１７】なお、図２では一端側のみを図示したが、
対向端側においても同様に電源線１６ａ、１６ｂ或いは
補助線１７ａ，１７ｂと、入出力バッファ１２の電源ピ
ン１２ａ、１２ｂとが接続された状態である。

【００１８】ここで、入出力バッファ１２と基本セル１
３との寸法の相対的な関係について説明する。これらの
寸法は、入出力バッファ１２における電源ピンを備えた
一辺の寸法を基準長として定めており、この基準長に対
し、各基本セルの縦（ｈ）・横（ｗ）の寸法を、それぞ
れ１／ｍ、１／ｎ（ｍ、ｎは整数）に設定している。た
とえば、図２の例では、入出力バッファ１２の電源ピン
１２ａ，１２ｂを備えた一辺の長さが１２０μｍであれ
ば、基本セル１３の縦（ｈ）・横（ｗ）の寸法は、それ
ぞれ４０μｍ（ｍ＝３），２０μｍ（ｎ＝６）となる。

【００１９】このように基本セル１３の寸法を、入出力
バッファ１２に合わせて規定することにより、この基本
セル１３を縦方向にはｍ個、横方向にはｎ個配列させた
長さが、入出力バッファ１２の電源ピン１２ａ，１２ｂ
を備えた一辺の長さに等しくなるものである。

【００２０】従って、このようにして入出力バッファ１
２の寸法と基本セル１３の寸法とを相対的に決定し、各
入出力バッファ１２及び基本セル１３を所定の位置に配
列形成すれば、各入出力バッファの一辺に対し、整数個
の基本セルがそれぞれ規則正しく配列されることにな
る。従って、各電源ピンの位置と、これに相対する基本
セル群の電源線の位置とが、自動的に位置合わせされる
ため、回路設計自体も容易に行うことができる。

【００２１】本実施例では、入出力バッファの電源ピン
を備えた一辺の長さを１２０μｍとし、基本セルの縦及
び横の寸法を、それぞれ４０μｍ及び２０μｍとした
が、この数値に限定するものではなく、前述した関係を
満たす寸法であれば限定するものではない。

【００２２】

【発明の効果】以上説明したように、本発明にかかるゲ
ートアレイ方式半導体装置は、電源供給端子を備えた入
出力バッファの一辺の長さを基準長とし、この辺に相対
する基本セルの一辺の寸法を、この基準長の１／ｍ（ｍ
は整数）に設定したので、この基本セルを縦方向にｍ個
配列した寸法と、入出力バッファの電源供給端子を備え
た一辺の寸法とを一致させることができ、これによっ
て、配列された全ての入出力バッファと基本セルとを、
同じ位置関係で配列させることができる。

【００２３】また、このように全ての入出力バッファと
基本セルとが、同じ位置関係で配列するので、基本セル
群を亘る電源線の終端の位置と、入出力バッファの各電
源供給端子の位置との相対的な位置関係も一義的に定ま
り、両者の位置合わせも不要となる。

【００２４】このように、入出力バッファの電源供給端
子と基本セル群の電源線とを直接接続することにより、
従来使用していた中間導体が不要となり、この領域にも
基本セルを形成することができ、一定の領域内に搭載で
きるゲート数を増大させることが可能となる。

【図面の簡単な説明】

【図１】本発明にかかるゲートアレイ方式半導体装置の
構成を示す平面図である。

【図２】図１における半導体装置の一部を拡大して示す
平面図である。

【図３】従来のゲートアレイ方式半導体装置の構成を示
す平面図である。

【図４】図３における半導体装置の一部を拡大して示す
平面図である。

【符号の説明】 １０…半導体装置、１１…内部回路、１２…入出力バッ
ファ、１２ａ、１２ｂ…電源ピン（電源供給端子）、１
３…基本セル、１６ａ、１６ｂ…電源線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体基板上に複数の基本セルを縦横に敷
   き詰めて形成した内部回路と、この内部回路の外周に沿
   って配列した複数の入出力バッファとを有するチャンネ
   ルレス型のゲートアレイ方式半導体装置において、 前記内部回路を構成する各横一列の基本セル群には、配
   列された各基本セルに電源を供給するための一対の電源
   線が、この基本セル群の一端から他端に亘って形成され
   ており、 この電源線の両端部に位置する前記入出力バッファに
   は、この電源線に電源を供給するための複数の電源供給
   端子を備えており、 この電源供給端子を備えた入出力バッファの一辺の長さ
   を基準長とし、この入出力バッファの一辺に相対する基
   本セルの一辺の長さを、前記基準長の１／ｍ（ｍは整
   数）に設定し、 前記入出力バッファの電源供給端子と、これに相対する
   基本セルの電源線とを、直接、電気的に接続したもので
   あることを特徴とするゲートアレイ方式半導体装置。
2. 【請求項２】前記基本セルの残る両側の辺の長さを、前
   記基準長の１／ｎ（ｎは整数）に設定したものであるこ
   とを特徴とする請求項１記載のゲートアレイ方式半導体
   装置。