JPS61294875A - 光発電素子 - Google Patents
光発電素子Info
- Publication number
- JPS61294875A JPS61294875A JP60136532A JP13653285A JPS61294875A JP S61294875 A JPS61294875 A JP S61294875A JP 60136532 A JP60136532 A JP 60136532A JP 13653285 A JP13653285 A JP 13653285A JP S61294875 A JPS61294875 A JP S61294875A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- elements
- transparent conductive
- connection
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/206—Electrodes for devices having potential barriers
- H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
- H10F77/215—Geometries of grid contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
- H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
- H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
- H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
- H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
- H10F19/904—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells characterised by the shapes of the structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、素子間接続を容易にしだ元発を素子に関す
るものである。
るものである。
第４図は１例えばステン／ス基板上に形成された従来の
アモルファス光ｘＡｔ素子（以下単に素子という）の接
続電極パターン？示す図であり、第５図は素子７２枚以
上接続してなるモジュールの構成図である。
アモルファス光ｘＡｔ素子（以下単に素子という）の接
続電極パターン？示す図であり、第５図は素子７２枚以
上接続してなるモジュールの構成図である。
第４図において、１はステン／ス基板、２はこのステン
レス基板１上に形成された７モル７アス膜、３は前記ア
モルファス膜２上に形成された透明導電膜、４は前記ス
テンレス基板１上に形成された基板側電極、５は前記透
明導電膜３上に形成された表面側電極、６は２枚以上の
素子を接続する接続リード線である。
レス基板１上に形成された７モル７アス膜、３は前記ア
モルファス膜２上に形成された透明導電膜、４は前記ス
テンレス基板１上に形成された基板側電極、５は前記透
明導電膜３上に形成された表面側電極、６は２枚以上の
素子を接続する接続リード線である。
また第５図において、７は端部素子間を接続するための
端部リード線である。なお、第５図では全素子は直列に
接続されているが、２並列接続以上の並列接続にも同様
に端部リード線７が必要となる。
端部リード線である。なお、第５図では全素子は直列に
接続されているが、２並列接続以上の並列接続にも同様
に端部リード線７が必要となる。
次に、従来の接続電極パターンによる接続方法について
説明する。第４図に示すよ５に、接続電極に方向性を持
っているため、光発電モジュール馨構成する際、まず、
素子の向きを揃えて配列し、素子間の接続を行い、また
端部の素子間の接続は第５図に示すように端部リードＭ
７＋１−用いて行う。
説明する。第４図に示すよ５に、接続電極に方向性を持
っているため、光発電モジュール馨構成する際、まず、
素子の向きを揃えて配列し、素子間の接続を行い、また
端部の素子間の接続は第５図に示すように端部リードＭ
７＋１−用いて行う。
従来の素子は以上のような接続電極パターンで構成され
ているので、素子製造工程で素子の向きは必ず全数揃え
ておく必要がある。またモジュール組立時に接続の方向
が必然的に決定されるため、配列工程に時間がかかる。
ているので、素子製造工程で素子の向きは必ず全数揃え
ておく必要がある。またモジュール組立時に接続の方向
が必然的に決定されるため、配列工程に時間がかかる。
さらに、端部）Ｊ−ド線Ｔが必要となるので、七ジュー
ルの充填効率が高くできない等数多くの問題点があった
。
ルの充填効率が高くできない等数多くの問題点があった
。
この発明は、上記のような問題点を解消するためになさ
れたもので、素子製造工程で素子の向きｔ揃える必要が
なく、またモジュール組立工程の素子配列時に、その向
きを考えながら作業する必要がなく、かつ端部リード線
を不要とする光発電素子を提供することを目的とする。
れたもので、素子製造工程で素子の向きｔ揃える必要が
なく、またモジュール組立工程の素子配列時に、その向
きを考えながら作業する必要がなく、かつ端部リード線
を不要とする光発電素子を提供することを目的とする。
〔問題点を解決するための手段〕
この発明に係る光発電素子は、基板１１Ｍ！極な４回対
称形のパターンに形成したものである。
称形のパターンに形成したものである。
この発明における接続電極パターンは、４回対称形に形
成されているので、素子の配列に方向性を考慮せずに配
置することができる。
成されているので、素子の配列に方向性を考慮せずに配
置することができる。
第１図はこの発明の一実施例を示すものである。
この図において、１はステンノス板、２はこのステンＶ
ス板１上に形成されたアモルファス膜、３はｌｉ前前記
７ルルフアス膜２上形成された透明導電膜、５はこの透
明導電膜３上に形成された表面側電極、８は前記ステン
レス基板１上に設けられた４回対称形（中心０７通るＸ
軸、Ｙ軸に関し各位置が互いに対称）の基板側電極、８
は前記透明導電膜３上に形成された表面側接続電極であ
る。
ス板１上に形成されたアモルファス膜、３はｌｉ前前記
７ルルフアス膜２上形成された透明導電膜、５はこの透
明導電膜３上に形成された表面側電極、８は前記ステン
レス基板１上に設けられた４回対称形（中心０７通るＸ
軸、Ｙ軸に関し各位置が互いに対称）の基板側電極、８
は前記透明導電膜３上に形成された表面側接続電極であ
る。
また第２図において、１Ｇは２枚以上の素子を接続する
素子間接続リード線である。なお、この第２図において
は、素子は全直列接続されている。
素子間接続リード線である。なお、この第２図において
は、素子は全直列接続されている。
そして、第２図のＡ部の拡大図を第３図に示す。
上記実施例において、接続電極パターンが４回対称形と
なっているため、アモルファス膜製造工程、透明導電膜
形成工程１表面側電極形成工程およびモジュール組立工
程において、素子の向きｔ考慮することなく投入するこ
とができる。また素子間接続リード１Ｈ１０の接続を行
っただけで第２図に示すよ°うな接続ができるため、従
来必要とされた端部リード線Ｔ（第５図）を不要のもの
とすることができる。さらに、素子に方向性がないため
、全素子直列接続時でも２並列以上の接続時においても
、全く同様に素子配列することができ、素子間接続リー
ド線１０の接続形態を変えるだけで自由に接続が可能と
なる。
なっているため、アモルファス膜製造工程、透明導電膜
形成工程１表面側電極形成工程およびモジュール組立工
程において、素子の向きｔ考慮することなく投入するこ
とができる。また素子間接続リード１Ｈ１０の接続を行
っただけで第２図に示すよ°うな接続ができるため、従
来必要とされた端部リード線Ｔ（第５図）を不要のもの
とすることができる。さらに、素子に方向性がないため
、全素子直列接続時でも２並列以上の接続時においても
、全く同様に素子配列することができ、素子間接続リー
ド線１０の接続形態を変えるだけで自由に接続が可能と
なる。
上記の実施例により、従来の端部リード線７が不要のた
め、モジュール充填効率を高めることができ、結果的に
七ジュール有効面積効率を上げることができる。
め、モジュール充填効率を高めることができ、結果的に
七ジュール有効面積効率を上げることができる。
なお、上記実施例では、４回対称の基板側電極８を角製
基板の四隅に位置させたが、特にこれらは四隅に位置す
る必要はなく、角型基板の各辺上であればいずれの位置
に構成しても同様の効果かある。
基板の四隅に位置させたが、特にこれらは四隅に位置す
る必要はなく、角型基板の各辺上であればいずれの位置
に構成しても同様の効果かある。
また上記実施例では、表面側接続電極９も４回対称形と
したが、これは対称形である必要は全くなく、自由なパ
ターンに形成してもよい。
したが、これは対称形である必要は全くなく、自由なパ
ターンに形成してもよい。
さらに、上記実施例では、モジュール構成として全素子
１列接続としたが、２並列以上の並列接続でも、従来の
地部リード線７はいずれも不要であることはいうまでも
ない。。
１列接続としたが、２並列以上の並列接続でも、従来の
地部リード線７はいずれも不要であることはいうまでも
ない。。
この発明は以上説明したとおり、素子の基板側電極ｔ４
回対称形のパターンに形成したので、製造工程、七ジュ
ール組立工程の簡略化ができ、さらに、モジュール有効
面積効率を高めることができる効果がある。
回対称形のパターンに形成したので、製造工程、七ジュ
ール組立工程の簡略化ができ、さらに、モジュール有効
面積効率を高めることができる効果がある。
第１図はこの発明の一実施例の電極パターンを示す図、
第２図は第１図の実施例を用いた光発電素子モジュール
の構成図、第３図は第２図のＡ部の拡大図、第４図は従
来の光発電素子の電極パターンを示す図、第５図は従来
の光５１電素子モジュールの構成図である。 図において、１はステンレス基板、２は７モルフ７ス膜
、３は透明導電膜、５は表面側電極、Ｂは基板側電極、
９は表面側接続電極、１０は素子間接続リード線である
。 なお、各図中の同一符号は同一または相当部分を示す。
第２図は第１図の実施例を用いた光発電素子モジュール
の構成図、第３図は第２図のＡ部の拡大図、第４図は従
来の光発電素子の電極パターンを示す図、第５図は従来
の光５１電素子モジュールの構成図である。 図において、１はステンレス基板、２は７モルフ７ス膜
、３は透明導電膜、５は表面側電極、Ｂは基板側電極、
９は表面側接続電極、１０は素子間接続リード線である
。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (2)
- （１）角型基板上にアモルファス膜と透明導電膜とが形
成され、前記角型基板に設けられる基板側電極と、前記
透明導電膜上に形成された表面側および表面側接続電極
とを備えたアモルファス光発電素子において、前記基板
側電極を４回対称形のパターンに形成したことを特徴と
する光発電素子。 - （２）正方形基板の四隅に基板側電極を位置せしめ、こ
の基板側電極の近傍に表面側接続電極を位置せしめたこ
とを特徴とする特許請求の範囲第（１）項記載の光発電
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136532A JPS61294875A (ja) | 1985-06-21 | 1985-06-21 | 光発電素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136532A JPS61294875A (ja) | 1985-06-21 | 1985-06-21 | 光発電素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294875A true JPS61294875A (ja) | 1986-12-25 |
Family
ID=15177386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136532A Pending JPS61294875A (ja) | 1985-06-21 | 1985-06-21 | 光発電素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294875A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651924A1 (fr) * | 1989-09-08 | 1991-03-15 | Solarex Corp | Panneau solaire et procede pour assembler un tel panneau avec ses cellules et elements d'interconnexion. |
| US5567248A (en) * | 1995-09-05 | 1996-10-22 | Chung; Darius | Modular solar cell contact arrangement |
| JP2012238884A (ja) * | 2005-09-30 | 2012-12-06 | Sanyo Electric Co Ltd | 太陽電池セルの製造方法および太陽電池セルユニットの製造方法 |
| DE102004049160B4 (de) * | 2003-10-10 | 2014-09-25 | Hitachi, Ltd. | Silicium-Solarzelle mit gitterförmigen Elektroden auf beiden Seiten des Siliciumsubstrats und Herstellverfahren für diese Silicium-Solarzelle |
| CN116632118A (zh) * | 2023-07-18 | 2023-08-22 | 英利能源发展有限公司 | 光伏组件的制备方法 |
-
1985
- 1985-06-21 JP JP60136532A patent/JPS61294875A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651924A1 (fr) * | 1989-09-08 | 1991-03-15 | Solarex Corp | Panneau solaire et procede pour assembler un tel panneau avec ses cellules et elements d'interconnexion. |
| US5567248A (en) * | 1995-09-05 | 1996-10-22 | Chung; Darius | Modular solar cell contact arrangement |
| DE102004049160B4 (de) * | 2003-10-10 | 2014-09-25 | Hitachi, Ltd. | Silicium-Solarzelle mit gitterförmigen Elektroden auf beiden Seiten des Siliciumsubstrats und Herstellverfahren für diese Silicium-Solarzelle |
| JP2012238884A (ja) * | 2005-09-30 | 2012-12-06 | Sanyo Electric Co Ltd | 太陽電池セルの製造方法および太陽電池セルユニットの製造方法 |
| CN116632118A (zh) * | 2023-07-18 | 2023-08-22 | 英利能源发展有限公司 | 光伏组件的制备方法 |
| CN116632118B (zh) * | 2023-07-18 | 2023-09-26 | 英利能源发展有限公司 | 光伏组件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0149458B1 (en) | Liquid crystal display unit | |
| EP0339154B1 (en) | Memory card | |
| US4131755A (en) | Interconnection for photovoltaic device array | |
| EP0344367B1 (en) | Monolithic flat panel display apparatus | |
| JPS61294875A (ja) | 光発電素子 | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPH0481332B2 (ja) | ||
| JPS60218870A (ja) | フオトセンサアレイ | |
| JPS62213261A (ja) | 長尺素子アレイ部材 | |
| JPH01209759A (ja) | 光電変換装置 | |
| JPS59138355A (ja) | 記憶装置の多層実装構造 | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JPH0724332B2 (ja) | プリント回路板 | |
| JPS61248456A (ja) | 混成集積回路装置及びそれに使用するリ−ドフレ−ム | |
| JPH0469426B2 (ja) | ||
| JPS62203387A (ja) | 非晶質光発電素子モジユ−ルの製造方法 | |
| JPH0427098Y2 (ja) | ||
| GB2218847A (en) | Semiconductor devices | |
| JPH0512138U (ja) | サーマルヘツド | |
| JPS6023982Y2 (ja) | 混成集積回路 | |
| JPH01303747A (ja) | イメージセンサにおける駆動回路基板の配線構造 | |
| JPS6048066B2 (ja) | 磁気バブルメモリデバイス | |
| JPS6223132A (ja) | 集積回路 | |
| JPH0250471A (ja) | 半導体装置 | |
| JPS63219158A (ja) | 一次元イメ−ジセンサ |