JPH0250471A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0250471A JPH0250471A JP63201256A JP20125688A JPH0250471A JP H0250471 A JPH0250471 A JP H0250471A JP 63201256 A JP63201256 A JP 63201256A JP 20125688 A JP20125688 A JP 20125688A JP H0250471 A JPH0250471 A JP H0250471A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- container
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000007789 sealing Methods 0.000 abstract 2
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にP G A (Pin
Grid Array)型パッケージを有する半導体装
置に関する。
Grid Array)型パッケージを有する半導体装
置に関する。
従来、この種の半導体装置は第3図(a)。
(b)に示すように、半導体チップを封止した容器1の
底面に行及び列が互に直交する行列状に配列して設けた
リード2を備えたPGA型パッケージを有していた。
底面に行及び列が互に直交する行列状に配列して設けた
リード2を備えたPGA型パッケージを有していた。
上述した従来の半導体装置は、底面に設けたリードが直
交する行列状に配列されていたため、印刷配線基板へ実
装する場合の占有面積が多いという欠点があった。
交する行列状に配列されていたため、印刷配線基板へ実
装する場合の占有面積が多いという欠点があった。
本発明の半導体装置は、半導体チップを封止した容器と
、前記半導体チップの電極と電気的に接続して前記容器
に行列状に配列して設けたリードとを有する半導体装置
において、前記リードが等間隔で且つ互に60”の角度
で交差する2つの平行線群の各交点に配置されて構成さ
れる。
、前記半導体チップの電極と電気的に接続して前記容器
に行列状に配列して設けたリードとを有する半導体装置
において、前記リードが等間隔で且つ互に60”の角度
で交差する2つの平行線群の各交点に配置されて構成さ
れる。
次に、本発明について図面を参照して説明する。
第1図(’a)、(b)は本発明の第1の実施例を説明
するための半導体装置の側面図及び底面図である。
するための半導体装置の側面図及び底面図である。
半導体チップを封止した六角形の容器1の底面に前記半
導体チップの各電極と電気的に接続したり−ド2が等間
隔で互に60°の角度で交差する2つの平行線群の各交
点に配置されて設けられている。
導体チップの各電極と電気的に接続したり−ド2が等間
隔で互に60°の角度で交差する2つの平行線群の各交
点に配置されて設けられている。
第2図(a)、(b)は本発明の第2の実施例を説明す
るための半導体装置の側面図及び底面図である。
るための半導体装置の側面図及び底面図である。
半導体チップを封止した容器1の形状が三角形である以
外は第1の実施例と全く同じであり印刷配線基板へ実装
する場合の占有面積が少なくなるという利点がある。
外は第1の実施例と全く同じであり印刷配線基板へ実装
する場合の占有面積が少なくなるという利点がある。
以上説明したように本発明は、PGA型パッケージを有
する半導体容器の底面に設けたリードを等間隔で互に6
0°の角度で交差する2つの平行線群の各交点に配列し
ていることにより、印刷配線基板へ実装する場合の占有
面積を少なくすることができるという効果がある。
する半導体容器の底面に設けたリードを等間隔で互に6
0°の角度で交差する2つの平行線群の各交点に配列し
ていることにより、印刷配線基板へ実装する場合の占有
面積を少なくすることができるという効果がある。
従来の半導体装置と同一のリード間隔で配置した場合、
リード1本当りの占有面積が約り4%少なくなる効果が
ある。
リード1本当りの占有面積が約り4%少なくなる効果が
ある。
第1図(a>、(b)及び第2図(a)。
(b)は本発明の第1及び第2の実施例を説明するちめ
の半導体装置の側面図及び底面図、第3図(a)、(b
)は従来の半導体装置を説明するための側面図及び底面
図である。 1・・・容器、2・・・リード。
の半導体装置の側面図及び底面図、第3図(a)、(b
)は従来の半導体装置を説明するための側面図及び底面
図である。 1・・・容器、2・・・リード。
Claims (1)
- 半導体チップを封止した容器と、前記半導体チップの電
極と電気的に接続して前記容器の底面に行列状に配列し
て設けたリードとを有する半導体装置において、前記リ
ードが等間隔で且つ互に60゜の角度で交差する2つの
平行線群の各交点に配置されていることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201256A JPH0250471A (ja) | 1988-08-12 | 1988-08-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201256A JPH0250471A (ja) | 1988-08-12 | 1988-08-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0250471A true JPH0250471A (ja) | 1990-02-20 |
Family
ID=16437927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63201256A Pending JPH0250471A (ja) | 1988-08-12 | 1988-08-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0250471A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123164A (ja) * | 1984-11-19 | 1986-06-11 | Mitsubishi Electric Corp | 半導体集積回路用パツケ−ジ |
-
1988
- 1988-08-12 JP JP63201256A patent/JPH0250471A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123164A (ja) * | 1984-11-19 | 1986-06-11 | Mitsubishi Electric Corp | 半導体集積回路用パツケ−ジ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20040030206A (ko) | 반도체 패키지 | |
KR910001950A (ko) | 집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법 | |
JPH0250471A (ja) | 半導体装置 | |
JPH0216791A (ja) | 混成集積回路装置 | |
JPS59139660A (ja) | 半導体装置 | |
JPS61123164A (ja) | 半導体集積回路用パツケ−ジ | |
JPH04237154A (ja) | 半導体パッケージ | |
JP2000022079A (ja) | 半導体集積回路 | |
JPS62122139A (ja) | 半導体記憶装置 | |
JPH01196138A (ja) | マスタスライス集積回路 | |
JPH03148842A (ja) | フレキシブル基板の構造 | |
JPH01103855A (ja) | 半導体装置 | |
JPH06260583A (ja) | 半導体パッケージ | |
JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
JPS63250144A (ja) | ゲ−トアレイ半導体装置 | |
JPS6193613A (ja) | 半導体集積回路装置 | |
JPH01200692A (ja) | 半導体モジュール | |
JP2856324B2 (ja) | 電子装置 | |
JPS63107144A (ja) | 半導体装置 | |
JPH0618385Y2 (ja) | 表示装置 | |
JPH0427098Y2 (ja) | ||
JPH0548048A (ja) | マスタスライス型半導体集積回路装置 | |
JPS5920000Y2 (ja) | 半導体メモリデバイス | |
JPS6230340A (ja) | 半導体装置 | |
JPH0897323A (ja) | 半導体パッケージ |