JPH01196138A - マスタスライス集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は矩形をなすチップの中央部に内部セル領域が配
置され、その周囲に入出力セル列及びボンデイングパッ
ドが配置されたマスタスライス集積回路に関する。

［従来の技術］ 第３図はケースに搭載された従来のマスタスライス集積
回路を示す模式的平面図である。ケース９の中央部に矩
形のチップ１が搭載されており、ケース９には複数のス
テッチ１０が配置されている。チップ１のチップ辺近傍
にはこのチップ辺に平行に複数のボンデイングパッド５
が一列に配置されており、この各ボンデイングパッド５
と夫々対応するステッチ１０とか夫々ボンデインクワイ
ヤ１１により接続されている。

チップ１の中央部には矩形の内部セル領域２が形成され
ており、この領域２には内部セル（図示せず）が行列状
に配置されている。内部セル領域２の近傍には、その各
辺に平行に複数個の入出力セル３が１列にアレイ状に配
置されて入出力セル列４が形成されている。各入出力セ
ル３と夫々対応するボンデイングパッド５とは夫々パタ
ーン形成された配線６により接続されている。なお、第
３図においては、図面の簡単化のために、ステッチ１０
、ボンデインクワイヤ１１、ボンデイングパッド５、配
線６及び入出力セル３は、夫々その一部のみしか図示し
ていない。

第３図に示すように、一般的に入出力セル３の配置ピッ
チに比してボンデイングパッド５の配置ピッチの方が大
である。このため、入出力セル３とボンデイングパッド
５との間には配線６を収容するポンチインクパッド入出
力セル間配線領域７か設けられている。また、入出力セ
ル列４と内部セル領域２との間には入出力セル３と内部
セルとを接続する配線（図示せず）及び内部セル同士を
接続する配線（図示せず）を収容する周辺配線領域８が
設けられている。

［発明が解決しようとする課題］ しかしながら、上述した従来のマスタスライス集積回路
においては、一般的に、ボンデイングパッド５の配置ピ
ッチに比して、ケース９のステ・ンチ１０の配置ピッチ
の方が大きい。このため、チップ１のコーナー部近傍の
ホンデイングパ・／ド５と、これに対応するステッチ１
０とを接続するボンデインクワイヤ１１は、第３図に示
すように、チップ辺に対し鋭角に交差する。従って、チ
・ンプ１のコーナー部近傍に配置されたボンディングｉ
＜ラド５を接続するボンディングワイヤ１１はその相互
間の間隔が小さくなり、このようなボンディングワイヤ
１１は隣接するボンディングパット５及びステッチ１０
等に接触する危険性か高い。

また、ボンデインクパッド５の列と入出力セル３の入出
力セル列４とはチップ辺に平行であるから、配線６の収
容領域７の幅は一定であるのに加え、ボンデイングパッ
ドらの配置ピッチと入出力セル３の配置ピッチとが異な
るので、チップ１のコーナー部においては、配線密度が
小さくなり、このコーナー部における配線領域７が無駄
に使用されている。また、このコーナー部においては、
これらの配線６が不必要に長くなり、回路動作の遅延時
間の増大を招来するという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
ボンディングワイヤか隣接するホンディングパット及び
ステッチ等に接触する危険性を低減することができると
共に、ボンデイングパッドと入出力セルとを接続する配
線を短縮して回路動作の遅延時間の増大を防止すること
かできるマスタスライス集積回路を提供することを目的
とする。

［課題を解決するための手段］ 本発明に係るマスタスライス集積回路は、矩形をなすチ
ップの中央部に配置された内部セル領域と、入出力セル
がアレイ状に配置された入出力セル列と、前記入出力セ
ルに夫々対応して設けられたボンデイングパッドと、を
有し、このボンデイングパッドはチップ辺コーナー部側
のものがチップ辺中央のものよりもチップ辺との間隔が
長い位置に配設されていることを特徴とする。

［作用］ 本発明においては、チップ辺コーナ部に配置されたボン
デイングパッドはチップ辺中央に配置されたホンディン
グパットに比して、チップ辺との間の間隔が長い。この
ため、例えば、このチップをケースに搭載してケースの
ステッチとボンデインクパットとをボンディングワイヤ
により接続すると、チップ辺コーナー部のボンデイング
パッドに接続されたボンナインクワイヤとチップ辺との
交差角度が従来に比して大きくなるので、コーナー部に
おいてもボンディングワイヤ相互間の間隔を比較的大き
くすることかできる。従って、ボンディングワイヤと隣
接するボンデインクワイヤ、ボンデイングパッド又はス
テッチとか接触する虞れが少なくなる。

また、矩形をなすチップのチップ辺コーナー部に配置さ
れたボンデイングパッドは、チップ辺中央に配置された
ものよりも、チップ辺との間隔か大きいから、チップ辺
コーナー部のボンデインクパッドは従来よりも内部セル
領域に近い。このため、チップ辺コーナー部のボンデイ
ングパッドと入出力セルとを接続する配線の長さが短縮
され、回路動作の遅延時間が減少する。

［実施例］ 以下、添付の図面を参照して本発明の実施例について説
明する。第１図は本発明の第１の実施例に係るマスタス
ライス集積回路がケースに搭載されたところを示す模式
的平面図である。

矩形のチップ１３はケース９の中央部に搭載されており
、ケース９の縁部には複数のステッチ＝　６− １０が配置されている。チップ１３の内部セル領域２は
チップ１３の中央部に矩形状をなして形成されており、
この領域２には内部セル（図示せず〉が行列状に配置さ
れている。入出力セル列４は内部セル領域２の近傍にチ
ップ１３及び内部セル領域２の各辺に平行に形成されて
おり、この入出力セル列４には複数個の入出力セル３が
直線的にアレイ状に配置されている。

複数個のボンデイングパッド１４は、チップ１３のチッ
プ辺と入出力セル列４との間の領域に内部セル領域２を
中心として連続的に配置されている。この各ホンディン
グパッド１４と夫々対応する入出力セル３とはボンデイ
ングパッド入出力セル間配線１５により接続されている
。

この場合に、チップ１３の一つの辺に平行の入出力セル
列４に対応するボンデイングパッド１４の列は、そのチ
ップ辺コーナー部のボンデイングパッド１４がチップ辺
中央のボンデイングパッド１４よりもチップ辺から遠く
なるように配置されている。従って、ホンディングパッ
ド１４の列と入出力セル列４との間に設けられた配線収
容領域１６は、チップ１３のコーナー部においてその幅
が狭くなっている。

一方、各ボンデイングパッド１４と夫々対応するステッ
チ１０とはポンディングワイヤ１２により接続されてい
る。また、入出力セル列４と、内部セル領域２との間の
周辺配線領域８には、入出力セル３と内部セルとを接続
する配線（図示せず）と、内部セル同士を接続する配線
く図示せず）とが形成される。なお、第１図中、２点鎖
線にて示すボンディングワイヤ１１は、従来のように、
ボンデイングパッドがチップ１３の各辺に平行に一直線
に配置された場合（図示せず）のものである。

また、第１図においては、図面の簡略化のなめに、ステ
ッチ１０、ボンディングワイヤ１２、ボンデイングパッ
ド１４、配線１５及び入出力セル３はその一部のみを示
しである。

第１図に示すように、ボンディングワイヤ１２とチップ
辺とがなす角度はボンディングワイヤ１１がチップ辺に
対してなす角度よりも大きく、チップ辺との間の交差角
度の鋭角性が軽減されている。従って、チップ１３のコ
ーナー部においてもポンディングワイヤ１２相互間の間
隔は比較的大きいのて、ボンデインクワイヤ１２は隣接
するホンディングワイヤ１２、ボンデイングパッド１４
又はケース９のステッチ１０と接触する虞れが小さい。

例えば、第３図において、パッド５の寸法を１００μｍ
角、パッド５相互間の中心間間隔を１５０μｍとし、チ
ップ１のコーナー部側の端部に配置されたホンティング
パッド５とこの端部から２番目のホンディングパッド５
とに夫々結線されるボンディングワイヤ１１がチップ辺
に対して交差する角度が夫々３８．９度及び４３．７度
となるように、ケース９のステッチ１０が配置されてい
るとする。この場合は、前記２番目のボンデイングパッ
ド５に接続されたボンディングワイヤ１１とチップ１の
端部に配置されたボンデイングパッド５との間の最短距
離は標準状態において約３５μｍとなる。

一方、本実施例においては、１つの入出力セル列４に対
応するボンデイングパッド１４のうち、チップ１３のコ
ーナー部側の端部に配置されたボンデイングパッド１４
と、この端部から２番目のボンデイングパッド１４とは
、夫々チップ辺から、例えば、２００μｍ及び１５０μ
ｍだけ離隔させて配置しである。このため、この２つの
ボンデイングパッド１４に結線されるボンディングワイ
ヤ１２とチップ辺とが交差する角度は夫々４８．１度及
び５０，８度であり、前述の従来の配置の場合に比して
増加する。この場合には、前記２番目のボンデイングパ
ッド１４に接続されたボンディングワイヤ１′２と、チ
ップ１３の端部に配置されたホンディングパッド１４と
の間の最短距離は標準状態において約７５μｍとなり、
従来の３５μｍに比して著しく増大する。

また、ボンデイングパッド１４と入出力セル３とを接続
する配線１５を収容する配線領域１６は同領域を通過す
る配線数が減少するチップ１３のコーナー部においてそ
の幅か狭くなっているので、この配線領域１６の面積に
占める配線１５自体の面積の割合（配線密度）はコーナ
ー部においても比較的大きい。このため、無駄なスペー
スが生じることはない。また、配線１５の長さをチップ
１３のコーナー部において従来よりも短くすることがで
き、配線１５に基く回路動作の遅延時間を減少させるこ
とができる。

第２図は本発明の第２の実施例に係るマスタスライス集
積回路を示す模式的平面図である。第２図において第１
図と同一物には同一符号を付して説明を省略する。この
第２の実施例は第１の実施例の入出力セル列４に替えて
入出力セル１８からなる入出力セル列１つを配設してい
る点が異なる。

ボンデインクパッド１４は、第１の実施例と同様に、チ
ップ辺のコーナー部側の端部に位置するものが、チップ
辺中央に位置するものよりもチップ辺から遠さかる位置
に配置されている。そして、本実施例においては、この
ボンデイングパッド１４と夫々対応する入出力セル１８
とはいずれも同一の間隔で配置されている。つまり、入
出力セル１８もチップ１７の４コ一ナ一部側のものが、
チップ辺中央のものよりも、チップ辺からの距離が長く
なるように、階段状に配置されている。このため、各入
出力セル１８と内部セル（図示せず）とを接続する配線
（図示せず）及び内部セル同士を接続する配線（図示せ
ず）を収容する周辺配線領域２０はチップ１７の中央部
でその幅か広く、チップ１７のコーナー部ではその幅が
狭い。従って、配線が最も混雑するチップ中央部におい
ては、配線上必要な幅広の領域が確保され、比較的配線
が疎となるチップコーナー部においては、無駄なスペー
スが生じることがないように、領域２０の幅が狭くなっ
ている。このように、本実施例においては、配線領域２
０が極めて有効に使用されている。

また、ボンデインクパッド１４は第１の実施例と同一の
配置となっているので、ボンデインクパッドが一直線上
に配置された場合に比して、ボンディングワイヤ１２が
隣接するボンデインクワイヤ１２、ボンティングパッド
１４又はステッチ１０と接触する危険性は極めて低い。

更に、各入出力セル１８と夫々対応するボンデイングパ
ッド１４との間の間隔は全て同一であるから、両者を接
続する配線（図示せず）の長さは、チップ１７のコーナ
ー部におけるものも中央部におけるものと同様に短い。

従って、回路動作の遅延時間が更に一層減少する。

［発明の効果］ 以上説明したように、本発明によれば、チップ辺コーナ
ー部側の端部のボンデイングパッドを、チップ辺中央部
のボンデイングパッドに比して、チップ辺との間隔が長
くなるように配置したから、このチップをケースに搭載
する場合にはボンディングワイヤとチップ辺とがなす交
差角度が従来に比して大きくなり、ボンディングワイヤ
が隣接するボンディングワイヤ、ケースのステッチ又は
ボンデイングパッドに接触する危険性が著しく軽減され
る。また、ボンティングパッドと入出力セルとを接続す
る配線が従来に比して短縮されるので、回路動作の遅延
時間が減少すると共に、ボンデイングパッドと入出力セ
ルとの間の配線領域が配線密度が疎のチップ辺コーナー
部側て狭くなるので、この配線領域のスペースが有効に
使用されるという効果も奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るマスタスライス集
積回路を示す模式的平面図、第２図は本発明の第２の実
施例に係るマスタスライス集積回路を示す模式的平面図
、第３図は従来のマスタスライス集積回路を示す模式的
平面図である。 １．１３．１７．チップ、２；内部セル領域、３．１８
；入出力セル、４，１９；入出力セル列、５．１４；ボ
ンデイングパッド、６，１５；ホンディングバッド入出
力セル間配線、７，１６；ボンデイングパッド入出力セ
ル間配線領域、８゜２０；周辺配線領域、９；ケース、
１０ニスチツチ、ｌＬ１２；ボンディングワイヤ

Claims (1)

【特許請求の範囲】
1. （１）矩形をなすチップの中央部に配置された内部セル
   領域と、入出力セルがアレイ状に配置された入出力セル
   列と、前記入出力セルに夫々対応して設けられたボンデ
   イングパッドと、を有し、このボンディングパッドはチ
   ップ辺コーナー部側のものがチップ辺中央のものよりも
   チップ辺との間隔が長い位置に配設されていることを特
   徴とするマスタスライス集積回路。