JPH06260583A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH06260583A JPH06260583A JP4344693A JP4344693A JPH06260583A JP H06260583 A JPH06260583 A JP H06260583A JP 4344693 A JP4344693 A JP 4344693A JP 4344693 A JP4344693 A JP 4344693A JP H06260583 A JPH06260583 A JP H06260583A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- package
- electrodes
- lead
- pga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】多電極化の進む半導体集積回路において半導体
パッケージの肥大化を防ぎパッケージのサイズ縮小をお
こなう。 【構成】半導体パッケージのリード線は複数の電極で構
成されている。電極の間は絶縁体で分離絶縁されている
ので独立した電極として異なる信号を出力することがで
きる。この様にすれば一本のリードで複数の電極を有し
ているので例えば一本のリードに２つの電極を持った場
合リード本数は従来と比べ１／２になりパッケージサイ
ズの縮小が可能になる。
パッケージの肥大化を防ぎパッケージのサイズ縮小をお
こなう。 【構成】半導体パッケージのリード線は複数の電極で構
成されている。電極の間は絶縁体で分離絶縁されている
ので独立した電極として異なる信号を出力することがで
きる。この様にすれば一本のリードで複数の電極を有し
ているので例えば一本のリードに２つの電極を持った場
合リード本数は従来と比べ１／２になりパッケージサイ
ズの縮小が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージに関
し、特にリード構造に関する。
し、特にリード構造に関する。
【０００２】
【従来の技術】従来の半導体パッケージはピングリッド
アレイ（以下ＰＧＡと略す）クワッドフラットパッケー
ジ（以下ＱＦＰと略す）など多くの形状のものが存在す
る。
アレイ（以下ＰＧＡと略す）クワッドフラットパッケー
ジ（以下ＱＦＰと略す）など多くの形状のものが存在す
る。
【０００３】ＰＧＡの外形図を図３に示す。半導体チッ
プはＰＧＡの胴体部１に封入されている。前記胴体部１
の底面には単一の電極で構成されるリード２がアレイ状
に前記胴体部に対し垂直に立てられている。
プはＰＧＡの胴体部１に封入されている。前記胴体部１
の底面には単一の電極で構成されるリード２がアレイ状
に前記胴体部に対し垂直に立てられている。
【０００４】次にＱＦＰの外形図を図４に示す。ＱＦＰ
では胴体部１の側面より、単一の電極で構成されるリー
ド２が出ている。リード２はＱＦＰが実装されるプリン
ト基板への接続が容易になるよう、整形されている。
では胴体部１の側面より、単一の電極で構成されるリー
ド２が出ている。リード２はＱＦＰが実装されるプリン
ト基板への接続が容易になるよう、整形されている。
【０００５】半導体パッケージは近年多電極化が進んで
おり電極数がＰＧＡでは５２８，ＱＦＰでは３０４のパ
ッケージが開発されている。
おり電極数がＰＧＡでは５２８，ＱＦＰでは３０４のパ
ッケージが開発されている。
【０００６】
【発明が解決しようとする課題】この従来の半導体パッ
ケージでは−電極−リードであるため多電極化は必然的
にリード数の増加となり、パッケージの肥大化をもたら
す欠点があった。ＰＧＡの場合、リードが増加し、リー
ドの行列数が増えるとパッケージサイズが増加する。Ｑ
ＦＰではリードが増える毎にパッケージサイズが大きく
なる。
ケージでは−電極−リードであるため多電極化は必然的
にリード数の増加となり、パッケージの肥大化をもたら
す欠点があった。ＰＧＡの場合、リードが増加し、リー
ドの行列数が増えるとパッケージサイズが増加する。Ｑ
ＦＰではリードが増える毎にパッケージサイズが大きく
なる。
【０００７】パッケージサイズの肥大化を緩和するため
リードを細くし、リードピッチを短縮する方法がある
が、充分な機械的強度がＬＳＩの動作試験やプリント基
板への実装時必要であるため、リードの微細化，リード
ピッチの短縮は非常に困難である。そのため多電極化は
パッケージの肥大化とならざるを得ない欠点があった。
リードを細くし、リードピッチを短縮する方法がある
が、充分な機械的強度がＬＳＩの動作試験やプリント基
板への実装時必要であるため、リードの微細化，リード
ピッチの短縮は非常に困難である。そのため多電極化は
パッケージの肥大化とならざるを得ない欠点があった。
【０００８】本発明の目的は、多電極化の進む半導体集
積回路において、半導体パッケージの肥大化を防ぎ、パ
ッケージのサイズを縮小できる半導体パッケージを提供
することにある。
積回路において、半導体パッケージの肥大化を防ぎ、パ
ッケージのサイズを縮小できる半導体パッケージを提供
することにある。
【０００９】
【課題を解決するための手段】本発明の半導体パッケー
ジは個々のリードが複数の電極を有し、該電極は個々の
リードの中で互いに絶縁体により絶縁分離されている。
ジは個々のリードが複数の電極を有し、該電極は個々の
リードの中で互いに絶縁体により絶縁分離されている。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＰＧＡパッケージの斜視
図及びそのリード拡大斜視図である。ＰＧＡの全てのリ
ードは図１（ｂ）に示しているように第１の電極４と第
２の電極４２を有している。第１の電極４１，第２の電
極４２は絶縁体３により絶縁分離されているので、独立
した２つの電極として異なる信号を出力することができ
る。
る。図１は本発明の一実施例のＰＧＡパッケージの斜視
図及びそのリード拡大斜視図である。ＰＧＡの全てのリ
ードは図１（ｂ）に示しているように第１の電極４と第
２の電極４２を有している。第１の電極４１，第２の電
極４２は絶縁体３により絶縁分離されているので、独立
した２つの電極として異なる信号を出力することができ
る。
【００１１】本実施例では、一本のリードに２つの電極
を有しているので、従来のＰＧＡパッケージのリード本
数に比べ１／２のリード本数で従来と同等の電極数を得
ることができることから、リードの行列数を小さくする
ことができる。
を有しているので、従来のＰＧＡパッケージのリード本
数に比べ１／２のリード本数で従来と同等の電極数を得
ることができることから、リードの行列数を小さくする
ことができる。
【００１２】図２は本発明の第２の実施例のＧＦＰの斜
視図及びそのリード部の拡大斜視図である。ＱＦＰの場
合、平坦な形状をしているリードの中央に絶縁体３が存
在し、第１の電極４１，第２の電極４２を形成している
ことから、従来の１／２のリード本数ですむこととな
る。
視図及びそのリード部の拡大斜視図である。ＱＦＰの場
合、平坦な形状をしているリードの中央に絶縁体３が存
在し、第１の電極４１，第２の電極４２を形成している
ことから、従来の１／２のリード本数ですむこととな
る。
【００１３】
【発明の効果】以上説明したように本発明は、複数の電
極が絶縁体をはさんで絶縁されることにより一本のリー
ドに存在しているのでリード本数が、従来の半導体パッ
ケージのリード本数に比べて半減又はそれ以上の減少を
おこなうことができる。従って、リード本数を減少させ
たのでパッケージの大きさを縮小できるという効果を有
する。
極が絶縁体をはさんで絶縁されることにより一本のリー
ドに存在しているのでリード本数が、従来の半導体パッ
ケージのリード本数に比べて半減又はそれ以上の減少を
おこなうことができる。従って、リード本数を減少させ
たのでパッケージの大きさを縮小できるという効果を有
する。
【００１４】例えは２つの電極を有するリードのＱＦＰ
の場合、リードピッチ，リード幅が不変すると、胴体部
の大きさは１／４となる。
の場合、リードピッチ，リード幅が不変すると、胴体部
の大きさは１／４となる。
【図１】本発明の一実施例のＰＧＡパッケージの斜視図
及びそのリードの拡大斜視図である。
及びそのリードの拡大斜視図である。
【図２】本発明の他の実施例のＱＦＰの斜視図及びその
リードの拡大斜視図である。
リードの拡大斜視図である。
【図３】従来のＰＧＡパッケージの斜視図である。
【図４】従来のＱＦＰパッケージの斜視図である。
１ 胴体 ２ リード ３ 絶縁体 ４１，４２ 電極
Claims (1)
- 【請求項１】 個々のリードは複数の電極を有し、該電
極は個々のリードの中で互いに絶縁体により分離絶縁さ
れていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344693A JPH06260583A (ja) | 1993-03-04 | 1993-03-04 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344693A JPH06260583A (ja) | 1993-03-04 | 1993-03-04 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260583A true JPH06260583A (ja) | 1994-09-16 |
Family
ID=12663934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4344693A Withdrawn JPH06260583A (ja) | 1993-03-04 | 1993-03-04 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019121229A1 (de) * | 2019-08-06 | 2021-02-11 | Infineon Technologies Ag | Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden |
-
1993
- 1993-03-04 JP JP4344693A patent/JPH06260583A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019121229A1 (de) * | 2019-08-06 | 2021-02-11 | Infineon Technologies Ag | Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden |
| US11646258B2 (en) | 2019-08-06 | 2023-05-09 | Infineon Technologies Ag | Electronic devices including electrically insulated load electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04307943A (ja) | 半導体装置 | |
| US6703651B2 (en) | Electronic device having stacked modules and method for producing it | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPS6318654A (ja) | 電子装置 | |
| JPH06260583A (ja) | 半導体パッケージ | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPS61128550A (ja) | 半導体装置 | |
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| KR20030001032A (ko) | 멀티 스택형 패키지의 실장 구조 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPS6230498B2 (ja) | ||
| JPH0661297A (ja) | 半導体装置 | |
| JPH05267576A (ja) | 半導体集積回路 | |
| JPS61123164A (ja) | 半導体集積回路用パツケ−ジ | |
| JPS60261162A (ja) | 半導体装置 | |
| JPS62122139A (ja) | 半導体記憶装置 | |
| JPH02119228A (ja) | 半導体装置 | |
| JPH0897323A (ja) | 半導体パッケージ | |
| JPH0774307A (ja) | 半導体装置 | |
| JPH0362559A (ja) | 集積回路パッケージ | |
| JPH05243467A (ja) | 半導体装置のリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |