JPS6230498B2 - - Google Patents

Info

Publication number
JPS6230498B2
JPS6230498B2 JP54150654A JP15065479A JPS6230498B2 JP S6230498 B2 JPS6230498 B2 JP S6230498B2 JP 54150654 A JP54150654 A JP 54150654A JP 15065479 A JP15065479 A JP 15065479A JP S6230498 B2 JPS6230498 B2 JP S6230498B2
Authority
JP
Japan
Prior art keywords
inner lead
lead
semiconductor device
wire bonding
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54150654A
Other languages
English (en)
Other versions
JPS5674948A (en
Inventor
Kenryo Kawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15065479A priority Critical patent/JPS5674948A/ja
Publication of JPS5674948A publication Critical patent/JPS5674948A/ja
Publication of JPS6230498B2 publication Critical patent/JPS6230498B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にワイヤボンデ
イングを施すインナーリードを改良した半導体装
置に関するものである。
例えばデユアルインライン型パツケージの半導
体装置では、第１図に示すように、リードフレー
ム１の略中央に形成したタブ２上に半導体ペレツ
ト３を固着すると共に、この半導体ペレツト３の
各電極とリードフレーム１の複数のインナーリー
ド４とを夫々金、アルミニウム等のワイヤ５にて
接続し、アウターリード６に導通させるようにな
つている。このリードフレーム１は、通常金属板
をプレス打抜或いはエツチングして形成してい
る。
ところで、一般に前述したような半導体装置で
は、半導体ペレツト３が略方形に形成されている
ことから、リードフレーム１に形成されるタブ２
も略方形に形成される。このため、タブの周囲に
均等な間隔をおいてインナーリードを配設しよう
とすれば、中央のインナーリードはタブの側辺に
対して直角或いは略直角に配設されるが、隅部の
インナーリードはタブ側辺に対して斜め方向に配
設しなければならない。
このため、第２図に一部を拡大図示するよう
に、タブ２の側辺に対する角度が相違する各イン
ナーリード４ａ，４ｂ，４ｃ相互間では、タブ側
辺に沿つた間隔ｘを夫々等しくすると、特に各イ
ンナーリード４ａ，４ｂ，４ｃの先端部、即ち半
導体ペレツトに接続するワイヤをボンデイングす
る部分７ａ，７ｂ，７ｃにおけるワイヤの延設方
向と直角な方向の幅（実効幅）ｙa，ｙb，ｙcが
夫夫相違することになる。この実効幅ｙa，ｙb，
ｙcはタブ側辺に対する角度が小さい（斜め方向
に向けられる）ものほど小さくなる（ｙc＞ｙb＞
ｙa）。
従つて、このようなリードフレームを用いてワ
イヤを自動ボンダによりインナーリードに接続し
ようとすると、自動ボンダのキヤピラリやウエツ
ジにおけるワイヤ延設方向と直角な方向の変動許
容幅が実効幅に応じて相違され、良効なワイヤボ
ンデイングを行なうためには、実効幅の小さなイ
ンナーリードほど自動ボンダの変動を小さく抑え
なければならない。このため、自動ボンダでは実
効幅の最も小さなインナーリードに基づいて変動
幅を制御しなければならず、一般にこの変動幅は
キヤピラリやウエツジのボンデイング速度と相関
を有するため、結果としてインナーリードの実効
幅の低減がボンデイングの低速化を招くという不
具合が生じている。
したがつて、本発明の目的は、自動ボンダにお
けるキヤピラリやウエツジ等のワイヤ延設方向と
直角方向の変動許容幅を大きくしてワイヤボンデ
イングの高速化を図ることができるリード構造を
用いた半導体装置を提供することにある。
以下、本発明の実施例を説明する。
第３図は本発明の半導体装置に用いられるリー
ドフレーム１１の一部拡大平面図であつて第２図
に対応する図であり、１２は略方形に形成された
半導体ペレツト１３が固着されるタブ、１４はこ
のタブ１２の周囲に各先端を配置した複数のイン
ナーリードである。これら各インナーリード１４
は、タブ１２に対する配設位置の相違によつて
夫々タブ側辺に対して先端部がなす角度が相違し
ており、隅のインナーリードほど角度が小さくな
つている。しかしながら、これらインナーリード
は、例えば図においてインナーリード１４ａ，１
４ｂ，１４ｃにて例示するように、各々の先端
部、換言すればワイヤボンデイング部１７ａ，１
７ｂ，１７ｃはタブ側辺に沿う相互間隔ｘを同一
寸法としている一方で、各幅寸法za，zb，zcは
隅部のインナーリードほど大きくし、これによつ
て各ワイヤボンデイング部１７ａ，１７ｂ，１７
ｃの実効幅ｙa′，ｙb′，ｙc′が全て等しくなるよ
うに形成している。そして、この実効幅ｙa′，ｙ
b′，ｙc′は可及的に大きな値とし、少なくとも従
来のリードフレームにおける最大の実効幅よりも
大きくする。
ここで、実効幅は、半導体ペレツト１３の各電
極１８…と各インナーリードのワイヤボンデイン
グ部１７…とにわたつて略真直（平面的に見て）
に延設されるワイヤ１５…の延設方向と直角な方
向、換言すればワイヤボンダのキヤピラリやウエ
ツジ等が移動する方向に直角な方向に測つた幅寸
法であることは前述の通りである。
尚、本実施例では、各インナーリード１４のワ
イヤボンデイング部の実効幅を同一にするのみな
らず、例えばワイヤボンデイング部１７ａ，１７
ｂ，１７ｃの直後のインナーリードを細幅に形成
し、実効幅を増大したことによつて増大したワイ
ヤボンデイング部の面積に対してその直後の部分
のインナーリード面積を低減し、結果として各イ
ンナーリードの面積が従来と変わらないようにし
ているのである。このため、本実施例のインナー
リードでは、ワイヤボンデイング部の形状は略菱
形に形成されることになる。
以上の構成によれば、各インナーリード１４
ａ，１４ｂ，１４ｃ等は全て実効幅が同一でしか
も最大の幅を有するインナーリードの実効幅に等
しくしているため、ワイヤボンデイングを行なう
自動ボンダのキヤピラリやウエツジの変動許容幅
は全てのインナーリードにおいて同一であり、し
かも従来において最大に許されていた幅に等しく
なる。従つて、これまでのように隅部のインナー
リードの実効幅によつて制約を受けることはな
く、自動ボンダの変動が多少大きくても良好なワ
イヤボンデイングを行なうことができるので、変
動幅と相関のあるボンデイングの高速化を実現す
ることができるのである。
尚、本実施例では各インナーリードの面積を従
来のインナーリードの面積に等しくしているの
で、各インナーリード間の面積も従来と同一にな
る。従つて、レジンモールドにてパツケージを形
成した場合には、各インナーリード間に充填され
るレジン量は従来と略等しくなり、あるいは、ガ
ラス封止にてパツケージを形成した場合には、各
インナーリード間に充填されるガラス量は従来と
略等しくなり実効幅の増大によつて封止性が損な
われることもない。
本発明者が前記構成のリードフレームを用いて
半導体装置を製造したところ、自動ボンダの高速
使用が可能となり、24ピンリードフレームを使用
した半導体装置では60〜80秒／個の時間短縮が図
れ、かつ一方では0.5〜１％歩留りが向上した。
また、封止性についても何等問題は生じていな
い。
ここで本発明は所謂絶縁体にメタライズを施し
て形成したようなリードに対しても有効であり、
例えば第４図に示すようなセラミツクベース２０
にメタライズして形成したリード２１の各インナ
ーリード２２に対しても自動ボンダによる高速化
を可能にするのである。
以上のように本発明の半導体装置によれば、半
導体ペレツトの周囲に配設するインナーリードの
先端のワイヤボンデイング部の実効幅を全て同一
にしかつこれを可及的に大きくしたので、自動ボ
ンダにおける変動許容幅を大きくでき、これによ
つて自動ボンダによるワイヤボンデイングの高速
化を実現できるのである。
【図面の簡単な説明】
第１図は従来のリードフレームを使用する半導
体装置の破断平面図、第２図はその一部拡大図、
第３図は本発明の半導体装置の一部拡大平面図、
第４図は他の実施例の斜視図である。 １１…リードフレーム、１２…タブ、１３…半
導体ペレツト、１４，１４ａ，１４ｂ，１４ｃ…
インナーリード、１５…ワイヤ、１７，１７ａ，
１７ｂ，１７ｃ…ワイヤボンデイング部、ｙa′，
ｙb′，ｙc′…実効幅、２０…セラミツクベース、
２１…リード、２２…インナーリード。

Claims (1)

  1. 【特許請求の範囲】 １ ダイボンデイングした半導体ペレツトの周囲
    に配設して半導体ペレツトとの間にワイヤボンデ
    イングを行なう複数のインナーリードを有する半
    導体装置において、前記各インナーリードの先端
    部の幅を実質的に同一としたことを特徴とする半
    導体装置。 ２ 各インナーリードは先端部が幅広で、この幅
    広部の後部を細幅としたことを特徴とする特許請
    求の範囲第１項記載の半導体装置。
JP15065479A 1979-11-22 1979-11-22 Lead structure of semiconductor device Granted JPS5674948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15065479A JPS5674948A (en) 1979-11-22 1979-11-22 Lead structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15065479A JPS5674948A (en) 1979-11-22 1979-11-22 Lead structure of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5674948A JPS5674948A (en) 1981-06-20
JPS6230498B2 true JPS6230498B2 (ja) 1987-07-02

Family

ID=15501562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15065479A Granted JPS5674948A (en) 1979-11-22 1979-11-22 Lead structure of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5674948A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411095U (ja) * 1987-07-10 1989-01-20
WO2014076856A1 (ja) * 2012-11-19 2014-05-22 富士電機株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50674U (ja) * 1973-05-01 1975-01-07
JPS5278372A (en) * 1975-12-25 1977-07-01 Nec Corp Method of blanking of lead frame for electronic parts

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141246Y2 (ja) * 1977-02-28 1986-11-25
JPS5494157U (ja) * 1977-12-16 1979-07-03

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50674U (ja) * 1973-05-01 1975-01-07
JPS5278372A (en) * 1975-12-25 1977-07-01 Nec Corp Method of blanking of lead frame for electronic parts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411095U (ja) * 1987-07-10 1989-01-20
WO2014076856A1 (ja) * 2012-11-19 2014-05-22 富士電機株式会社 半導体装置
JP6024759B2 (ja) * 2012-11-19 2016-11-16 富士電機株式会社 半導体装置
US9728475B2 (en) 2012-11-19 2017-08-08 Fuji Electric Co., Ltd. Lead portion of semiconductor device

Also Published As

Publication number Publication date
JPS5674948A (en) 1981-06-20

Similar Documents

Publication Publication Date Title
JPS6230498B2 (ja)
JP2000058578A (ja) 半導体装置
JP2902918B2 (ja) 表面実装型半導体装置
JPH073849B2 (ja) リ−ドフレ−ム
JP2890621B2 (ja) 混成集積回路装置
JPH0382148A (ja) 半導体装置
JP2859057B2 (ja) リードフレーム
JPS621239A (ja) 半導体装置
JPS5930538Y2 (ja) 半導体装置
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JPS61241954A (ja) 半導体装置
JP2583405B2 (ja) 半導体装置用リードフレーム
JP2986983B2 (ja) 半導体装置
JPS6185832A (ja) ワイヤボンデイング方法
KR200169976Y1 (ko) 반도체 패키지
TW202131464A (zh) 封裝結構
JPH0451476Y2 (ja)
KR940008336B1 (ko) 반도체 패키지
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JP3257266B2 (ja) 半導体装置
JPH02112242A (ja) 半導体装置
JPS633461B2 (ja)
JPH01128440A (ja) 樹脂封止型半導体装置
JPS6230499B2 (ja)
JPH062711U (ja) 樹脂封止型半導体装置