KR910001950A - 집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법 - Google Patents

집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법 Download PDF

Info

Publication number
KR910001950A
KR910001950A KR1019900009709A KR900009709A KR910001950A KR 910001950 A KR910001950 A KR 910001950A KR 1019900009709 A KR1019900009709 A KR 1019900009709A KR 900009709 A KR900009709 A KR 900009709A KR 910001950 A KR910001950 A KR 910001950A
Authority
KR
South Korea
Prior art keywords
conductive
lead
integrated circuit
leads
lead frame
Prior art date
Application number
KR1019900009709A
Other languages
English (en)
Other versions
KR0163348B1 (ko
Inventor
램슨 마이클에이.
지. 하이넨 캐더린
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910001950A publication Critical patent/KR910001950A/ko
Application granted granted Critical
Publication of KR0163348B1 publication Critical patent/KR0163348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음

Description

집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 리드 프레임의 평면도.
제2도는 접착 테이프 및 집적 회로를 도시한 본 발명의 리드 프레임의 사시, 분해도.
제3도는 리드프레임 직접 회로 칩 하부의 접속을 도시한 본 발명의 리드 프레임의 평면도.

Claims (44)

  1. 리드의 제1단부가 집적회로에 접속하기 위한 면적이고, 리드의 제2 단부가 외부 회로와 전기적 접속을 제공하기 위한 면적이 나란한 관계로 연장되는 다수의 연장된 도전성 리드, 및 상기 리드의 각각의 커패시턴스가 거의 동일하게 하기 위해 거의 동일한 상기 리드 각각의 기하학적 영역을 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임.
  2. 제1항에 있어서, 각각의 상기 도전성 리드가 사다리꼴 형태를 갖고, 각각의 상기 리드의 상기 사다리꼴 형태의 기하학적 영역이 거의 동일한 것을 특징으로 하는 리드 프레임.
  3. 제2항에 있어서, 각각의 상기 리드의 상기 사다리꼴 형태가 각각의 상기 제1 단부과 제2단부사이에 배치된 것을 특징으로 하는 리드 프레임.
  4. 제1항에 있어서, 연장된 전력 버스가 상기 도전성 리드와 수직으로 배치된 중앙 부분을 갖고 있고, 상기 도전성 리드와 나란한 관계로 연장되는 단부 부분을 갖고 있는데, 상기 전력 버스 단부부분이 모든 상기 도전성 리드에 대해 동일한 캐피시턴스를 유지하도록 이웃하는 가상 리드로서 동작하기 위해 상기 도전성 리드와 같은 거의 동이한 기하학 영역을 갖고 있는 것을 특징으로 하는 리드 프레임.
  5. 제1항에 있어서, 상기 도전성 리드의 수직으로 연장되고, 상기 리드의 상기 제1단부로부터 떨어져 배치된 중앙 부분을 갖고 있는 연장된 전력 버스, 상기 리드에 대해 나란히 관계내의 상기 리드의 2개의 그룹 사이로 연장되는 상기 전력 버스로부터의 연장부, 및 상기리드에 대해 동일한 캐패시턴스를 유지??록 이웃한 가상 리드와 같이 동작하기 위해 상기 리드로서 거의 동일한 기하학적 영역을 갖고 있는 연장부를 포함하고 있는 것을 특징으로 하는 리드 프레임.
  6. 제1항에 있어서, 상기 도전성 리드가 경사진 중간 부분을 갖고 있고, 상기 도전성 리드중1개의 리드가 상기 도전성 리드중 다른 리드와 분리되어 경사진 것을 특징으로 하는 리드 프레임.
  7. 제6항에 있어서, 상기 도전성 리드의 상기 경사진 중간 부분이 사다리꼴 영역을 형성하고, 모든 상기 도전성 리드중 상기 사다리꼴 영역이 거의 동일한 것을 특징으로 하는 리드 프레임.
  8. 도전성 물질의 시트, 최소한 1개의 전력 버스에 의해 분리된 도전성 리드의 2개의 그룹을 정하기 위해 시트를 관통하는 개구, 상기 전력 버스와 수직으로 나란한 관계로 연장되는 다수의 연장된 리드를 포함하는 도전성 리드의 각각의 그룹, 및 상기 리드의 각각의 캐패시턴스의 기하학적 영역이 거의 동일하게 하기 위해 거의 동일한 상기 리드의 기하학적 영역을 포함하는 것을 특징으로 하는 리드 프레임.
  9. 제8항에 있어서, 상기 리드 각각의 중간 부분이 동일한 기하학 영역의 사다리꼴 형태를 갖는 것을 특징으로 하는 리드 프레임.
  10. 제8항에 있어서, 상기 전력 버스가 도전성 리드의 상기 그룹중 1개의 그룹에 대해 나란한 관계로 배향된 단부 부분을 포함하고, 상기 단부 부분이 상기 도전성 리드로서 거의 동일한 기하학적 영역을 갖고 있는 것을 특징으로 하는 리드 프레임.
  11. 제8항에 있어서, 상기 전력 버스가 이 버스의 중간 영역내에 배치되는데, 상기 연장부가 나란한 관계로 상기 도전성리드 사이에 상기 버스로부터 수직으로 연장되고, 상기 도전성 리드의 동일 캐패시턴스를 보장하도록 의사 리드와 같이 동작하기 위해 상기 도전성 리드로서 거의 동일 기하학 영역을 갖고 있는 것을 특징으로 하는 리드 프레임
  12. 제11항에 있어서, 상기 연장부가 Y형태로된 형태를 갖는데, 상기 Y형태로된 형태의 각각의 레그가 인접한 도전성 리드의 대응 부분으로서 동일한 기하학적 영역을 갖고 있는 것을 특징으로 하는 리드 프레임.
  13. 한쌍의 평행한 연장된 도전성 버스, 각각의 그룹이 상기 전력 버스로부터 분리되어 수직으로 연장되고, 상기 전력 버스의 반대 측면상에 배열된 도전성 리드의 제1 및 제2그룹, 및 상기 리드의 캐패시턴스가 거의 동일하게 하기 위해 거의 동일한 각각의 상기 도전성 리드 영역을 포함하는 것을 특징으로 하는 집적 회로에 접속하기 위한 리드 프레임.
  14. 제13항에 있어서, 상기 집적 회로가 하부에 배치되고, 상기 리드 프레임을 지지하며, 접속 와이어가 능동 집적 회로 소자 디바이스를 형성하기 위해 상기 집적 회로 영역을 상기 전력버스들중 1개의 버스 상기 도전성 리드들에 전기적으로 접속하는 것을 특징으로 하는 리드 프레임.
  15. 제13항에 있어서, 상기 집적 회로가 비도전 층에 의해 상기 리드 프레임으로부터 분리되는 것을 특징으로 하는 리드 프레임.
  16. 제15항에 있어서, 상기 비도전성 층이 상기 리드 프레임 및 상기 집적 회로를 본드하기 위한 접착제를 포함하는 것을 특징으로 하는 리드 프레임.
  17. 제16항에 있어서, 상기 집적 회로에서의 잡음 시일드로서 동작하기 위한 상기 비도전성 층위의 도전성 층을 포함하는 것을 특징으로 하는 리드 프레임.
  18. 제17항에 있어서, 각각의 상기 도전성 리드가 사다리꼴 형태를 갖고 있는데, 각각의 상기 리드의 상기 사다리꼴 형태의 기하학적 영역이 거의 동일한 것을 특징으로 하는 리드 프레임.
  19. 제13항에 있어서, 각각의 상기 전력 버스가 통상적으로 상기 전력 버스 중앙과 수직으로 연장되고 상기 도전성 리드와 나란히 놓여 있는 단부부분을 포함하는 특징으로 하는 리드 프레임.
  20. 제13항에 있어서, 각각의 상기 전력 버스가 상기 도전성 리드 사이의 상기 전력 버스의 중앙으로부터 연장되는 의사 리드 연장부를 포함하는데, 상기 연장부가 인접한 도전성 리드의 대응하는 부분과 거의 동일한 영역을 갖고 있는 레그 부분을 갖는 Y형태를 갖고 있는 것을 특징으로 하는 리드 프레임.
  21. 제13항에 있어서, 각각의 상기 도전성 리드가 상기 전력 버스와 인접하고 수직인 제1단부 부분을 포함하고, 각각의 상기 도전성 리드가 수직으로 각이진 중앙 부분을 포함하고, 상기 전력 버스로부터 원격인 제2 단부 부분을 포함하며, 상기 전력 버스와 수직으로 연장되는 것을 특징으로 하는 리드 프레임.
  22. 제21항에 있어서, 상기 도전성 리드의 상기 중앙 부분이 사다리꼴 형태를 갖는데, 각각의 도전성 리드가 상기 사다리꼴 형태를 보장하도록 길이와 동일한 영역인 것을 특징으로 하는 리드 프레임.
  23. 제21항에 있어서, 도전성 리드의 상기 제1 및 제2 그룹의 1/2의 상기 중앙 부분이 발산하는 각에서 각각의 상기 그룹내의 상기 도전성 리드의 나머지 1/2로 연장되는 것을 특징으로 하는 리드 프레임.
  24. 절연 패키지내에 캡슐화된 집적 회로, 접속부로부터 상기 패키지의 외부와 상기 집적 회로 부분을 연장되는 도전성 리드, 잔여 도전성 리드와 거의 동일한 캐패시턴스를 갖고 있는 각각의 도전성 리드를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  25. 제24항에 있어서, 상기 집적 회로 및 상기 도전성 리드에 인접하여 연장되는 최소한 1개의 전력 버스, 각각의 상기 도전성 리드의 동일한 캐패시턴스를 유지하기 위해 가상 리드로서 동작하도록 상기 도전성 리드에 인접하여 배향된 연장부를 포함하는 상기 전력 버스를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  26. 제24항에 있어서, 상기 집적 회로와 상기 도전성 리드 사이에 배치된 절연층, 및 상기 집적 회로에 잡음시일딩을 제공하기 위해 상기 절연층 상에 배치된 도전층을 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  27. 집적회로, 상기 집적 회로의 동작 측면에 인접하여 배치하기 위한 리드 프레임, 상기 리드 프레임 부분에 상기 집적 회로 부분을 상호 접속하는 접속 와이어, 상기 집적 회로의 최소한 1개의 측면을 따라 나란한 관계로 배열된 다수의 도전성 리드를 포함하는 상기 리드 프레임, 및 상기 집적 회로와 거의 동일한 캐패시턴스를 제공하기 위해 거의 동일한 영역을 갖고 있는 상기 도전성 리드를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  28. 제27항에 있어서, 상기 집적 회로가 다이나믹 등속 호출 메모리를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  29. 제27항에 있어서, 각각의 상기 도전성 리드가 사다리꼴로 정해진 각이진 부분을 갖는데, 상기 도전성 리드의 사다리꼴 영역이 거이 동일한 것을 특징으로 하는 집적 회로 디바이스.
  30. 제27항에 있어서, 상기 집적 회로의 거의 길이를 따라 연장되고, 상기 도전성 리드들이 거의 동일한 캐패시턴스를 갖고 있는 것을 보장하기 위해 상기 도전성 리드중 1개의 리드에 인접한 가상 리드를 포함하는 최소한 1개의 전력 버스를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  31. 제30항에 있어서 상기 가상 리드 연장부가 상기 전력 버스의 단부부분을 구성하는 것을 특징으로 하는 집적 회로 디바이스.
  32. 제30항에 있어서, 상기 가상 리드 연장부가 상기 전력 버스로부터 중앙으로 배치된 연장부를 구성하는 것을 특징으로 하는 집적 회로 디바이스.
  33. 제32항에 있어서, 상기 배치된 연장부가 Y형태를 갖고 있는데, 상기 형태의 각각의 레그가 이웃한 도전성리드의 대응 영역으로서 거의 동일한 영역을 갖고 있는 것을 특징으로 하는 집적 회로 디바이스.
  34. 제27항에 있어서, 상기 도전성 리드들 중 1개의 리드가 상기 도전성 리드들 중 다른 리드로부터 분리되어 경사진 것을 특징으로 하는 집적 회로 디바이스.
  35. 제27항에 있어서, 잡음 시일딩을 제공하기 위해 상기 집적 회로와 상기 리드 프레임 사이에 형성된 도전성 시일드를 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  36. 집적 회로, 상기 집적 회로로부터 집적회로로 전력 및 신호들을 전송하기 위한 다수의 도전성 리드들을 포함하는 리드 프레임 상기 집적 회로와 상기 리드 프레임 사이에 배치된 절연층, 및 상기 집적 회로에 시일딩을 제공하기 위한 상기 절연층에 인접하게 배치된 도전층을 포함하는 것을 특징으로 하는 집적 회로 디바이스.
  37. 제36항에 있어서, 상기 절연층이 상기 리드 프레임을 상기 집적 회로에 부착하기 위한 접착제를 포함하는 것을 특징으로 하는 디바이스.
  38. 제37항에 있어서, 상기 도전층이 상기 절연층상에 형성된 것을 특징으로 하는 디바이스.
  39. 캡슐화된 집적 회로와의 전기적인 접촉부를 제공하기 위한 방법에 있어서, 전기적 신호들이 집적회로로 및 부터 제공될 수 있도록 캡슐화된 집적 회로로부터 외부로 연장되는 도전성 리드들을 배향하는 스텝, 및 각각의 상기 도전성 리드에 대해 동일한 캐패시턴스를 제공하기 위한 거의 동일한 캐패시턴스를 제공하기 위해 거의 동일한 크기 형태를 갖는 상기 도전성 리드들을 구성하는 스텝을 포함하는 것을 특징으로 하는 방법.
  40. 제39항에 있어서, 상기 집적 회로에 전력을 공급하기 위한 전력 버스를 제공하는 스텝, 및 상기 도전성 리드들의 동일 캐패시턴스를 유지하도록 가상 리드들을 포함하기 위한 상기 전력 버스를 구성하는 스텝을 포함하는 것을 특징으로 하는 방법.
  41. 제39항에 있어서, 상기 도전성 리드들과 직접 회로 사이의 도전성 시일딩 층을 제공하는 것을 특징으로 하는 방법.
  42. 집적 회로 패키지를 형성하는 방법에 있어서, 집적 회로의 능동 부분에 인접한 도전성 리드 프레임을 배치하는 스텝, 상기 집적 회로로부터 상기 도전성 리드 프레임을 절연하는 스텝, 상기 리드 프레임 부분과 집적 회로 부분을 선택적으로 상호 접속하는 스텝, 및 각각의 도전성 리드가 거의 동일한 캐패시턴스를 갖도록 상기 리드프레임을 구성하고 배향하는 스텝을 포함하는 것을 특징으로 하는 방법.
  43. 제42항에 있어서, 전력을 제공하기 위해 상기 집적 회로에 인접한 전력 버스를 배향하는 스텝, 및 상기 도전성 리드들의 동일 캐패시턴스를 보장하기 위해 상기 도전성 리드들중 1개의 리드에 인접한 상기 전력 버스 부분을 배향하는 스텝을 포함하는 것을 특징으로 하는 방법.
  44. 제42항에 있어서, 잡음으로부터 시일딩을 제공하기 위해 상기 집적 회로에 인접한 도전성 층을 제공하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009709A 1989-06-30 1990-06-29 집적 회로용 평형 캐패시턴스 리드 프레임 및 이의제조방법 KR0163348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37374289A 1989-06-30 1989-06-30
US373,742 1989-06-30
US373742 1995-01-17

Publications (2)

Publication Number Publication Date
KR910001950A true KR910001950A (ko) 1991-01-31
KR0163348B1 KR0163348B1 (ko) 1998-12-01

Family

ID=23473684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009709A KR0163348B1 (ko) 1989-06-30 1990-06-29 집적 회로용 평형 캐패시턴스 리드 프레임 및 이의제조방법

Country Status (5)

Country Link
EP (2) EP0405871B1 (ko)
JP (1) JPH03102861A (ko)
KR (1) KR0163348B1 (ko)
DE (2) DE69033280T2 (ko)
SG (1) SG49886A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259335B1 (ko) * 1991-12-23 2000-09-01 김영환 리드 온 칩 및 칩 온 리드 구조 패키지 조립방법
KR20020072192A (ko) * 2001-03-08 2002-09-14 조통래 고체 고분자 전해질 막 및 그의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05175409A (ja) * 1991-12-24 1993-07-13 Sony Corp 樹脂封止型半導体装置
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
EP0587112B1 (en) * 1992-09-09 1998-12-02 Texas Instruments Incorporated Reduced capacitance lead frame for lead on chip package
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
JP4256502B2 (ja) 1998-11-12 2009-04-22 新光電気工業株式会社 半導体装置用リードフレームと半導体装置
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259335B1 (ko) * 1991-12-23 2000-09-01 김영환 리드 온 칩 및 칩 온 리드 구조 패키지 조립방법
KR20020072192A (ko) * 2001-03-08 2002-09-14 조통래 고체 고분자 전해질 막 및 그의 제조방법

Also Published As

Publication number Publication date
EP0405871A3 (en) 1991-11-27
JPH03102861A (ja) 1991-04-30
KR0163348B1 (ko) 1998-12-01
SG49886A1 (en) 1998-06-15
DE69034069T2 (de) 2004-04-01
EP0405871B1 (en) 1999-09-08
DE69033280D1 (de) 1999-10-14
EP0405871A2 (en) 1991-01-02
EP0917198A1 (en) 1999-05-19
DE69034069D1 (de) 2003-06-12
DE69033280T2 (de) 1999-12-30
EP0917198B1 (en) 2003-05-07

Similar Documents

Publication Publication Date Title
CA1211859A (en) Electric circuit units
JP2535651B2 (ja) 半導体装置
JP2518569B2 (ja) 半導体装置
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
KR960026505A (ko) 반도체 장치 및 그 제조방법
KR100269281B1 (ko) 반도체장치
US4612564A (en) Plastic integrated circuit package
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
KR920010853A (ko) 수지봉지형 반도체장치
KR960706194A (ko) 계층화된 도전 평면을 갖는 리드 프레임(a lead frame having layered conductive planes)
KR910001950A (ko) 집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법
KR930009036A (ko) 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
JP2917607B2 (ja) 半導体装置用リードフレーム
KR880008441A (ko) 고주파 반도체 소자용 세라믹 패키지
JPS622628A (ja) 半導体装置
KR20010036142A (ko) 다층 리드를 갖는 반도체 칩 패키지
JPH023621Y2 (ko)
JPH04199563A (ja) 半導体集積回路用パッケージ
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2587722Y2 (ja) 半導体装置
JPS62123744A (ja) 半導体装置
JPS60235443A (ja) 半導体装置
KR0134759B1 (ko) 반도체 장치
KR100206975B1 (ko) 반도체 패키지
JPH04164340A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee