JPH03102861A - 集積回路用リードフレーム - Google Patents

集積回路用リードフレーム

Info

Publication number
JPH03102861A
JPH03102861A JP2171300A JP17130090A JPH03102861A JP H03102861 A JPH03102861 A JP H03102861A JP 2171300 A JP2171300 A JP 2171300A JP 17130090 A JP17130090 A JP 17130090A JP H03102861 A JPH03102861 A JP H03102861A
Authority
JP
Japan
Prior art keywords
leads
lead
integrated circuit
conductive
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2171300A
Other languages
English (en)
Inventor
Michael A Lamson
マイケル　エイ　ラムソン
Katherine G Heinen
キャサリン　ジー　ハイネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH03102861A publication Critical patent/JPH03102861A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路、殊に集積回路バンケージと共に使用
される平衡キャパシタンスを有するリードフレームに関
する。
従来より集積回路を実装するために種々の技術が使用さ
れている。例えば、リードフレームを使用して集積回路
を接続する種々の構成が開発されてきており、それには
例えば、フリップフロップ設計や小型のＪ字形リード（
ＳＯＪ）実装技術がある。これら従来技術の多くでは、
集積回路は、リードフレームにより提供されるベッド上
に取付けられ、ワイヤボンドが集積回路からリードフレ
ーム上の導線間を接続する。
ごく最近ではリード・オン・チップ（ＬＯＧ）技術と称
される集積回路実装技術が開発されている。
「エリアワイヤボンディング法によりＩ　ＢＭ−８０−
ｎｓｌ一メガビノトＤＲＡＭチップのユニークなプラス
チック表面取付モジュールの量産方法」　（ワイリアム
Ｃ．ウォード、１９８８年３８回ＥＣＣで公表）と題す
る、論文に述べられているように、この技術は集積回路
の能動領域上にリードフレームを配置するものである。
接着絶縁テープは、リードフレームを集積回路上に接続
し、ワイヤボンドは同回路をリードフレーム上の電力バ
スもしくは導電リードに至るジャンパに接続して正確な
信号経路を提供するようになっている。
ワイヤを種々のリードフレーム上に接続できることによ
ってチップの設計しなおしを要せずにパッケージＩ／Ｏ
を変更可能となるから重要な利点が得られる。何故なら
ば、直接チップを取付けた回路カードに対して行われた
従来のワイヤポンディングと類似の種々のバス又はリー
ド上にワイヤを容易にめぐらすことができるからである
。
従来の実装技術は多くの設計に対して実際上良く機能し
たけれども、集積回路がより複雑で小型なものとなるに
つれて、集積回路パッケージ上の人力リードに対して等
しい負荷キャパシタンスを得ることが重要になってきて
いる。種々の導電リードに対して等しいキャパシタンス
を設けることはＬＯＧ用途にとって特に重要である。な
ぜならば、リードフレームは、絶縁体層により能動集積
回路から隔離されているからである。１６メガＤＲＡＭ
の如き大型のダイナ主ソクランダムアクセスメモリ　（
ＤＲＡＭ）の到来と共に導電入力リードに対する等しい
キャパシタンスの要求も一層重要になっている。かかる
回路では、ＤＲＡＭの処理速度を向上させるために各ア
ドレスラインは隣接するラインと同一の負荷キャパシタ
ンスを有していることが重要である。
更に、ＬＯＧ実装技術ではノイズシールドを追加的に設
ける必要が生じている。そのことは集積回路に対して非
均一な金層が隣接して配置されるためにＬＯＧ素子では
殊のほか重要である。
かくして、集積回路と関連する全リード導線に対して等
しいキャパシタンスを提供する一方、それに対する高度
のノイズ遮断度を維持することのできるリードフレーム
と集積回路実装技術に対する必要が生じている。
本発明によれば、先に開発された実装技術と関連する欠
点と問題点は本発明の実装技術を使用することによって
相当軽減もしくは除去できた。集積回路は、導電リード
が集積回路の一部からパンケージの外部に延びるように
して絶縁パソケージ内に格納する。導電リードの各々は
残存する導電リードとほぼ同一のキャパシタンスを備え
る。
本発明のもう一つの面によれば、相並行した関係に延び
る複数の長尺の導電リードを備えるリードフレームが集
積回路に対して設けられる。リードの第一端は集積回路
に対して接続されるような寸法をとり、リードの第２端
は外部回路に対して電気接続を提供するような寸法をと
る。各リードの幾何学的面積は実質上同一とすることに
よって各リードのキャパシタンスが実質上同一となるよ
うになっている。
更にもう一つの本発明の面によれば、リードフレームは
導電材層内に少なくとも一木の電力バスによって隔離さ
れた２群の導電リードを形戒する開口を設けることによ
って構威される。
導電リードの各群は電力パスに対して垂直に相並行して
延びる複数の長尺リードを形戒する導電材料シート内に
開口を設けることによって構威される。各リードの幾何
学的面積は実質上同一とすることによって各リードのキ
ャパシタンスは実質上同一となっている。
本発明のより特殊な面では、各導電リードは台形をして
いる。各リードの台形は幾何学的面積は残りのリードと
実質上同一となっている。
更に本発明のもう１つの面によれば、少なくとも一本の
電力バスが集積回路と関連している。電力バスの一部は
導電リードの一つに隣接して配向されており、導電リー
ドと実質上同一の幾何学的面積を備えることによってダ
ミーリードとして作用し残存するリードの等しいキャパ
シタンスを確保するようになっている。
本発明のもう一つの面によれば、導電層が絶縁層に隣接
して配置され、後者はリードフレームと集積回路を隔て
ることによって集積回路に対するノイズシールドを提供
するようになっている。
更にもう一つの面によれば、集積回路パノケージを形或
する方法は導電リードフレームを集積回路の能動部分に
隣接して配置することを含む。集積回路の一部はリード
フレームの一部と選択的に相互接続される。リードフレ
ームは、個々の導電リードが同一のキャパシタンスを有
するような構或と向きをしている。導電層を設けて集積
回路に対するノイズシールドを提供することができる。
〔実施例〕
第ｌ図について述べると、本発明のリードフレーム１０
は、例えばほぼ０．００８インチ厚の金、銀等でスポソ
トめっきしたフルハード焼戻しＣＤＡ合金１５１により
構成することができるメタルシ一トより成る。メタルシ
一トは内部にリード形状を形成すべく打抜いた複数の切
欠きを備える。殊に、リード構或は電力を受取るに好適
な長尺の平行な導電ラインを備える一対の電力バス１２
、ｌ４を備える。第１群の導電リード１６はリード１６
を相並行する関係に構威して、電力バス１２に対して全
体として垂直に配置される。同様にして第２群の導電リ
ード１８はリードｌ８を相並行した関係に構威して電力
バス１４に対して全体として垂直に配置される。集積回
路に応じて相異なる数の導電リードを設けることができ
るが、図解例ではｌ本の導電リードは第１群１６より戒
り、１０本の導電リードは第２群１８より或る。導電リ
ード１６、１８を活用して関連する集積回路に対して人
出力信号を提供する。
電力バス１２の各部は電力バス１２の中心部分に対して
垂直に延び全体としてダミーもしくはフォールスリード
２０として識別される。同様にして、電力バス１４の各
部は電力バス１４の中心部に対して全体として垂直に延
び、全体をダミーもしくはフォールスリード２２として
識別される。
電力バス１２、１４の各々は中心延長部２４、２６（ｌ
ｇえる。以下に詳細に述べる如く、これら中心バス延長
部２４、２６はダξ一又はフォールス導電リードとして
作用し、隣接する導電リードの等価キャパシタンスを維
持する働きをする。
本発明の重要な面は、導電リード１６、１８の各々が実
質上同一の幾何学的形状をもって構戒される点である。
かくして、導電リード１６、１８の各々は実質上同一の
キャパシタンスを備える。
リードフレームシ一ト内の切欠きは、また第１群２８の
リード延長部と第２群３０のリード延長部を形或する。
以下に述べるように、これらリード延長部２日、３０は
集積回路パッケージを最終的に組立てる際に一部切断も
しくはトリミングする。ワイヤフレームの相対する端上
には支持バー３２、３４を設けて格納パッケージに対し
て追加的な支えを提供するようになっている。
ロノキング延長部３２ａ、３４ａを設けてプラスチック
容器内に支持バー３２、３４をロソクしてバソケージの
安全性を確保するようにしてある．等価キャパシタンス
が各導電リードに対して設けられる本発明の思想をより
十分に理解するために、導電リード３６を詳細に説明す
る。リード３６は３つの異なる部分より構戒される。第
ｌの部分３６ａは中心電力バス１２から隔たりそれに対
して垂直な向きを威している。リードの第２もしくは中
央部分３６ｂは垂線から電力バス１２方向に角度をなし
ており、台形の断面積を備えている。リードの第３部分
３６ｃは中心電力バス１２に対して垂直に配置される。
続いて述べるように、リードの部分３６ａを使用してリ
ード下部に位置する集積回路の能動部分に対するワイヤ
ボンディングを受取るようにする。リードの部分３６ｃ
は集積回路パッケージから延び、外部回路との物理的接
触を実現するために使用される。ロソキングノッチ３６
『は導電リード３６内に設けられ、続いて述べる格納ス
テップにおいて格納プラスチック内に導電リードのロッ
クを確保できるようにしてある。
本発明の重要な面は各導電リード１６、１８がリード３
６と実質上同一の断面積を有している点である。図面よ
り判る通り、部分３６ａに対応するリードの第１部分は
それぞれ矩形をなしており、同一の断面積を有している
。同様にして、部分３６ｂに対応する台形面積はそれぞ
れ、実質上同一の断面積を有する。本発明の重要な面は
、台形領域を構戒する導電リードの中央部分がそれぞれ
台形領域を形或する同一の長さの上下ベースを備えてい
る点である。殊に、リード３６のベース３６ｄは、リー
ドフレーム上の他の全ての導電リードについて対応する
ベースと長さが同一である。
同様にして、台形領域の下部ベースを構戒するベース３
６ｅは残りの導電リードの他の全ての対応ベースと同一
の長さを有する。また、全導電りード１６、１８の台形
面積の高さは同一であることが判る。ベースと高さが等
しい台形は等しい面積を有するから、本発明は導電リー
ドの全中央面積が等しくなるようにするため容易な方法
を提供する。同様にして、第３導電リードの第３部分３
６ｃの各々の面積は同一であることが判る。導電リード
の各々の幾何学的面積は同一であるため、リードのキャ
パシタンスは実質上同一であることが判るであろう。
本発明の重要な面は、リードを垂線から離れさせること
のできる導電リードの台形中央部分を設けて十分な大き
さの外部リードパッドを収納して外部回路との十分な電
気接触を確保することができるようになっている点であ
る。殊に、グループ１６を構戒する上部の５本の導電リ
ードは垂線から上部方向角度へ偏位し、グループ１６を
形戒する底部の５本の導電リードは垂線から下部方向角
に偏位することが判る。導電リードのユニークな形によ
って幾何学的面積と合成キャパシタンスの変化なしにこ
の偏位を可能にすることができる。
本発明のもう一つの面は、ダミーもしくはフォールスリ
ードを構成する中心バス延長部２４、２６と共にダミー
もしくはフォールスリード２０、２２を設けることであ
る。これらのダミーもしくはフォールスリードがなけれ
ば、本発明の導電リードの幾らかは、かかるリードが両
側を同一形のリードより包囲されていないために、その
隣接リードと異なるキャパシタンスを有することができ
よう。電力バス■２、１４から同一形のダミーもしくは
フォールスリード延長部２０−２６を設けることによっ
て、隣接する導電リードは同一キャパシタンスを備える
ことができる。例えば、ダミー又はフォールスリード２
０がなければ、導電リ一ド３６はそれと緊密に関連する
その下部隣接導電リードのみを備えることになろう。然
しなから、導電リード３６と同一形を備える上部ダミー
リー１・２０を設けることによって、リード３６は両側
を同一リードによって包囲される。
同様にして、中心ハス延長部２４、２６は等価キャパシ
タンスをその隣接リードへ提供する働きをする。延長部
２４、２６は同一構造を有し、各々はＹ形を有すること
が判る。殊に延長部２４について述べると、Ｙ形は脚部
２４ａと２４ｂを備える。脚部２４ａと２４ｂの各々は
構造が同一で２つの隣接する導電リードの中央部と実質
上同一の台形を有することが判る。脚部２４ａと２４ｂ
は、導電リードほどは電力バス１２から外部方向には延
びない。何故ならば、脚部２４ａと２４ｂは気密パソケ
ージの外側に延びることはないであろうからである。脚
部の各々にはロソキングノソチ２４ｃが設けられ、実質
上同一の幾何学面積を維持し、隣接する導電リードが実
質上同一の導電質徂を見ることによってそれら隣接する
導電り一ド内に実質上同一のキャパシタンスが維持され
るようになっている。
延長部２４、２６のＹ形によって、先に述べたようにた
といリードの向きが偏位しても等価キャパシタンスを本
発明の導電リードに対して提供できるようになっている
。若干の場合には、脚部２４ａと２４ｂの形状は隣接す
る導電リードの形と同一ではないために小さなキャパシ
タンスの不均衡を最初に提供することができる。然しな
から、この不均衡は脚部２４ａと２４ｂの長さを周到に
選択して所望の正確なキャパシタンスバランスを提供す
ることによって無効にすることができる。
第２図は、リードフレーム１０の集積回路４０に対する
接続の斜視分解図を示す。集積回路４０はリードフレー
ム１０と共に使用される集積回路４０の任意の適当な形
式を備えることができる。
しかし、ＤＲＡＭの如き集積回路を有する本発明のリー
ドフレームを使用することがとりわけ有益であることが
判った。殊に、１６メグＤＲＡＭの如き回路が極端に複
雑で寸法が小さいために、木発明は、かかる複雑回路と
使用するために特に好適である。
本発明によれば、両面接着剤４２、４４の２片が集積回
路４０の上部に配置され、リードフレーム１０を集積回
路４０の上部に取付ける。チップ上のリード（ＬＯＣ）
の解説に導くのはこの形である。両面接着剤４２、４４
の使用は公知であって、接着剤は、例えば、両側熱硬化
性エボキシ接着剤をコーチソグしたボリアミド膜を備え
ることができる。上記ボリアξド膜は能動障壁としても
作用する。集積回路４０とリードフレーム１０は自立構
造を構戒する。電力バス１２と１４と導篭りード１６、
ｌ８は、電圧、アース、及び制御信号を高度に能率的に
中央に分布させることができる。電力バス１２、１４と
導電リード１６、１８は、集積回路の一次発熱回路上に
直かに積層することによって放熱を最適にすることがで
きる。
リードフレーム１０が第２図に示すような形で集積回路
４０上に添附される時、その結果得られる形を第３図に
示すが、同図は完戒副組或体の上記面図より或る。電力
バスｌ２、１４は集積回路４０の中央に沿って走る平行
に隔たった導電バスより成る。接着剤４２、４４は、集
積回路４０の能動部分が、続いて述べるように、接着の
ために本発明の導電リードに露出されるように隔てられ
ている。更に、導電リードｌ６、１８の同一形状を見る
ことができ、本発明により提供される実質上同一のキャ
パシタンスを提供することができる。
第２図と第３図について述べると、本発明のもう一つの
重要な面を理解することができる。集積回路４０上に配
置されるメタルが不規則であるために、集積回路４０内
の一定の回路はノイズを受る。接着剤４２、４４と関連
する導電層を設けることによって集積回路をリードフレ
ームの非均一リードから実質上遮断できることが判った
。本発明によれば、その後銅の如き導電金属層を集積回
路４０から隔った接着剤４２、４４の側部上に配置する
ことができる。その後、接着剤を金属層上に付着させリ
ードフレーム１０の下側に接続させることができる。か
くして、相当なノイズシールドがボンド接着剤４２、４
４と関連する導電層により提供される。
リードフレーム１０が接着剤４２、４４により集積回路
４０に対して接続された後、適当な温度と圧力条件の下
で副組戒体を積層させた後、オーブンで硬化され接着剤
を十分に架橋させる。
第４図は、本発明の組成体の次段を示す。そこで高速の
熱硬化ゴールドボールワイヤボンディングから行われる
。本発明の場合、種々のタイプのワイヤボンディングを
活用することができることがわかるが、０．００１イン
チ径のゴールドワイヤを使用するボンディングが首尾良
く実行できた。
既に注記したように、ゴールドワイヤは、集積回路４０
の選択部分を電力バス１２、１４の選択部分に、また、
導電リード１６、１８に対して接着する。例えば、ワイ
ヤリード５０は集積回路を電力バス１２に接続する一方
、ワイヤリード５２は集積回路を導電リードｌ６の一つ
に接着する。ワイヤボンディングスキームは本発明と共
に使用される集積回路の特殊形状に応して変化すること
が判るであろう。
適当なせん断・引張り試験によってワイヤボンドポール
接続をテストした後、本発明のトランスファー成形を或
形コンパウンドと共に実行する。
本発明の場合、異なる戒形コンパウンドを使用すること
ができるが、集積回路素子全体を格納するにはノボラソ
クエボキシ戒形コンパウンドが実効的であることが判っ
た。回路が複合的であるため、低応力の戒形技術を使用
する。その後、戒形素子を硬化させ、ぼり取りし、リー
ド作戊を外部リードに対して実行する。その後、リード
を曲げることによってトリミングし或形し、第５図と第
６図に示すほぼ完成した製品を生産する。
第５図は、実質上完威した製品の端面図を示し、同図で
は、集積回路４０がプラスチソク本体５６内に格納され
ていることが判る。導電リード１６、１８は集積回路４
０と接着剤４２、４４上部から或形された可塑体５６の
外部へ延びることが判る。
リード１６、１８は曲げることによって外部回路と適宜
物理的電気的に接触するようになっている。
ワイヤボンド５０、５２は、集積回路４０の一部をリー
ド１６、１８と接続することが判る。
第６図は完或半導体パンケージの一部破断面の斜視図で
ある。プラスチック容器は集積回路４０と接着剤４２、
４４の全部分を完全に包囲する。
第６図は、リード導線１６、１８の並行ずる対称的な関
係を明示する。２０本の導電リード１６、１８の各々の
形状は互いに実質上同一であって、導電リードの台形中
央部分によってリードは互いに偏位できしかも同一の形
を維持することができることが判る。同様にしてダミー
もしくはフォールスリード２０−２２が如何にして端部
リードのキャパシタンスをバランスさせる作用をするこ
とも判る。第６図は、更に中心バス延長部２４、２６を
示し、延長部２４、２６のＹ形脚部の形が如何にしてダ
ミーもしくはフォールスリードとして動作し偏位する隣
接導線リードのキャパシタンスどうしをバランスさせる
かを示す。
更に、接着テーブ４２、４４上の金属コーチングを設け
ると集積回路４２上の素子をリードフレーム１０内の電
気的外乱から隔離する傾向が得られる。その結果得られ
るリードフレーム設計の対称的であり、ダミーもしくは
フォールスリードを電力パスから追加することによって
放熱状態が改良され、パッケージの熱もしくは温度勾配
は低下し、その結果熱経路の数は大きくなり更に均一に
分布させることが可能になる。
本発明の重要な面は、上記の如くキャパシタンスをバラ
ンスさせることによって信号リード間の負荷キャパシタ
ンスの等しさが集積回路４２の表面上のリードフレーム
の高さ全体に維持される点である。かくして、導電リー
ドは必要に応じて上下に段付けすることによってパソケ
ージの全負荷キャパシタンスを制御し、他方、個々の導
電リード間のキャパシタンスの均等性を維持することが
できる。更に、リードを上下にセットすることによって
、パソケージの放熱性とパッケージの応力分布を正確に
制御することが可能になる。このように導電リードに上
下の段を設けると共に等価キャパシタンスを維持するこ
とは、隣接リードの形が異なるために他の設計では不可
能である。
素子を第６図に示す段に製作する場合、共融リードのは
んだ浸漬、シンギュシーション、マーキング、点検テス
トおよびバーンインによる追加的なリード完成が完或品
を完全にして使用するために必要である。
本発明のリードフレーム１０の実際の寸法はその所期の
用途に応じて変化できることが判るが、部分３６ａの典
型的な幅（第１図）は０．０１５インチであって、他方
導電リードの第３部分３６ｃの幅は０．　０　２　５イ
ンチとすることができることが判った。導電リードｌ６
又は１８の全長は０．３インチとすることが望ましい。
上記寸法は３４０×６　６　０　ｍｍの寸法を有する集
積回路パッケージを十分に収納することができることが
判った。
以上の記載に関連して以下の各項を開示する。
１．　相並行して延びる長尺の複数の導電リードを備え
、同リードの第１端が集積回路に接続されその第２端が
外部回路に対する電気接続を提供するように寸法取りさ
れ、上記リードの各々の幾何学的面積が実質上同一であ
ることによって上記リードの各々のキャパシタンスが実
質上同一となるようにした集積回路用リードフレーム。
２．上記導電リードの各々が台形を有し、各リードの台
形の幾何学面積が実質上同一である１項記載のリードフ
レーム。
３．　上記各リードの台形が各リードの第１と第２の端
部間に配置される２項記載のリードフレーム。
４．更に、上記導電リードに対して垂直に配置された中
心部と、更に上記導電リードに対して相並行して延びる
端部を有する長尺の電力バスを備え、上記電力バス端部
が上記導電リードと実質上同一の幾何学的面積を有し隣
接するフォールスリードとして作用し上記導電リードの
全てについて等価キャパシタンスを維持するようになっ
た１項記載のリードフレーム。
５．更に、上記導電リードに対して垂直に延び上記リー
ドの第１端から隔たった中心部分を有する長尺の電力パ
スと、２群の上記リード間を上記リードと相並行して延
びる上記電力バスからの延長部と、を備え、上記延長部
が上記リードと実質上同一の幾何学的面積を備え、隣接
するフォールスリードとして作用し上記リードにつき等
価キャパシタンスを維持するようになった１項記載のリ
ードフレーム。
６．　上記導電リードが角度を威した中央部分を備え、
上記導電リードの一つが上記導電リードの他方から角度
を成して別れるようになった１項記載のリードフレーム
。
７．上記導電リードの角度を威した中央部が台形領域を
形威し、上記導電リード全体の台形面積が実質上同一で
ある６項記載のリードフレーム．８．　導電材料シート
と、 少なくとも一本の電力バスにより隔てられた２群の導電
リードを形或するために上記シートを貫く開口とを備え
、各群の導電リードが上記電力バスに対して垂直に相並
行して延びる複数の長尺リードを含み、上記リードの各
々の幾何学的面積が実質上同一であって上記各リードの
キャパシタンスが実質上同一となったリードフレーム。
９．上記リードの各々の中央部分が同一の幾何学的面積
の台形を有する８項記載のリードフレーム。
ｌＯ．上記電力パスが上記導電リード群の一つに対して
相並行して向けられた端部を備え、上記端部が上記導電
リードと実質上同一の幾何学的面積を有する８項記載の
リードフレーム。
１１．上記電力パスがその中央域に配置された延長部を
備え、上記延長部が導電リード間を上記パスから相並行
して垂直に延び、上記延長部が上記導電リードと実質上
同一の幾何学的面積を有しダミーリードとして作用し上
記導電リードの等価キャパシタンスを確保するようにな
った８項記載のリードフレーム。
１２．上記延長部がＹ形を呈し、そのＹ形の各脚部が隣
接する導電リードの対応部分と同一の幾何学的面積を有
する１１項記載のリードフレーム。
１　３．　　一対の平行な長尺の導電バスと、上記電力
バスの対向しあう側に構威されその各々が上記電力バス
から垂直に延びるようになった第１と第２の群の導電リ
ードと、から戒り、上記各群内の導電リードが電力バス
の長さに沿って相並行して構戒され、上記導電リードの
各々の面積が実質上同一であることによって上記リード
のキャパシタンスが実質上同一となった集積回路接続用
リードフレーム。
１４．上記集積回路がリードフレームの下部に配置され
た同フレームを支持し、接続ワイヤが上記集積回路の領
域を上記電力バスと導電リードの一つに接続し、能動集
積回路素子を形戒する１３項のリードフレーム。
１５．上記集積回路が非導電層により上記リードフレー
ムから隔てられる１３項のリードフレーム。
１６，　　上記非導電層が上記リードフレームと集積回
路を接着するための接着剤を含むｌ５項のリードフレー
ム。
１　７．　　上記非導電層上に導電層を備え、上記集積
回路に対するノイズシールドとしての作用を行うように
なった１６項のリードフレーム。
１８．上記導電リードの各々が台形を有し、上記リード
の各々の台形の幾何学的面積が実質上同一であるように
なった１７項のリードフレーム。
１９．上記電力バスの各々が上記電力パスの中心に対し
て全体として垂直に延び上記導電リードと相並行して位
置する端部を備える１３項のリードフレーム。
２　０．　　上記電力バスの各々が、上記導電リード間
に上記電力バスの中心から垂直に延びるフォールスリー
ド延長部を備え、上記延長部がＹ形を呈し、その際、脚
部が隣接する導電リードの対応する部分と実質上同一の
面積を有する１３項のリードフレーム。
２１．上記導電リードの各々が上記電力バスの一つに隣
接し同バスに対して垂直になった第１プ｝苓部を備え、
上記導電リードの各々が、更に垂線から角度を威した中
央部と、上記電力バスから隔たり上記電力バスに対して
垂直に延びる第２の端部を備える１３項記載のリードフ
レーム。
２２．上記導電リードの中心位置が台形を呈し、上記導
電リードの各々の台形ベースが長さが等しく、各導電リ
ードの台形が面積において実質上等しくなった２１項の
リードフレーム。
２３．　　上記第１と第２の群の導電リードの半分の中
心部分が上記各群内の導電リードの残る半分に対して末
広がりの角度で延びる２１項のリードフレーム。
２４，絶縁バンケージ内に格納された集積回路と、上記
集積回路の一部に対する接続部から上記バソケージの外
部へと延びる導電リードと、から成り、上記導電リード
の各々が残りの導電リードと実質上同一のキャパシタン
スを有する集積回路素子。
２５．　　上記集積回路と導電リードに隣接して延びる
少なくとも一本の電力バスを更に備え、上記電力バスが
上記導電リードに隣接配向されフォールスリードとして
作用する延長部を備えることによって上記導電リードの
各々の等価キャパシタンスを維持するようになった２４
項の集積回路素子。
２６．更に、上記集積回路と導電リード間に配置された
絶縁層と、同絶縁層上に配置され上記集積回路に対する
ノイズシールドを提供する導電層とを備える２４項の集
積回路素子。
２７．集積回路と、同集積回路の能力側に隣接して配置
されたリードフレームと、上記集積回路の一部を上記リ
ードフレームの一部へ相互接続する接続ワイヤと、から
戒り、上記リードフレームが上記集積回路の少なくとも
一方側に沿って相並行して配列された複数の導電リード
を備え、上記導電リードが共に実質上同一の幾何学面積
を備え実質上同一のキャパシタンスを上記集積回路に対
して提供するようになった集積回路素子。
２８．上記集積回路がダイナξツクランダムアクセスメ
モリより威る２７項の集積回路素子。
２９，上記導電リードの各々が台形を形或する角部を有
し、上記導電リードの台形の面積が実質上同一となった
２７項の集積回路素子。
３０．更に、実質上上記集積回路の長さに沿って延びる
少なくとも一本の電力バスを備え、同パスが上記導電リ
ードの延長部に隣接して位置するフォールスリード延長
部を備えることによって上記導電リードが実質上同一の
キャパシタンスを備えるようになった２７項の集積回路
素子。
３　１．　　上記リード延長部が上記電力バスの端部よ
り戒る３０項の集積回路素子。
３２．上記フォールスリード延長部が中心に位置する上
記電力バスからの延長部を備える３０項の集積回路素子
。
３３．上記中心に位置する延長部がＹ形を呈し、上記Ｙ
形の各脚部が隣接する導線リードの対応面積と実質上同
一の面積を有する３２項の集積回路素子。
３４．上記導電リードの一方がその他方から角度を形威
して隔たるようになった２７項の集積回路素子。
３５．更に、上記集積回路とリードフレーム間に形成さ
れノイズシールドを提供する導電シールドを備える２７
項の集積回路素子。
３６．集積回路と、 電力と信号を上記集積回路間で伝送するための複数の導
電リードを備えるリードフレームと、上記集積回路とリ
ードフレーム間に配置された絶縁層と、 上記絶縁層に隣接して配置され上記集積回路に対するシ
ールドを提供する導電層と、から或る集積回路素子。
３７．上記絶縁層が上記リードフレームを集積回路に取
付けるための接着剤を備える３６項の素子。
３８．上記導電層が上記絶縁層上に形成される３７項の
素子。
３９．格納集積回路との電気接触を提供する方法におい
て、格納された集積回路から外部へ延びる導電リードを
配向することによって集積回路間に電気信号を提供でき
るようにし、上記導電リードを実質上同一の幾何学的形
状で形戒して上記導電リードの各々について等価キャパ
シタンスを提供することより戒る前記方法。
４０．更に、電力を上記集積回路に提供する電力バスを
提供する３９項の方法。
４１．更に、上記導電リードと集積回路間に導電シール
ド層を提供することより或る３９項の方法。
４２．集積回路の能動部分に隣接して導電リードフレー
ムを配置し、 上記導電リードフレームを上記集積回路から隔離し、 集積回路の一部を上記リードフレームの一部と選択的に
相互接続し、 個々の導電リードが実質上同一のキャパシタンスを有す
るように上記リードフレームを形或配向することより成
る集積回路パソケージ形戒方法。
４３．更に、上記集積回路に隣接して電力バスを配向し
それに対して電力を提供し、 上記電力バスの一部を上記導電リードの一部に隣接して
配向し、上記導電リードの等価キャパシタンスを確保す
るようにする４２項の方法。
４４．更に、導電層を上記集積回路に隣接して設け、ノ
イズからのシールドを提供するようになった４２項の方
法。
４５．　　リードフレーム（１０）が接着剤（４２）、
（４３）により集積回路く４０）上に接続される。リー
ドフレーム（ＩＯ）の各リード導線（１６）、（１８）
は同一のキャパシタンスを提供するために同一の幾何学
的面積を備える。
接着剤（４２）、（４４）上にはメタルシールドが設け
られ、集積回路（４０）用のノイズシールドを提供する
。
【図面の簡単な説明】
第１図は本発明のリードフレームの上面図、第２図は接
着テープと集積回路を示す本発明のリードフレームの斜
視分解図、 第３図はその下部の集積チップの接続を示す本発明のリ
ードフレームの上面図、 第４図は集積回路の一部からリードフレームの導電リー
ドの一部へワイヤボンデイングした様子を示す本発明の
リードフレームの上面図、第５図は完戒集積回路パッケ
ージの側面図、第６図は本発明を活用した完成集積回路
バ・ノケージの一部破断斜視図。 １０・・・・・・リードフレーム　　４０・・・・・・
集積回路４２、４４・・・・・・接着剤 ｌ６、１８・・・・・・リード導線 ／ ／

Claims (1)

    【特許請求の範囲】
  1. １、相並行して延びる長尺の複数の導電リードを備え、
    同リードの第１端が集積回路に接続されその第２端が外
    部回路に対する電気接続を提供するように寸法取りされ
    、上記リードの各々の幾何学的面積が実質上同一である
    ことによって上記リードの各々のキャパシタンスが実質
    上同一となるようにした集積回路用リードフレーム。
JP2171300A 1989-06-30 1990-06-28 集積回路用リードフレーム Pending JPH03102861A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37374289A 1989-06-30 1989-06-30
US373742 1995-01-17

Publications (1)

Publication Number Publication Date
JPH03102861A true JPH03102861A (ja) 1991-04-30

Family

ID=23473684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171300A Pending JPH03102861A (ja) 1989-06-30 1990-06-28 集積回路用リードフレーム

Country Status (5)

Country Link
EP (2) EP0917198B1 (ja)
JP (1) JPH03102861A (ja)
KR (1) KR0163348B1 (ja)
DE (2) DE69033280T2 (ja)
SG (1) SG49886A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534846B1 (en) 1998-11-12 2003-03-18 Shinko Electric Industries Co., Ltd. Lead frame for semiconductor device and semiconductor device using same
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
KR100259335B1 (ko) * 1991-12-23 2000-09-01 김영환 리드 온 칩 및 칩 온 리드 구조 패키지 조립방법
JPH05175409A (ja) * 1991-12-24 1993-07-13 Sony Corp 樹脂封止型半導体装置
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
DE69322334T2 (de) * 1992-09-09 1999-06-02 Texas Instruments Inc Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
KR20020072192A (ko) * 2001-03-08 2002-09-14 조통래 고체 고분자 전해질 막 및 그의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534846B1 (en) 1998-11-12 2003-03-18 Shinko Electric Industries Co., Ltd. Lead frame for semiconductor device and semiconductor device using same
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ

Also Published As

Publication number Publication date
DE69033280T2 (de) 1999-12-30
EP0405871B1 (en) 1999-09-08
EP0917198A1 (en) 1999-05-19
DE69033280D1 (de) 1999-10-14
DE69034069D1 (de) 2003-06-12
EP0405871A3 (en) 1991-11-27
KR0163348B1 (ko) 1998-12-01
EP0917198B1 (en) 2003-05-07
DE69034069T2 (de) 2004-04-01
EP0405871A2 (en) 1991-01-02
KR910001950A (ko) 1991-01-31
SG49886A1 (en) 1998-06-15

Similar Documents

Publication Publication Date Title
US5233220A (en) Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6673650B2 (en) Multi chip semiconductor package and method of construction
US5648679A (en) Tape ball lead integrated circuit package
US5483024A (en) High density semiconductor package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US4638348A (en) Semiconductor chip carrier
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
JP2509595B2 (ja) 電子構成要素のパツケ−ジおよびその製造方法
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US7199458B2 (en) Stacked offset semiconductor package and method for fabricating
US5428247A (en) Down-bonded lead-on-chip type semiconductor device
US5227995A (en) High density semiconductor memory module using split finger lead frame
JPH03102861A (ja) 集積回路用リードフレーム
JPH06283567A (ja) リードフレームをリードオンチップ式内部リードボンディングする方法及び装置
US5994169A (en) Lead frame for integrated circuits and process of packaging
JPH06216182A (ja) チップ・オン・ボード組立体およびその製造方法
JPH0774278A (ja) セラミック・パッケージ組立部品
US6265761B1 (en) Semiconductor devices with improved lead frame structures
JPH01137660A (ja) 半導体装置
JPH0499056A (ja) 複合集積回路チップ
JPH04142073A (ja) 半導体装置
JP2618883B2 (ja) 半導体装置
JP2507855B2 (ja) 半導体装置