JPH03148842A - フレキシブル基板の構造 - Google Patents

フレキシブル基板の構造

Info

Publication number
JPH03148842A
JPH03148842A JP1288396A JP28839689A JPH03148842A JP H03148842 A JPH03148842 A JP H03148842A JP 1288396 A JP1288396 A JP 1288396A JP 28839689 A JP28839689 A JP 28839689A JP H03148842 A JPH03148842 A JP H03148842A
Authority
JP
Japan
Prior art keywords
board
external connection
reduce
flexible board
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1288396A
Other languages
English (en)
Inventor
Norio Nakamura
典生 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1288396A priority Critical patent/JPH03148842A/ja
Publication of JPH03148842A publication Critical patent/JPH03148842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフレキシブル基板の端子構造に関する［従来の
技術］ 従来フレキシブル基板と外部の接続をはかる際に用いら
れる端子は第１図従来技術によるフレキシブル基板の斜
視図にみられるように双方向にひきだされるか、あるい
はそれ以上の方向にひきだされるかとなっていた。
［発明が解決しようとする課題］ しかし、従来のフレキシブル基板は２方向あるいはそれ
以上の方向に外部接続用端子があるため、例えばリジッ
ト基板等に実装する場合、フレキシブル基板同志が交差
することは許されないので、実装する際にフレキシブル
基板の面積は少なくとも専有してしまい、高密度化に限
界があるという１副題点がある。
そこで本発明はこのような画題点を解決するもので、そ
の目的とするところは、一方向のみ外部接続用端子をだ
すことによってフレキシブル基板の柔軟性によって実装
時の、フレキシブル基［Ｍ志の交差を許すことによって
実装効率の向上をはかるところにある。
［課題を解決するための手段］ 本発明のフレキシブル基板の端子構造は一方向にのみ外
部接続用端子を有することを特徴とする［実施例］ 第２図は本発明に基づいてフレキシブル基板の外部接続
用端子を一方向に引き出したフレキシブルチーブの概略
斜視図である。
１はフレキシブル基板の基材となるポリイミドテープ、
２はフレキシブル基板の外部接続用端子である。第５図
は第２図ポリイミドテープでできたフレキシブル基板に
メモリエＯを従来ＴＡＢとして知られている方法を用い
て実装させ、拳品抜きを行ってメモりパッケージとした
ものの斜視図である。３は実装されなメそり工Ｏである
。第４図はこのメモりパッケージをリジッド基板に複数
個実装してメモリモジュールとしたものの概略斜視図で
ある。第４図の中で、４は本発明を用いて電極を一方向
に引き出したメモりパッケージ、５はメモりパッケージ
を実装するガラエボ基板である第５図は第４図に示−す
メモリモジ晶−ルの断面図である。従来の方法によれば
メモ替パッケージ４を重ねて実装することは不可能であ
ったのに対し、本発明によれば、第５図にみられる様に
メモリーパッケージ４と実装されるガラエポ基板５はそ
の接読を目的とする半田付は部５以外の箇所では交差し
て重なっていても良いため、実装密度の向上は飛躍的な
ものとなる。
メモリーパッケージ４はフレキシブル基板を基材として
いるために充分な柔軟性を有していることから、第５図
断面図に示す様に傾斜角度をもって実装できるため、高
い密度でガラエポ基板５１にメモリーパッケージ４を実
装宅きる割に実装厚みを増さな（ても良い。すなわち限
られた体積の中で、できうる限りの高容量を要求される
メモリモジ為−ルを具現化するために本発明は不可欠な
ものである。
一方実装密度の高さを要求しない場合、メモリーパッケ
ージ４をガラエボ基板５に空実する時、外部接続用端子
２が一方向にしかでていない為Ｋ、その端子部分だけが
ガラエボ基板５上にあれば実装できるのでガラエボ基板
５はその分小さくてもよいことになる。
［発明の効果］ 以上説明した本発明のフレキシブル基板は一方向にのみ
外部接続用端子を有することによって実装密度の向上は
Ｒｔｉｌｌ的なものとなり、逆に同じ容量を実装するの
であればそれだけ小さなリジッド基板ですむためコスト
ダウンが可能となる。
４図面の簡争な説明 第１図は従来技ＷＩによるフレキシブル基板の斜視図。
第２図は本発明に基づ（フレキシブル基板の斜視図。
第３図は本発明を用いたメモりパッケージの斜視図。
第４図は本発明を利用したメモりパッケージを使ったメ
モリモジエールの概略斜視図。
第５図はメモリモジュールの断面図。
１・・・・・−・・ポリイミドテープ ２−−−−−−−−−外部接続端子 ３・・・・・・・・・メモリエＯ ４・・・・・・・・・メモりパッケージＳ　−−−−−
−・・・ガラエポ基板 以上

Claims (1)

    【特許請求の範囲】
  1. 　一方向にのみ外部接続用端子を有することを特徴とす
    るフレキシブル基板の構造。
JP1288396A 1989-11-06 1989-11-06 フレキシブル基板の構造 Pending JPH03148842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1288396A JPH03148842A (ja) 1989-11-06 1989-11-06 フレキシブル基板の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1288396A JPH03148842A (ja) 1989-11-06 1989-11-06 フレキシブル基板の構造

Publications (1)

Publication Number Publication Date
JPH03148842A true JPH03148842A (ja) 1991-06-25

Family

ID=17729665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288396A Pending JPH03148842A (ja) 1989-11-06 1989-11-06 フレキシブル基板の構造

Country Status (1)

Country Link
JP (1) JPH03148842A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
EP1471778A1 (en) * 2003-04-24 2004-10-27 Infineon Technologies AG Memory module having space-saving arrangement of memory chips and memory chip therefor
CN113133201A (zh) * 2021-04-19 2021-07-16 京东方科技集团股份有限公司 用于显示屏的电路板、显示屏组件及其加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
EP1471778A1 (en) * 2003-04-24 2004-10-27 Infineon Technologies AG Memory module having space-saving arrangement of memory chips and memory chip therefor
US7061089B2 (en) 2003-04-24 2006-06-13 Infineon Technologies Ag Memory module having space-saving arrangement of memory chips and memory chip therefore
CN113133201A (zh) * 2021-04-19 2021-07-16 京东方科技集团股份有限公司 用于显示屏的电路板、显示屏组件及其加工方法

Similar Documents

Publication Publication Date Title
US7671478B2 (en) Low height vertical sensor packaging
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
EP0954028A1 (en) Memory module
JP3490314B2 (ja) マルチチップ型半導体装置
US6163070A (en) Semiconductor package utilizing a flexible wiring substrate
US5410182A (en) High density semiconductor device having inclined chip mounting
JPH03148842A (ja) フレキシブル基板の構造
JPS62109333A (ja) 半導体パツケ−ジ
KR970004541B1 (ko) 메모리카드
KR20010036142A (ko) 다층 리드를 갖는 반도체 칩 패키지
JPH03173167A (ja) 面実装パッケージ半導体装置及びその実装方法
WO2005112115A1 (en) Single row bond pad arrangement of an integrated circuit chip
JPH07254760A (ja) 基板とｉｃユニットとの接続構造
JP2665275B2 (ja) 半導体装置
JPH0216791A (ja) 混成集積回路装置
JPH10150120A (ja) プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
JPH02229461A (ja) 半導体装置
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JP2001274317A (ja) 半導体装置及び半導体装置の実装方法
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JPH03205859A (ja) 半導体装置
JPH06224369A (ja) 半導体装置
JPH038366A (ja) 半導体装置用パッケージ
JPS629652A (ja) 半導体装置
JPH0410559A (ja) 半導体パッケージ