JP2001177303A - 半導体移相器 - Google Patents
半導体移相器Info
- Publication number
- JP2001177303A JP2001177303A JP35894399A JP35894399A JP2001177303A JP 2001177303 A JP2001177303 A JP 2001177303A JP 35894399 A JP35894399 A JP 35894399A JP 35894399 A JP35894399 A JP 35894399A JP 2001177303 A JP2001177303 A JP 2001177303A
- Authority
- JP
- Japan
- Prior art keywords
- line pattern
- input
- patterns
- slot line
- twisted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 小型でかつ設定位相精度の周波数依存性が少
ない半導体移相器を得る。 【解決手段】 半導体基板上の第１の入出力コプレナー
線路パターンと第２の入出力コプレナー線路パターン間
にスロット線路パターンとツイストされたスロット線路
パターンを設け、第１の入出力コプレナー線路パターン
から入力し第２の入出力コプレナー線路パターンに出力
するマイクロ波信号の伝搬経路を第１〜第４のＦＥＴに
よりスロット線路パターン側からツイストされたスロッ
ト線路パターン側に切換える構成とした。
ない半導体移相器を得る。 【解決手段】 半導体基板上の第１の入出力コプレナー
線路パターンと第２の入出力コプレナー線路パターン間
にスロット線路パターンとツイストされたスロット線路
パターンを設け、第１の入出力コプレナー線路パターン
から入力し第２の入出力コプレナー線路パターンに出力
するマイクロ波信号の伝搬経路を第１〜第４のＦＥＴに
よりスロット線路パターン側からツイストされたスロッ
ト線路パターン側に切換える構成とした。
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン、ガリ
ウムひ素（以下ＧａＡｓと称す）等の半導体基板に形成
した電界効果トランジスタ（以下ＦＥＴという）等をス
イッチとして用い、同一の半導体基板に形成したスロッ
ト線路の経路を切換えてマイクロ波の信号を移相する半
導体移相器に関するものである。
ウムひ素（以下ＧａＡｓと称す）等の半導体基板に形成
した電界効果トランジスタ（以下ＦＥＴという）等をス
イッチとして用い、同一の半導体基板に形成したスロッ
ト線路の経路を切換えてマイクロ波の信号を移相する半
導体移相器に関するものである。
【０００２】
【従来の技術】図１１に従来の線路切換え形の半導体移
相器の構造例を示す。図において、１は半導体基板、５
はＦＥＴのドレイン電極（若しくはソース電極）、６は
ＦＥＴのソース電極（若しくはドレイン電極）、７はＦ
ＥＴのゲート電極、８は前記ドレイン電極５、ソース電
極６、ゲート電極７を有するＦＥＴ、９はバイアス用抵
抗、１０はバイアス用パッド、１１は上記バイアス用抵
抗９及びバイアス用パッド１０で構成されるバイアス回
路、１９は半導体基板１の裏面に形成されたグランドパ
ターン、２０は入出力用マイクロストリップ線路パター
ン、２１は基準位相用マイクロストリップ線路パター
ン、２２は位相設定用マイクロストリップ線路パターン
である。尚、ＦＥＴ８のゲート電極７には、バイアス回
路１１よりゲートバイアス電圧を印加してＦＥＴ８をス
イッチ動作させ、その時、ＦＥＴ８のドレイン電圧、ソ
ース電圧を直流的に同電位とするためにドレイン電極
５、ソース電極６を通常接地して用いるが、そのための
バイアス回路の図示は省略してある。
相器の構造例を示す。図において、１は半導体基板、５
はＦＥＴのドレイン電極（若しくはソース電極）、６は
ＦＥＴのソース電極（若しくはドレイン電極）、７はＦ
ＥＴのゲート電極、８は前記ドレイン電極５、ソース電
極６、ゲート電極７を有するＦＥＴ、９はバイアス用抵
抗、１０はバイアス用パッド、１１は上記バイアス用抵
抗９及びバイアス用パッド１０で構成されるバイアス回
路、１９は半導体基板１の裏面に形成されたグランドパ
ターン、２０は入出力用マイクロストリップ線路パター
ン、２１は基準位相用マイクロストリップ線路パター
ン、２２は位相設定用マイクロストリップ線路パターン
である。尚、ＦＥＴ８のゲート電極７には、バイアス回
路１１よりゲートバイアス電圧を印加してＦＥＴ８をス
イッチ動作させ、その時、ＦＥＴ８のドレイン電圧、ソ
ース電圧を直流的に同電位とするためにドレイン電極
５、ソース電極６を通常接地して用いるが、そのための
バイアス回路の図示は省略してある。
【０００３】図１２は図１１に示した従来の線路が切換
え形の半導体移相器の動作説明図である。図において２
３は入出力マイクロストリップ線路、２４は基準位相用
マイクロストリップ線路、２５は設定位相用マイクロス
トリップ線路、２６は単極双投スイッチ（以下ＳＰＤＴ
スイッチと称す）である。
え形の半導体移相器の動作説明図である。図において２
３は入出力マイクロストリップ線路、２４は基準位相用
マイクロストリップ線路、２５は設定位相用マイクロス
トリップ線路、２６は単極双投スイッチ（以下ＳＰＤＴ
スイッチと称す）である。
【０００４】次に動作について説明する。今ドレイン電
圧、ソース電圧を直流的に同電位、例えばＯＶとする
と、ゲート電圧をＯＶとピンチオフ電圧以下とに切換え
ることにより、ＦＥＴ８のドレイン電極５とソース電極
６間は通過遮断のスイッチ動作をする。従って第１のＦ
ＥＴ８ａと第２のＦＥＴ８ｂをペアとして用い、それぞ
れのゲート電極７ａ、７ｂのどちらか一方をＯＶ、他方
をピンチオフ以下の電圧を印加し、同時に互いのバイア
ス電圧を切換えれば、ＳＰＤＴスイッチとして動作し、
図１２の２６ａに示す第１のＳＰＤＴスイッチに相当す
る。同様に第３のＦＥＴ８ｃ、第４のＦＥＴ８ｄのペア
は、図１２の第２のＳＰＤＴスイッチ２６ｂに相当す
る。同様に図１１の入出力用マイクロストリップ線路パ
ターン２０ａ、２０ｂはそれぞれ図１２の入出力用マイ
クロストリップ線路２３ａ、２３ｂに相当し、図１１の
基準位相用マイクロストリップ線路パターン２１は図１
２の基準位相用マイクロストリップ線路２４に、図１１
の設定位相用マイクロストリップ線路パターン２２は図
１２の設定位相用マイクロストリップ線路２５に相当す
る。
圧、ソース電圧を直流的に同電位、例えばＯＶとする
と、ゲート電圧をＯＶとピンチオフ電圧以下とに切換え
ることにより、ＦＥＴ８のドレイン電極５とソース電極
６間は通過遮断のスイッチ動作をする。従って第１のＦ
ＥＴ８ａと第２のＦＥＴ８ｂをペアとして用い、それぞ
れのゲート電極７ａ、７ｂのどちらか一方をＯＶ、他方
をピンチオフ以下の電圧を印加し、同時に互いのバイア
ス電圧を切換えれば、ＳＰＤＴスイッチとして動作し、
図１２の２６ａに示す第１のＳＰＤＴスイッチに相当す
る。同様に第３のＦＥＴ８ｃ、第４のＦＥＴ８ｄのペア
は、図１２の第２のＳＰＤＴスイッチ２６ｂに相当す
る。同様に図１１の入出力用マイクロストリップ線路パ
ターン２０ａ、２０ｂはそれぞれ図１２の入出力用マイ
クロストリップ線路２３ａ、２３ｂに相当し、図１１の
基準位相用マイクロストリップ線路パターン２１は図１
２の基準位相用マイクロストリップ線路２４に、図１１
の設定位相用マイクロストリップ線路パターン２２は図
１２の設定位相用マイクロストリップ線路２５に相当す
る。
【０００５】図１２において、第１の入出力マイクロス
トリップ線路２３ａより入力したマイクロ波信号は第１
のＳＰＤＴスイッチ２６ａ、基準位相用マイクロストリ
ップ線路２４、第２のＳＰＤＴスイッチ２６ｂを通過
し、第２の入出力マイクロストリップ線路２３ｂに出力
する。ここで、両ＳＰＤＴスイッチ２６ａ、２６ｂに
て、マイクロ波信号の伝搬経路を設定位相用マイクロス
トリップ線路２５側に切換えることにより、マイクロ波
信号の位相を伝搬経路の電気長差分だけ移相することが
できる。
トリップ線路２３ａより入力したマイクロ波信号は第１
のＳＰＤＴスイッチ２６ａ、基準位相用マイクロストリ
ップ線路２４、第２のＳＰＤＴスイッチ２６ｂを通過
し、第２の入出力マイクロストリップ線路２３ｂに出力
する。ここで、両ＳＰＤＴスイッチ２６ａ、２６ｂに
て、マイクロ波信号の伝搬経路を設定位相用マイクロス
トリップ線路２５側に切換えることにより、マイクロ波
信号の位相を伝搬経路の電気長差分だけ移相することが
できる。
【０００６】
【発明が解決しようとする課題】従来の線路が切換え形
の半導体移相器は以上のように構成され、前述の動作原
理を基にしているため、設定位相を大きくする程、周波
数変化に伴う設定位相誤差が大きくなり、また図１１に
示す設定位相用マイクロストリップ線路パターン２２を
長くする必要があるため、回路構成の大型化を招くなど
の課題があった。
の半導体移相器は以上のように構成され、前述の動作原
理を基にしているため、設定位相を大きくする程、周波
数変化に伴う設定位相誤差が大きくなり、また図１１に
示す設定位相用マイクロストリップ線路パターン２２を
長くする必要があるため、回路構成の大型化を招くなど
の課題があった。
【０００７】この発明は、上記のような課題を解消する
ためになされたものであり、小形で、設定位相精度の周
波数依存性が少なく１８０度移相できる半導体移相器を
得ることを目的とする。
ためになされたものであり、小形で、設定位相精度の周
波数依存性が少なく１８０度移相できる半導体移相器を
得ることを目的とする。
【０００８】
【課題を解決するための手段】第１の発明の半導体移相
器は、第１の入出力用コプレナー線路パターンと第２の
入出力用コプレナー線路パターン間にスロット線路パタ
ーンとツイストされたスロット線路パターンを配し、第
１の入出力用コプレナー線路パターン（あるいは第２の
入出力用コプレナー線路パターン）から第２の入出力用
コプレナー線路パターン（あるいは第１の入出力用コプ
レナー線路パターン）へのマイクロ波信号の伝搬経路を
第１〜第４のＦＥＴスイッチにて、スロット線路パター
ン側からツイストされた線路パターン側へと切換えるよ
うにしたものである。
器は、第１の入出力用コプレナー線路パターンと第２の
入出力用コプレナー線路パターン間にスロット線路パタ
ーンとツイストされたスロット線路パターンを配し、第
１の入出力用コプレナー線路パターン（あるいは第２の
入出力用コプレナー線路パターン）から第２の入出力用
コプレナー線路パターン（あるいは第１の入出力用コプ
レナー線路パターン）へのマイクロ波信号の伝搬経路を
第１〜第４のＦＥＴスイッチにて、スロット線路パター
ン側からツイストされた線路パターン側へと切換えるよ
うにしたものである。
【０００９】また第２の発明の半導体移相器は、前記ス
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターン間にそ
れぞれ並列にＦＥＴを接続し非伝搬経路側の高アイソレ
ーション化を図ったものである。
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターン間にそ
れぞれ並列にＦＥＴを接続し非伝搬経路側の高アイソレ
ーション化を図ったものである。
【００１０】また第３の発明の半導体移相器は、前記ス
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターンの一方
にそれぞれ直列にＦＥＴを接続し非伝搬経路側の高アイ
ソレーション化を図ったものである。
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターンの一方
にそれぞれ直列にＦＥＴを接続し非伝搬経路側の高アイ
ソレーション化を図ったものである。
【００１１】また、第４の発明の半導体移相器は前記第
１〜第４のＦＥＴ及び前記第５〜第８のＦＥＴの代わり
にスイッチング素子としてダイオードを用いたものであ
る。
１〜第４のＦＥＴ及び前記第５〜第８のＦＥＴの代わり
にスイッチング素子としてダイオードを用いたものであ
る。
【００１２】
【発明の実施の形態】実施の形態１．以下この発明の実
施の形態１を図について説明する。図１にこの発明によ
る半導体移相器の構造例を示す。図において２は入出力
用コプレナー線路パターン、３はスロット線路パター
ン、４はツイストされたスロット線路パターン、１２は
コプレナー線路をスロット線路の変換のためのエアブリ
ッジ、１３はスロット線路をツイストするためのエアブ
リッジである。尚、図１においてＦＥＴ８のゲート電極
７にはバイアス回路１１よりゲートバイアス電圧を印加
してＦＥＴ８をスイッチ動作させ、その時ＦＥＴ８のド
レイン電圧、ソース電圧は直流的に同電位とするためド
レイン電極５、ソース電極６は通常接地して用いるがそ
のためのバイアス回路の図示は省略している。
施の形態１を図について説明する。図１にこの発明によ
る半導体移相器の構造例を示す。図において２は入出力
用コプレナー線路パターン、３はスロット線路パター
ン、４はツイストされたスロット線路パターン、１２は
コプレナー線路をスロット線路の変換のためのエアブリ
ッジ、１３はスロット線路をツイストするためのエアブ
リッジである。尚、図１においてＦＥＴ８のゲート電極
７にはバイアス回路１１よりゲートバイアス電圧を印加
してＦＥＴ８をスイッチ動作させ、その時ＦＥＴ８のド
レイン電圧、ソース電圧は直流的に同電位とするためド
レイン電極５、ソース電極６は通常接地して用いるがそ
のためのバイアス回路の図示は省略している。
【００１３】図２、図３は図１に示した半導体移相器の
動作説明図である。図において、１４は入出力用コプレ
ナー線路、１５はスロット線路、１６はツイストされた
スロット線路、１７はＳＰＤＴスイッチである。
動作説明図である。図において、１４は入出力用コプレ
ナー線路、１５はスロット線路、１６はツイストされた
スロット線路、１７はＳＰＤＴスイッチである。
【００１４】次に動作について説明する。今ドレイン電
圧、ソース電圧を直流的に同電位例えばＯＶとすると、
ゲート電圧をＯＶとピンチオフ電圧以下とに切換えるこ
とにより、ＦＥＴ８のドレイン電極５とソース電極６間
は通過／遮断のスイッチ動作をする。従って第１のＦＥ
Ｔ８ａと第２のＦＥＴ８ｂをペアとして用いそれぞれの
ゲート電極７ａ、７ｂのどちらか一方をＯＶ、他方をピ
ンチオフ以下の電圧を印加し、同時に互いのバイアス電
圧を切換えれば、ＳＰＤＴスイッチとして動作し、図２
の１７ａに示す第１のＳＰＤＴスイッチに相当する。同
様に第３のＦＥＴ８ｃ、第４のＦＥＴ８ｄのペアは図２
の第２のＳＰＤＴスイッチ１７ｂに相当する。同様に図
１の入出力用コプレナー線路パターン２ａ、２ｂはそれ
ぞれ図２の入出力用コプレナー線路１４ａ、１４ｂに相
当し、図１のスロット線路パターン３は図２のスロット
線路１５に、図１のツイストされたスロット線路パター
ン４は、図２のツイストされたスロット線路１６に相当
する。
圧、ソース電圧を直流的に同電位例えばＯＶとすると、
ゲート電圧をＯＶとピンチオフ電圧以下とに切換えるこ
とにより、ＦＥＴ８のドレイン電極５とソース電極６間
は通過／遮断のスイッチ動作をする。従って第１のＦＥ
Ｔ８ａと第２のＦＥＴ８ｂをペアとして用いそれぞれの
ゲート電極７ａ、７ｂのどちらか一方をＯＶ、他方をピ
ンチオフ以下の電圧を印加し、同時に互いのバイアス電
圧を切換えれば、ＳＰＤＴスイッチとして動作し、図２
の１７ａに示す第１のＳＰＤＴスイッチに相当する。同
様に第３のＦＥＴ８ｃ、第４のＦＥＴ８ｄのペアは図２
の第２のＳＰＤＴスイッチ１７ｂに相当する。同様に図
１の入出力用コプレナー線路パターン２ａ、２ｂはそれ
ぞれ図２の入出力用コプレナー線路１４ａ、１４ｂに相
当し、図１のスロット線路パターン３は図２のスロット
線路１５に、図１のツイストされたスロット線路パター
ン４は、図２のツイストされたスロット線路１６に相当
する。
【００１５】図２は入出力用コプレナー線路１４ａ、１
４ｂがＳＰＤＴスイッチ１７ａ、１７ｂによりコプレナ
ー線路１５側と接続されている状態を示し、図３はツイ
ストされたコプレナー線路側と接続された状態を示す。
→はホットとリターン電流の向きを示している。入出力
用コプレナー線路１４ａから入力し、入出力用コプレナ
ー線路１４ｂに出力するマイクロ波信号の位相は、伝搬
経路をコプレナー線路１５側からツイストされたスロッ
ト線路１６側に切換えることにより１８０度移相するこ
とができる。
４ｂがＳＰＤＴスイッチ１７ａ、１７ｂによりコプレナ
ー線路１５側と接続されている状態を示し、図３はツイ
ストされたコプレナー線路側と接続された状態を示す。
→はホットとリターン電流の向きを示している。入出力
用コプレナー線路１４ａから入力し、入出力用コプレナ
ー線路１４ｂに出力するマイクロ波信号の位相は、伝搬
経路をコプレナー線路１５側からツイストされたスロッ
ト線路１６側に切換えることにより１８０度移相するこ
とができる。
【００１６】実施の形態２．図４にこの発明による半導
体移相器の構造例を示す。８ｅ、８ｇはスロット線路パ
ターン３の入出力部それぞれのペアパターン間に設けら
れた第５及び第７のＦＥＴ、８ｆ、８ｈはツイストされ
たスロット線路パターン４の入出力部それぞれのペアパ
ターン間に設けられた第６及び第８のＦＥＴである。図
５、図６は図４に示した半導体移相器の動作説明図で、
１８は単極単投スイッチ（以下ＳＰＳＴスイッチと称
す）である。
体移相器の構造例を示す。８ｅ、８ｇはスロット線路パ
ターン３の入出力部それぞれのペアパターン間に設けら
れた第５及び第７のＦＥＴ、８ｆ、８ｈはツイストされ
たスロット線路パターン４の入出力部それぞれのペアパ
ターン間に設けられた第６及び第８のＦＥＴである。図
５、図６は図４に示した半導体移相器の動作説明図で、
１８は単極単投スイッチ（以下ＳＰＳＴスイッチと称
す）である。
【００１７】次に動作について説明する。ＦＥＴ８を単
独ではＳＰＳＴスイッチとして動作し、図４のＦＥＴ８
ｅ、８ｆ、８ｇ、８ｈはそれぞれ図５、図６のＳＰＳＴ
スイッチ１８ａ、１８ｂ、１８ｃ、１８ｄに相当する。
図５はＳＰＤＴスイッチ１７ａ、１７ｂ及びＳＰＳＴス
イッチ１８ｂ、１８ｅによりツイストされたスロット線
路１６側が遮断された状態を示し、図６はＳＰＳＴスイ
ッチ１７ａ、１７ｂ及びＳＰＳＴスイッチ１８ａ、１８
ｃによりスロット線路１５側が遮断された状態を示して
おり、いずれの場合も非伝搬経路となるスロット線路が
ＳＰＳＴスイッチにより短絡されるため、非伝搬経路側
の高アイソレーション化を図ることができる。
独ではＳＰＳＴスイッチとして動作し、図４のＦＥＴ８
ｅ、８ｆ、８ｇ、８ｈはそれぞれ図５、図６のＳＰＳＴ
スイッチ１８ａ、１８ｂ、１８ｃ、１８ｄに相当する。
図５はＳＰＤＴスイッチ１７ａ、１７ｂ及びＳＰＳＴス
イッチ１８ｂ、１８ｅによりツイストされたスロット線
路１６側が遮断された状態を示し、図６はＳＰＳＴスイ
ッチ１７ａ、１７ｂ及びＳＰＳＴスイッチ１８ａ、１８
ｃによりスロット線路１５側が遮断された状態を示して
おり、いずれの場合も非伝搬経路となるスロット線路が
ＳＰＳＴスイッチにより短絡されるため、非伝搬経路側
の高アイソレーション化を図ることができる。
【００１８】実施の形態３．図７にこの発明による半導
体移相器の構造例を示す。図８、図９は図７に示した半
導体移相器の動作説明図である。図７において８ｅ、８
ｇはスロット線路パターン３の一方のパターンの入出力
部それぞれに直列に設けられた第５及び第７のＦＥＴ、
８ｆ、８ｈはツイストされたスロット線路パターン４の
一方のパターンの入出力部それぞれに直列に設けられた
第６及び第８のＦＥＴである。
体移相器の構造例を示す。図８、図９は図７に示した半
導体移相器の動作説明図である。図７において８ｅ、８
ｇはスロット線路パターン３の一方のパターンの入出力
部それぞれに直列に設けられた第５及び第７のＦＥＴ、
８ｆ、８ｈはツイストされたスロット線路パターン４の
一方のパターンの入出力部それぞれに直列に設けられた
第６及び第８のＦＥＴである。
【００１９】次に動作について説明する。図７のＦＥＴ
８ｅ、８ｆ、８ｇ、８ｈはそれぞれ図８、図９のＳＰＳ
Ｔスイッチ１８ａ、１８ｂ、１８ｃ、１８ｄに相当す
る。図８はＳＰＤＴスイッチ１７ａ、１７ｂ及びＳＰＳ
Ｔスイッチ１８ｂ、１８ｅによりツイストされたスロッ
ト線路側が遮断された状態を示し、図９はＳＰＤＴスイ
ッチ１７ａ、１７ｂ及びＳＰＳＴスイッチ１８ａ、１８
ｃによりスロット線路１５側が遮断された状態を示して
おり、いずれの場合も非伝搬経路となるスロット線路ペ
アの両端が開放となるため非伝搬経路側の高アイソレー
ション化を図ることができる。
８ｅ、８ｆ、８ｇ、８ｈはそれぞれ図８、図９のＳＰＳ
Ｔスイッチ１８ａ、１８ｂ、１８ｃ、１８ｄに相当す
る。図８はＳＰＤＴスイッチ１７ａ、１７ｂ及びＳＰＳ
Ｔスイッチ１８ｂ、１８ｅによりツイストされたスロッ
ト線路側が遮断された状態を示し、図９はＳＰＤＴスイ
ッチ１７ａ、１７ｂ及びＳＰＳＴスイッチ１８ａ、１８
ｃによりスロット線路１５側が遮断された状態を示して
おり、いずれの場合も非伝搬経路となるスロット線路ペ
アの両端が開放となるため非伝搬経路側の高アイソレー
ション化を図ることができる。
【００２０】実施の形態４．図１０にこの発明による半
導体移相器の他の構造例を示す。図において２７はダイ
オードのアノード電極、２８はダイオードのカソード電
極、２９は上記アノード電極２７、カソード電極２８を
有するダイオード、３０はバイアス用抵抗、３１はバイ
アスパッド、３２はバイアス用抵抗３０、バイアスパッ
ド３１よりなるバイアス回路である。
導体移相器の他の構造例を示す。図において２７はダイ
オードのアノード電極、２８はダイオードのカソード電
極、２９は上記アノード電極２７、カソード電極２８を
有するダイオード、３０はバイアス用抵抗、３１はバイ
アスパッド、３２はバイアス用抵抗３０、バイアスパッ
ド３１よりなるバイアス回路である。
【００２１】次に動作について説明する。今アノード電
極２７とカソード電極２８間の電圧を順方向と逆方向電
圧に切換えることにより、ダイオード２９のアノード電
極２７とカソード電極２８間は通過／遮断のスイッチ動
作をする。従ってダイオード２９ａ、２９ｂとダイオー
ド２９ｃ、２９ｄそれぞれをペアで用いるとそれぞれ図
２、図３に示すＳＰＤＴスイッチ１７ａと１７ｂに相当
し実施の形態１で述べた動作原理と同一となり入出力用
コプレナー線路１４ａから入力し、入出力用コプレナー
線路１４ｂに出力するマイクロ波信号の位相を１８０度
移相することができる。
極２７とカソード電極２８間の電圧を順方向と逆方向電
圧に切換えることにより、ダイオード２９のアノード電
極２７とカソード電極２８間は通過／遮断のスイッチ動
作をする。従ってダイオード２９ａ、２９ｂとダイオー
ド２９ｃ、２９ｄそれぞれをペアで用いるとそれぞれ図
２、図３に示すＳＰＤＴスイッチ１７ａと１７ｂに相当
し実施の形態１で述べた動作原理と同一となり入出力用
コプレナー線路１４ａから入力し、入出力用コプレナー
線路１４ｂに出力するマイクロ波信号の位相を１８０度
移相することができる。
【００２２】
【発明の効果】第１の発明における半導体移相器は、第
１の入出力コプレナー線路パターンから入力し第２の入
出力コプレナー線路パターンに出力するマイクロ波信号
の伝搬経路を各ＦＥＴによりスロット線路パターン側か
らツイストされたスロット線路パターン側へ切換えるよ
うにしているため小型でかつ設定位相精度の周波数依存
性が少なくできる効果がある。
１の入出力コプレナー線路パターンから入力し第２の入
出力コプレナー線路パターンに出力するマイクロ波信号
の伝搬経路を各ＦＥＴによりスロット線路パターン側か
らツイストされたスロット線路パターン側へ切換えるよ
うにしているため小型でかつ設定位相精度の周波数依存
性が少なくできる効果がある。
【００２３】また第２の発明における半導体移相器は前
記スロット線路パターンの両端と前記ツイストされたス
ロット線路パターンの両端でそれぞれのペアパターン間
にそれぞれ並列にＦＥＴを接続し、非伝搬経路側の高ア
イソレーション化を図ったため、非伝搬経路側からのマ
イクロ波信号の漏れ込みによる設定位相劣化が改善でき
る効果がある。
記スロット線路パターンの両端と前記ツイストされたス
ロット線路パターンの両端でそれぞれのペアパターン間
にそれぞれ並列にＦＥＴを接続し、非伝搬経路側の高ア
イソレーション化を図ったため、非伝搬経路側からのマ
イクロ波信号の漏れ込みによる設定位相劣化が改善でき
る効果がある。
【００２４】第３の発明における半導体移相器は前記ス
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターンの一方
にそれぞれ直列にＦＥＴを接続し、非伝搬経路側の高ア
イソレーション化を図ったため非伝搬経路側からのマイ
クロ波信号の漏れ込みによる設定位相劣化が改善できる
効果がある。
ロット線路パターンの両端と前記ツイストされたスロッ
ト線路パターンの両端でそれぞれのペアパターンの一方
にそれぞれ直列にＦＥＴを接続し、非伝搬経路側の高ア
イソレーション化を図ったため非伝搬経路側からのマイ
クロ波信号の漏れ込みによる設定位相劣化が改善できる
効果がある。
【００２５】また第４の発明における半導体移相器は、
前記ＦＥＴの代わりにスイッチング素子としてダイオー
ドを用いたものであり、スイッチング速度、低損失、高
耐電力等様々な要求条件に応じて使い分けられる効果が
ある。
前記ＦＥＴの代わりにスイッチング素子としてダイオー
ドを用いたものであり、スイッチング速度、低損失、高
耐電力等様々な要求条件に応じて使い分けられる効果が
ある。
【図１】 この発明の実施の形態１による半導体移相器
の構造例である。
の構造例である。
【図２】 この発明の実施の形態１の動作説明図であ
る。
る。
【図３】 この発明の実施の形態１の動作説明図であ
る。
る。
【図４】 この発明の実施の形態２による半導体移相器
の構造例である。
の構造例である。
【図５】 この発明の実施の形態２の動作説明図であ
る。
る。
【図６】 この発明の実施の形態２の動作説明図であ
る。
る。
【図７】 この発明の実施の形態３による半導体移相器
の構造例である。
の構造例である。
【図８】 この発明の実施の形態３の動作説明図であ
る。
る。
【図９】 この発明の実施の形態３の動作説明図であ
る。
る。
【図１０】 この発明の実施の形態４による半導体移相
器の構造例である。
器の構造例である。
【図１１】 従来の線路切換え形の半導体移相器の構造
例である。
例である。
【図１２】 従来の線路切換え形の半導体移相器の動作
説明図である。
説明図である。
１ 半導体基板、２ 入出力用コプレナー線路パター
ン、３ スロット線路パターン、４ ツイストされたス
ロット線路パターン、５ ドレイン電極、６ ソース電
極、７ ゲート電極、８ ＦＥＴ、９ バイアス用抵
抗、１０ バイアスパッド、１１ バイアス回路、１２
エアブリッジ、１３ エアブリッジ、１４入出力用コ
プレナー線路、１５ スロット線路、１６ ツイストさ
れたスロット線路、１７ ＳＰＤＴスイッチ、１８ Ｓ
ＰＳＴスイッチ、１９ グランドパターン、２０ 入出
力用マイクロストリップ線路パターン、２１ 基準位相
用マイクロストリップ線路パターン、２２ 設定位相用
マイクロストリップ線路パターン、２３ 入出力用マイ
クロストリップ線路、２４ 基準位相用マイクロストリ
ップ線路、２５ 設定位相用マイクロストリップ線路、
２６ ＳＰＤＴスイッチ、２７ アノード電極、２８
カソード電極、２９ ダイオード、３０ バイアス用抵
抗、３１ バイアスパッド、３２ バイアス回路。
ン、３ スロット線路パターン、４ ツイストされたス
ロット線路パターン、５ ドレイン電極、６ ソース電
極、７ ゲート電極、８ ＦＥＴ、９ バイアス用抵
抗、１０ バイアスパッド、１１ バイアス回路、１２
エアブリッジ、１３ エアブリッジ、１４入出力用コ
プレナー線路、１５ スロット線路、１６ ツイストさ
れたスロット線路、１７ ＳＰＤＴスイッチ、１８ Ｓ
ＰＳＴスイッチ、１９ グランドパターン、２０ 入出
力用マイクロストリップ線路パターン、２１ 基準位相
用マイクロストリップ線路パターン、２２ 設定位相用
マイクロストリップ線路パターン、２３ 入出力用マイ
クロストリップ線路、２４ 基準位相用マイクロストリ
ップ線路、２５ 設定位相用マイクロストリップ線路、
２６ ＳＰＤＴスイッチ、２７ アノード電極、２８
カソード電極、２９ ダイオード、３０ バイアス用抵
抗、３１ バイアスパッド、３２ バイアス回路。
Claims (4)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れた第１及び第２の入出力用コプレナー線路パターン
と、上記半導体基板上の上記第１及び第２の入出力用コ
プレナー線路パターン間に形成されたスロット線路パタ
ーンと、上記半導体基板上の上記第１及び第２の入出力
用コプレナー線路パターン間に形成されたエアブリッジ
等でツイストされたスロット線路パターンと、ドレイン
電極若しくはソース電極が上記第１の入出力用コプレナ
ー線路パターンの中心導体パターンの一端と接続され、
ソース電極若しくはドレイン電極が上記スロット線路パ
ターンの一端でペアパターンの一方のパターンと接続さ
れた電界効果トランジスタ（ＦＥＴ）と、ドレイン電極
が上記第１の入出力用コプレナー線路パターンの中心導
体と接続され、ソース電極が上記ツイストされたスロッ
ト線路パターンの一端でペアパターンの一方のパターン
と接続されたＦＥＴと、ドレイン電極が上記第２の入出
力用コプレナー線路パターンの中心導体パターンの一端
と接続され、ソース電極が上記スロット線路パターンの
他端でペアパターンの一方のパターンと接続されたＦＥ
Ｔと、ドレイン電極が上記第２の入出力用コプレナー線
路パターンの中心導体パターン一端と接続され、ソース
電極が上記ツイストされたスロット線路パターンの他端
でペアパターンの一方のパターンと接続されたＦＥＴと
を備えたことを特徴とする半導体移相器。 - 【請求項２】 半導体基板と、該半導体基板上に形成さ
れた第１及び第２の入出力用コプレナー線路パターン
と、上記半導体基板上の上記第１及び第２の入出力用コ
プレナー線路パターン間に形成されたスロット線路パタ
ーンと、上記半導体基板上の上記第１及び第２の入出力
用コプレナー線路パターン間に形成されたエアブリッジ
等でツイストされたスロット線路パターンと、ドレイン
電極とソース電極が前記スロット線路パターンの一端で
ペアパターン間に並列に接続された電界効果トランジス
タ（ＦＥＴ）と、ドレイン電極とソース電極が前記ツイ
ストされたスロット線路パターンの一端でペアパターン
間に並列に接続されたＦＥＴと、ドレイン電極とソース
電極が前記スロット線路パターンの他端でペアパターン
間に並列に接続されたＦＥＴと、ドレイン電極とソース
電極が前記ツイストされたスロット線路パターンの他端
でペアパターン間に並列に接続されたＦＥＴとを備えた
ことを特徴とする半導体移相器。 - 【請求項３】 半導体基板と、該半導体基板上に形成さ
れた第１及び第２の入出力用コプレナー線路パターン
と、上記半導体基板上の上記第１及び第２の入出力用コ
プレナー線路パターン間に形成されたスロット線路パタ
ーンと、上記半導体基板上の上記第１及び第２の入出力
用コプレナー線路パターン間に形成されたエアブリッジ
等でツイストされたスロット線路パターンと、ドレイン
電極とソース電極が前記スロット線路パターンの一端で
ペアパターンの一方に直列に接続された電界効果トラン
ジスタ（ＦＥＴ）と、ドレイン電極とソース電極が前記
ツイストされたスロット線路パターンの一端でペアパタ
ーンの一方に直列に接続されたＦＥＴと、ドレイン電極
とソース電極が前記スロット線路パターンの他端でペア
パターンの一方に直列に接続されたＦＥＴと、ドレイン
電極とソース電極が前記ツイストされたスロット線路パ
ターンの他端でペアパターンの一方に直列に接続された
ＦＥＴとを備えたことを特徴とする半導体移相器。 - 【請求項４】 半導体基板と、該半導体基板上に形成さ
れた第１及び第２の入出力用コプレナー線路パターン
と、上記半導体基板上の上記第１及び第２の入出力用コ
プレナー線路パターン間に形成されたスロット線路パタ
ーンと、上記半導体基板上の上記第１及び第２の入出力
用コプレナー線路パターン間に形成されたエアブリッジ
等でツイストされたスロット線路パターンと、アノード
電極が上記第１の入出力用コプレナー線路パターンの中
心導体と接続され、カソード電極が上記ツイストされた
スロット線路パターンの一端でペアパターンの一方のパ
ターンと接続された第２のダイオードと、アノード電極
が上記第２の入出力用コプレナー線路パターンの中心導
体パターンの一端と接続され、カソード電極が上記スロ
ット線路パターンで他端でペアパターンの一方のパター
ンと接続された第３のダイオードと、アノード電極が上
記第２の入出力用コプレナー線路パターンの中心導体パ
ターン一端と接続され、カソード電極が上記ツイストさ
れたスロット線路パターンの他端でペアパターンの一方
のパターンと接続された第４のダイオードとを備えたこ
とを特徴とする半導体移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35894399A JP2001177303A (ja) | 1999-12-17 | 1999-12-17 | 半導体移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35894399A JP2001177303A (ja) | 1999-12-17 | 1999-12-17 | 半導体移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177303A true JP2001177303A (ja) | 2001-06-29 |
Family
ID=18461927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35894399A Pending JP2001177303A (ja) | 1999-12-17 | 1999-12-17 | 半導体移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177303A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253991A (ja) * | 2005-03-10 | 2006-09-21 | Murata Mfg Co Ltd | ＳＰＳＴ型高周波スイッチ回路，ＳＰｎＴ型高周波スイッチ回路，受信モジュール及び受信システム |
| US10075159B1 (en) * | 2017-07-17 | 2018-09-11 | Psemi Corporation | High frequency phase shifter using limited ground plane transition and switching arrangement |
-
1999
- 1999-12-17 JP JP35894399A patent/JP2001177303A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253991A (ja) * | 2005-03-10 | 2006-09-21 | Murata Mfg Co Ltd | ＳＰＳＴ型高周波スイッチ回路，ＳＰｎＴ型高周波スイッチ回路，受信モジュール及び受信システム |
| JP4513009B2 (ja) * | 2005-03-10 | 2010-07-28 | 株式会社村田製作所 | ＳＰＳＴ型高周波スイッチ回路，ＳＰｎＴ型高周波スイッチ回路，受信モジュール及び受信システム |
| US10075159B1 (en) * | 2017-07-17 | 2018-09-11 | Psemi Corporation | High frequency phase shifter using limited ground plane transition and switching arrangement |
| US10396780B2 (en) * | 2017-07-17 | 2019-08-27 | Psemi Corporation | High frequency phase shifter using limited ground plane transition and switching arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260329B1 (ko) | 반도체 장치 | |
| JPH03145801A (ja) | 高分離性受動スイッチ | |
| JP3216419B2 (ja) | 移相器 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| US5856713A (en) | N-way MMIC switch | |
| US20090153222A1 (en) | Non-reflective MPNT switch | |
| US6580337B1 (en) | MEMS switch | |
| JP2001177303A (ja) | 半導体移相器 | |
| JP4087354B2 (ja) | ４×４スイッチおよび８×８スイッチ | |
| JPH0119761B2 (ja) | ||
| JP2962771B2 (ja) | 移相器 | |
| JP2002141702A (ja) | 半導体移相器 | |
| KR100343147B1 (ko) | 에스오아이 모스 트랜지스터를 구비한 반도체 소자 및신호 처리 장치 | |
| JP3848894B2 (ja) | 半導体装置 | |
| JPH0722802A (ja) | 伝送線路スイッチ | |
| US6998934B2 (en) | High frequency switch and electronic device including the same | |
| JPS63123202A (ja) | スイツチドライン形移相器 | |
| US4853658A (en) | Microwave phase shifters | |
| JP4040600B2 (ja) | ２×２スイッチおよび４×４スイッチ | |
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JPH0748603B2 (ja) | 半導体移相器 | |
| JP4146367B2 (ja) | スイッチ回路 | |
| JPH03143101A (ja) | マイクロ波半導体移相器 | |
| TW202308313A (zh) | 開關裝置 | |
| JPS63123201A (ja) | スイツチドライン形移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |