JP4513009B2 - SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム - Google Patents
SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム Download PDFInfo
- Publication number
- JP4513009B2 JP4513009B2 JP2005066680A JP2005066680A JP4513009B2 JP 4513009 B2 JP4513009 B2 JP 4513009B2 JP 2005066680 A JP2005066680 A JP 2005066680A JP 2005066680 A JP2005066680 A JP 2005066680A JP 4513009 B2 JP4513009 B2 JP 4513009B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- frequency switch
- conductor
- type high
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
これらの技術では、PINダイオードをスロット線路やコープレーナ線路にシャント型に取り付け、順方向バイアス又は逆方向バイアスをこのPINダイオードに印加して、PINダイオードのインピーダンスをオープン又はショートの状態にすることで、スロット線路やコープレーナ線路をオン状態又はオフ状態に制御する。
つまり、PINダイオードをオン状態に維持するためには、大きなバイアス電流をPINダイオードに流し続けなければならず、大きな電力を消費する。したがって、このような消費電力の大きな従来の高周波スイッチ回路を、低消費電力化が重要な課題となっているミリ波モジュール等に適用することができない。このため、低消費電力で作動する高周波スイッチ回路の登場が期待されていた。
かかる構成により、FETがピンチオフ状態になるゲート電圧をゲート電極に印加すると、電流がドレイン電極とソース電極間に流れない。このため、高周波信号は、FETが配されたスロット線路の所定部位を通過し、SPST型高周波スイッチ回路がオン状態になる。逆に、電流がドレイン電極とソース電極間に流れるように、ゲート電圧を制御すると、スロット線路の所定部位を通ろうとする高周波信号がこの位置で全反射され、SPST型高周波スイッチ回路はオフ状態になる。
具体的には、ゲート電極へのゲート電圧を制御することで、SPST型高周波スイッチ回路をオン又はオフの状態に切り換えることができる。また、ドレイン電極をバイアス用電極の先端部に接続した構成になっているので、ドレイン電極にドレインバイアス電圧を印加することで、スイッチのオン及びオフ時の挿入損失を調整することができる。
かかる構成により、ゲート電圧によって、ショートスタブを跨ぐFETのドレイン電極とソース電極間の電流を制御することができる。すなわち、ドレイン電極とソース電極間に電流を流したり、流さなかったりすることで、ショートスタブの分岐部即ちスロット線路の上記所定部位をショート又はオープンにすることができる。つまり、FETのゲート電圧によってSPST型高周波スイッチ回路のオン/オフ動作を制御することができる。具体的には、FETをλ/4の2m倍の位置に設定していることから、ドレイン電極とソース電極間に電流を流すことで、ショートスタブの分岐部がショートになり、SPST型高周波スイッチ回路がオン状態になる。また、FETのドレイン電極とソース電極間に電流を流さなければ、ショートスタブの長さがλ/4の奇数倍であることから、ショートスタブの分岐部がオープンになり、SPST型高周波スイッチ回路がオフ状態になる。
かかる構成により、ゲート電圧によって、オープンスタブを跨ぐFETのドレイン電極とソース電極間の電流を制御することができる。すなわち、ドレイン電極とソース電極間に電流を流したり、流さなかったりすることで、オープンタブの分岐部即ちスロット線路の上記所定部位をショート又はオープンにすることができる。つまり、FETのゲート電圧によってSPST型高周波スイッチ回路のオン/オフ動作を制御することができる。
かかる構成により、FETをλ/4の2m+1倍の位置に設定していることから、ドレイン電極とソース電極間に電流を流すことで、オープンスタブの分岐部がオープンになり、SPST型高周波スイッチ回路がオフ状態になる。また、FETのドレイン電極とソース電極間に電流を流さなければ、オープンスタブの長さがλ/4の奇数倍であることから、オープンスタブの分岐部がショートになり、SPST型高周波スイッチ回路がオン状態になる。
かかる構成により、FETをλ/4の2m倍の位置に設定していることから、ドレイン電極とソース電極間に電流を流すことで、オープンスタブの分岐部がショートになり、SPST型高周波スイッチ回路がオン状態になる。また、FETのドレイン電極とソース電極間に電流を流さなければ、オープンスタブの長さがλ/4の偶数倍であることから、オープンスタブの分岐部がオープンになり、SPST型高周波スイッチ回路がオフ状態になる。
かかる構成により、一のスロット線路から分岐するn数のSPST型高周波スイッチ回路において、上記所定部位をオープンさせると、一のスロット線路からの分岐点は、ショート状態になる。
かかる構成により、第1のアンテナ及び第2のアンテナで高周波信号を受信し、一方のSPST型高周波スイッチ回路をオン状態にすると共に他方のSPST型高周波スイッチ回路をオフ状態にしておくと、第1のアンテナで受信された高周波信号が、一のスロットの出力端から出力され、この高周波信号が受信回路で中間周波信号に変換されて出力される。これと並行して、第1のアンテナで受信された高周波信号の電力が検波回路によって受信される。
かかる構成により、スイッチ制御回路によって、受信モジュールの検波回路で検出された信号の電力値が所定基準値以上である否かが判断される。そして、所定基準値以上の場合には、現状を維持する。また、この電力値が所定基準値未満に至った場合には、一方のSPST型高周波スイッチ回路がオフ状態にされると共に他方のSPST型高周波スイッチ回路がオン状態にされて、使用アンテナが第1のアンテナから第2のアンテナに切り替わる。
図1に示すように、この実施例の高周波スイッチ回路は、SPST(Single Pole Single Throw)型スイッチ構造の回路であり、誘電体基板100上に形成したスロット線路1とFET(Field Effect Transistor )2とを有してなる。
具体的には、スロット線路1は、開口1aから誘電体基板100の中心部に向かって直状に延び、誘電体基板100の中心部で第2の導体102側に突出した湾曲部1bを形成している。そして、スロット線路1は、湾曲部1bから誘電体基板100の縁部に向かって直状に延び、誘電体基板100の縁部に開口1cを有している。
また、第2の導体102側には、FET2のゲート電極Gにゲート電圧を印加するための制御用電極103が形成され、第1の導体101側には、ドレイン電極Dにドレインバイアス電圧を印加するためのバイアス用電極104が形成されている。
具体的には、制御用電極103は、スロット線路1の湾曲部1bの近傍で湾曲し且つその両端が基板縁部100aで開口した一のカットライン110で画成されている。また、バイアス用電極104は、誘電体基板100の湾曲部1bの基部からそれぞれ分岐して基板縁部100bに向かい、その基板縁部100bで開口する1対のカットライン111,112で画成されている。すなわち、バイアス用電極104の先端部104aと制御用電極103の先端部103aとが湾曲部1bを挟んで向き合った状態になっている。
図3は、スイッチング動作を説明するための概略部分拡大図であり、図4は、等価回路図であり、図5は、実験結果を示す線図である。
先ず、図3の(a)において、所定のゲート電圧を制御用電極103を通じてゲート電極Gに与えて、FET2をピンチオフ状態(以下、「トランジスタオフ状態」と記す)にすると、スロット線路1を跨いだ状態のドレイン電極D−ソース電極S間に、電流は流れず、スロット線路1の線路インピーダンスが維持される。このため、開口1a(図1参照)からスロット線路1内に送られてきた高周波信号Mは、図3の(a)に示すように、FET2の影響を受けずにスロット線路1の湾曲部1b内を伝搬し、開口1cを通じて出力される。この結果、SPST型高周波スイッチ回路はオン状態になる。
次に、FET2のゲート電極Gに印加するゲート電圧を上げて、ドレイン電極D−ソース電極S間の電流が充分流れる状態(以下、「トランジスタオン状態」と記す)にすると、図3の(b)に示すように、FET2のドレイン電極D−ソース電極S間を流れる電流Iがスロット線路1を渡る状態になる。このため、スロット線路1はかかる部位においてショートされた状態になり、スロット線路1内を伝わってきた高周波信号Mがこの部位で全反射される。この結果、SPST型高周波スイッチ回路がオフ状態になる。
なお、バイアス用電極104を通じてFET2にドレインバイアス電圧を加えることで、スイッチオン/オフ時の挿入損失を調整する。
かかる点を検証すべく、周波数が40GHz〜70GHzのミリ波帯の高周波信号Mをスロット線路1内に送り、FET2をトランジスタオン/オフする実験を行った。すると、図5に示すような結果を得た。図5において、曲線S1がスイッチオン状態時の電力利得を示し、曲線S2がスイッチオフ状態時の電力利得を示す。
スイッチは、スイッチオン/オフ時の挿入損失、即ち、オン時の利得とオフ時の利得との差が大きいほど、好ましい。この実施例のSPST型高周波スイッチ回路では、ドレインバイアス電圧を調整することで、図5に示すように、58GHzの高周波信号Mに対して、20dBという大きな挿入損失を得ることができた。
図6は、この発明の第2実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図7は等価回路図である。
上記第1実施例では、バイアス用電極104を設けた構成をとったが、これは必須の要素ではなく、この第2実施例の如く、バイアス用電極104を除いた単純な構成でもスイッチとしての機能を発揮する。
かかる構成により、ドレイン電極D−ソース電極Sがスロット線路1を跨った状態になるので、ゲート電極Gに印加するゲート電圧によって、トランジスタオン状態にすることにより、SPST型高周波スイッチ回路をオフ状態にすることができると共に、トランジスタオフ状態にすることにより、SPST型高周波スイッチ回路をオン状態にすることができる。
すなわち、この実施例のSPST型高周波スイッチ回路は、スロット線路1とFET2とにおいて、図7の(a)に示すような接続構成をとり、かかる構成の結果、図7の(b)に示すようなスイッチング作用を奏する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図8は、この発明の第3実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図9は、等価回路図である。
この実施例のSPST型高周波スイッチ回路は、ショートスタブを備えている点が、上記第1及び第2実施例と異なる。
具体的には、ドレイン電極Dとソース電極Sとがショートスタブ3を跨ぐように第1の導体101の対向する部位にそれぞれ接続されている。また、これらドレイン電極D及びソース電極Sの接続位置Ltは、ショートスタブ3の分岐部Pから先端P1に向かってλ/4の2m倍(mはゼロを含む整数)の位置に設定されている。図8では、理解を容易にするため、接続位置Ltをλ/4の2倍の位置に設定したFET2を表示している。
そして、第1の導体101に画成された制御用電極103にゲート電極Gが接続されている。
先ず、図8において、FET2をトランジスタオフ状態にすると、ショートスタブ3を跨いだ状態のドレイン電極D−ソース電極S間に、電流は流れない。このため、ショートスタブ3の先端P1がショート状態であり、ショートスタブ3の長さLsがλ/4の奇数倍であることから、分岐部Pはオープン状態になる。この結果、スロット線路1内を伝わってきた高周波信号Mはこの分岐部Pで全反射され、SPST型高周波スイッチ回路がオフ状態になる。
次に、FET2をトランジスタオン状態にすると、FET2のドレイン電極D−ソース電極S間を流れる電流Iがショートスタブ3を渡る状態になり、FET2の接続位置Ltがショート状態になる。そして、接続位置Ltがλ/4の偶数倍であるため、ショートスタブ3の分岐部Pもショート状態になり、SPST型高周波スイッチ回路がオン状態になる。
すなわち、この実施例のSPST型高周波スイッチ回路は、スロット線路1とFET2とショートスタブ3とにおいて、図9の(a)に示すような接続構成をとり、かかる構成の結果、図9の(b)に示すようなスイッチング作用を奏する。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
図10は、この発明の第4実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図11は、等価回路図である。
この実施例のSPST型高周波スイッチ回路では、上記第3実施例と同一条件下において、FET2をショートスタブ3の基部に設けた。すなわち、m=0として、ドレイン電極D及びソース電極Sの接続位置Ltを、分岐部Pに設定した。
具体的には、図10に示すように、第1の導体101の角部101a,101bにドレイン電極D,ソース電極Sをそれぞれ接続し、第2の導体102に画成された制御用電極103にゲート電極Gを接続した。
かかる構成により、FET2がトランジスタオフ状態である場合には、第3実施例と同様に、ショートスタブ3の分岐部Pがオープン状態になり、SPST型高周波スイッチ回路がオフ状態になる。
また、FET2をトランジスタオン状態にすると、FET2のドレイン電極D−ソース電極S間を流れる電流Iがショートスタブ3の分岐部Pを渡る状態になる。この結果、分岐部Pがショート状態になり、SPST型高周波スイッチ回路がオン状態になる。
すなわち、この実施例のSPST型高周波スイッチ回路は、スロット線路1とFET2とショートスタブ3とにおいて、図11の(a)に示すような接続構成をとり、かかる構成の結果、図11の(b)に示すようなスイッチング作用を奏する。
その他の構成、作用及び効果は、上記第3実施例と同様であるので、その記載は省略する。
図12は、この発明の第5実施例に係るSPST型高周波スイッチ回路を示す概略平面図である。
この実施例のSPST型高周波スイッチ回路は、ショートスタブの長さLsとFET2の接続位置Ltとが、上記第3及び第4実施例と異なる。
そして、ショートスタブ3を跨ぐFET2の接続位置Ltを、ショートスタブ3の分岐部Pから先端P1に向かってλ/4の2m+1倍に位置に設定している。図12では、理解を容易にするため、接続位置Ltをλ/4の3倍に設定したFET2を表示している。
また、FET2をトランジスタオン状態にすると、FET2の接続位置Ltがショート状態になる。そして、接続位置Ltがλ/4の奇数倍であるため、ショートスタブ3の分岐部Pがオープン状態になり、この結果、スロット線路1内を伝わってきた高周波信号はこの分岐部Pで全反射され、SPST型高周波スイッチ回路がオフ状態になる。
その他の構成、作用及び効果は、上記第4実施例と同様であるので、その記載は省略する。
図13は、この発明の第6実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図14は、等価回路図である。
この実施例のSPST型高周波スイッチ回路は、オープンスタブを備えている点が、上記第1ないし第5実施例と異なる。
次に、FET2をトランジスタオン状態にすると、FET2のドレイン電極D−ソース電極S間を流れ、FET2の接続位置Ltがショート状態になる。このとき、接続位置Ltがλ/4の奇数倍であるため、オープンスタブ4の分岐部Pがオープン状態になり、SPST型高周波スイッチ回路がオフ状態になる。
すなわち、この実施例のSPST型高周波スイッチ回路は、スロット線路1とFET2とオープンスタブ4とにおいて、図14の(a)に示すような接続構成をとり、かかる構成の結果、図14の(b)に示すようなスイッチング作用を奏する。
その他の構成、作用及び効果は、上記第3ないし第5実施例と同様であるので、その記載は省略する。
図15は、この発明の第7実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図16は、等価回路図である。
この実施例のSPST型高周波スイッチ回路は、オープンスタブの長さLsとFET2の接続位置Ltとが、上記第6実施例と異なる。
そして、オープンスタブ4を跨ぐFET2の接続位置Ltを、オープンスタブ4の分岐部Pから先端P1に向かってλ/4の2m倍に位置に設定している。図15では、理解を容易にするため、接続位置Ltをλ/4の2倍に設定したFET2を表示している。
また、FET2をトランジスタオン状態にすると、FET2の接続位置Lt即ちオープンスタブ4の先端P1がショート状態になる。そして、接続位置Ltがλ/4の偶数倍であるため、オープンスタブ4の分岐部Pがショート状態になり、この結果、SPST型高周波スイッチ回路がオン状態になる。
すなわち、この実施例のSPST型高周波スイッチ回路は、スロット線路1とFET2とオープンスタブ4とにおいて、図16の(a)に示すような接続構成をとり、かかる構成の結果、図16の(b)に示すようなスイッチング作用を奏する。
その他の構成、作用及び効果は、上記第6実施例と同様であるので、その記載は省略する。
図17は、この発明の第8実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図18は、等価回路図である。
この実施例のSPST型高周波スイッチ回路では、上記第3ないし第5実施例に適用されたショートスタブ3にさらにショートスタブを設けた構成をとる。
すなわち、図17に示すように、スロット線路1の中央部位で第1の導体101側に分岐した第1のショートスタブとしてのショートスタブ3の途中に第2のショートスタブとしてのショートスタブ5を分岐させた。
そして、FET2をショートスタブ5の分岐部P2に配置し、そのドレイン電極Dとソース電極Sとをショートスタブ5を跨ぐように第1の導体101の対向する角部にそれぞれ接続した。また、ゲート電極Gは、制御用電極103に接続した。
先ず、ショートスタブ3の長さLsがλ/4の奇数倍の場合には、ショートスタブ5の長さL2とFET2の接続位置Lt即ちショートスタブ5の分岐位置Ltとの組合せ(L2,Lt)は、(λ/4の奇数倍,λ/4の奇数倍)である。また、ショートスタブ3の長さLsがλ/4の偶数倍の場合には、組合せ(L2,Lt)は、(λ/4の奇数倍,λ/4の偶数倍)である。
例えば、長さLsをλ/4の奇数倍にし、そして、組合せ(L2,Lt)を(λ/4の奇数倍,λ/4の奇数倍)に設定した場合において、FET2をトランジスタオフ状態にすると、ショートスタブ5の長さL2が奇数倍であることから、分岐部P2がオープンになる。そして、ショートスタブ5の分岐位置Ltもλ/4の奇数倍であるので、分岐部Pがショート状態になる。この結果、SPST型高周波スイッチ回路はオン状態になる。
また、FET2をトランジスタオン状態にすると、分岐部P2がショートとなる。そして、ショートスタブ3の長さLsがλ/4の奇数倍であるので、分岐部Pがオープン状態になる。この結果、SPST型高周波スイッチ回路はオフ状態になる。
その他の構成、作用及び効果は、上記第3ないし第5実施例と同様であるので、その記載は省略する。
図19は、この発明の第9実施例に係るSPST型高周波スイッチ回路を示す概略平面図である。
この実施例のSPST型高周波スイッチ回路では、図19に示すように、上記第8実施例に適用されたショートスタブ3の代わりにオープンスタブ4を適用した構成をとる。
かかる構成において、SPST型高周波スイッチ回路は、次のような条件下でスイッチとして機能する。
先ず、オープンスタブ4の長さLsがλ/4の偶数倍の場合には、ショートスタブ5の長さL2とショートスタブ5の分岐位置Ltとの組合せ(L2,Lt)は、(λ/4の奇数倍,λ/4の奇数倍)である。また、オープンスタブ4の長さLsがλ/4の奇数倍の場合には、組合せ(L2,Lt)は、(λ/4の奇数倍,λ/4の偶数倍)である。
かかる構成により、FET2をトランジスタオフ状態にすると、SPST型高周波スイッチ回路がオフ状態になり、FET2をトランジスタオンオン状態にすると、SPST型高周波スイッチ回路がオン状態になる。
その他の構成、作用及び効果は、上記第8実施例と同様であるので、その記載は省略する。
図20は、この発明の第10実施例に係るSPST型高周波スイッチ回路を示す概略平面図であり、図21は、等価回路図である。
この実施例のSPST型高周波スイッチ回路では、コープレーナ型の線路をスイッチ回路を構成した点が、上記第1ないし第9実施例と異なる。
このようなショートスタブ6内に、ドレイン電極接続部102aが形成されている。すなわち、第2の導体102の一部を直状に突出させて、その突出部をショートスタブ6内に入り込ませることで、ドレイン電極接続部102aを形成している。
また、制御用電極103は、ドレイン電極接続部102aと直列に並ぶように第1の導体101側に画成されている。すなわち、直列に並ぶドレイン電極接続部102a及び制御用電極103と、これらの両側に位置する同電位の第1の導体101とによって、誘電体基板100上にコープレーナ型の線路を構成している。
そして、FET2を上記コープレーナ型の線路上に位置させて、ドレイン電極をドレイン電極接続部102aの先端部に接続すると共に、ゲート電極Gを制御用電極103の先端部に接続し、且つ平行な1対のソース電極S,Sを第1の導体101にそれぞれ接続している。
また、FET2をトランジスタオン状態にすると、ショートスタブ6の先端部分がショート状態になる。したがって、ショートスタブ6の長さがλ/4の偶数倍であるならば、ショートスタブ6の分岐部がショート状態になる。この結果、高周波信号はショートスタブ6の分岐部で全反射されるので、SPST型高周波スイッチ回路は、オフ状態になる。
なお、ショートスタブ6の長さがλ/4の奇数倍の場合には、上記と逆の作用を奏する。
その他の構成、作用及び効果は、上記第1ないし第9実施例と同様であるので、その記載は省略する。
図22は、この発明の第11実施例に係るSPnT型高周波スイッチ回路を示す等価回路図である。
この実施例は、上記実施例1のSPST型高周波スイッチ回路を一のスロット線路の一方端部からn数分岐させて構成したSPnT型高周波スイッチ回路を例示する。
ここでは、理解を容易にするため、図22に示すように、第2実施例の高周波スイッチ回路をn数だけ一のスロット線路から分岐させたものについて説明する。
なお、この実施例では、第2実施例の高周波スイッチ回路をn数だけ用いた例について説明したが、上記実施例のいずれの高周波スイッチ回路をも適用することができることは勿論である。
その他の構成、作用及び効果は、上記第1ないし第10実施例と同様であるので、その記載は省略する。
図23は、この発明の第12実施例に係る受信モジュールを示すブロック図であり、図24は、アンテナ切換スイッチ部分と検波回路部分とを示す概略平面図である。
この実施例の受信モジュールは、ミリ波帯の高周波信号を受信するモジュールであり、かかる高周波信号に対応可能なアンテナ切換スイッチを備えている。
すなわち、受信モジュール8は、第1のアンテナとしてのメインアンテナ81と、第2のアンテナとしてのサブアンテナ82と、アンテナ切換スイッチSWと、ミリ波受信回路83と、検波回路84とを備えており、外部回路であるIF回路85とスイッチ制御回路86とを接続して使用する。
また、この実施例の高周波スイッチ回路SW1,SW2のFET2では、ドレイン電極D−ソース電極S間の電圧を同電位(OV)にしているが、ドレイン電極Dにバイアスを加えておくことも可能である。また、各FET2のゲート電圧は、後述するスイッチ制御回路86から制御用電極103を通じて印加されるようになっている。
すなわち、このアンテナ切換スイッチSWによれば、FET2が分岐部Pからλ/4の2倍の位置に配されているので、トランジスタオン状態で分岐部Pがショートとなり、トランジスタオフ状態で分岐部Pがオープンとなる。そこで、スイッチ制御回路86からの制御用電極103に印加するゲート電圧によって、アンテナ切換スイッチSW1,SW2の一方をオン状態にすると共に他方をオフ状態にすることが可能となる。
具体的には、メインアンテナスロット1−1にλ/4の2倍の長さのショートスタブ11を形成し、その中央付近には検波ダイオード84aを取り付けると共に、コンデンサ84bと抵抗器84cとを検波ダイオード84aのアノード側に接続した。
これにより、メインアンテナ81からメインアンテナスロット1−1に入力した高周波信号の一部はショートスタブ11に定在波を作る。すると、ショートスタブ11の中央付近即ち定在波の腹に近い部分に存在する検波ダイオード84aが高周波信号の受信電力を自乗検波する。このように定在波の腹の位置で検波することにより、メインアンテナ81の受信電力値Wが低下した場合や復帰した場合にも迅速且つ正確に検知することができるようになっている。
すなわち、通常は、スイッチ制御回路86が、メインアンテナ81側の高周波スイッチ回路SW1をオン状態にし、サブアンテナ82側の高周波スイッチ回路SW2をオフ状態にしておき、メインアンテナ81からの受信を優先している。そして、スイッチ制御回路86が所定基準値未満の電力値Wを受信すると、スイッチ制御回路86は、高周波スイッチ回路SW2をオン状態にすると共に高周波スイッチ回路SW1をオフ状態にするように、高周波スイッチ回路SW1,SW2のFET2のゲート電圧を制御する。すなわち、メインアンテナ81からサブアンテナ82への使用に切り換える。
そして、メインアンテナ81の受信電力が回復し、スイッチ制御回路86が検波回路84から所定基準値以上の電力値Wを受信すると、スイッチ制御回路86は、高周波スイッチ回路SW2をオフ状態にすると共に高周波スイッチ回路SW1をオン状態にするように、FET2のゲート電圧を制御して、再度メインアンテナ81の使用に切り換える。
図25は、この発明の第13実施例に係る受信システムを示すブロック図である。
図25に示すように、この実施例の受信システムは、テレビ受像機であり、上記実施例12の受信モジュール8と、スイッチ制御回路86と、IF回路85等を有した受像機89とを有している。
その他の構成、作用及び効果は、上記第12実施例と同様であるので、その記載は省略する。
例えば、上記11実施例では、図22に示したように、シャント型の第2実施例の高周波スイッチ回路をn数だけ用いた例について説明したが、この高周波スイッチ回路に限らず、上記第2実施例〜第11実施例のいずれの高周波スイッチ回路をも適用することができることは勿論である。例えば、図26に示すように、シリーズ型の第4実施例に係る高周波スイッチ回路SW1〜SWnを一のスロット線路10から分岐させ、各高周波スイッチ回路SW1(SW2〜SWn)のFET2の取り付け位置を、分岐部Pからλ/4の奇数倍の距離Ltに設定したものも、この発明の範囲に含まれる。
Claims (11)
- 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路と、
このスロット線路の所定部位に配され、そのドレイン電極が上記第1の導体に接続されると共に、ソース電極が上記第2の導体に接続され、そのゲート電圧によってこのドレイン電極とソース電極との間を流れる電流を制御するFETと
を具備し、
両端が基板縁部で開口した状態で上記スロット線路の近傍で湾曲する一のカットラインを上記第2の導体に設けることにより、制御用電極を第2の導体側に形成すると共に、上記スロット線路から分岐して上記基板縁部とは別の基板縁部に向かいこの別の基板縁部で開口する1対のカットラインを上記第1の導体に設けることにより、その先端部が上記スロット線路を挟んで上記制御用電極の先端部と向き合うバイアス用電極を第1の導体側に形成し、
上記FETのドレイン電極を上記バイアス用電極の先端部に接続すると共に、ゲート電極を上記制御用電極の先端部に接続した、
ことを特徴とするSPST型高周波スイッチ回路。 - 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路と、
上記スロット線路の所定部位で分岐するように上記第1の導体側に凹設され且つその長さがλ/4(λは伝送する高周波信号の波長)の奇数倍であるスロット線路状のショートスタブと、
ドレイン電極とソース電極とが上記ショートスタブを跨ぐように上記第1の導体の対向する部位にそれぞれ接続され且つ当該接続位置が上記ショートスタブの分岐部から先端に向かってλ/4の2m倍(mはゼロを含む整数)に設定され、そして、ゲート電圧によってこのドレイン電極とソース電極との間を流れる電流を制御するFETと
を具備することを特徴とするSPST型高周波スイッチ回路。 - 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路と、このスロット線路の所定部位で分岐するように上記第1の導体側に凹設されたスロット線路状の第1のショートスタブと、この第1のショートスタブの途中の部位から分岐したスロット線路状の第2のショートスタブと、ドレイン電極とソース電極とが上記第2のショートスタブを跨ぐように上記第1の導体の対向する部位にそれぞれ接続され、そのゲート電圧によってこのドレイン電極とソース電極との間を流れる電流を制御するFETとを具備するSPST型高周波スイッチ回路であって、
上記第1のショートスタブの長さをλ/4(λは伝送する高周波信号の波長)の奇数倍に設定した場合に、上記第2のショートスタブの長さを上記λ/4の奇数倍に設定すると共に当該第2のショートスタブの分岐位置を上記第1のショートスタブの分岐部からλ/4の奇数倍の位置に設定し、
また、上記第1のショートスタブの長さをλ/4の偶数倍に設定した場合に、上記第2のショートスタブの長さを上記λ/4の奇数倍に設定すると共に当該第2のショートスタブの分岐位置を上記第1のショートスタブの分岐部からλ/4の偶数倍の位置に設定する、
ことを特徴とするSPST型高周波スイッチ回路。 - 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路と、
上記スロット線路の所定部位で分岐するように上記第1の導体側に凹設され且つその長さがλ/4(λは伝送する高周波信号の波長)の奇数倍又は偶数倍であるスロット線路状のオープンスタブと、
ドレイン電極とソース電極とが上記オープンスタブを跨ぐように上記第1の導体の対向する部位にそれぞれ接続され、そのゲート電圧によってこのドレイン電極とソース電極との間を流れる電流を制御するFETと
を具備することを特徴とするSPST型高周波スイッチ回路。 - 請求項4に記載のSPST型高周波スイッチ回路において、
上記オープンスタブの長さを上記λ/4の奇数倍に設定し、
上記FETのドレイン電極及びソース電極の接続位置を、オープンスタブの分岐部から先端に向かってλ/4の2m+1倍(mはゼロを含む整数)に位置に設定した、
ことを特徴とするSPST型高周波スイッチ回路。 - 請求項4に記載のSPST型高周波スイッチ回路において、
上記オープンスタブの長さを上記λ/4の偶数倍に設定し、
上記FETのドレイン電極及びソース電極の接続位置を、オープンスタブの分岐部から先端に向かってλ/4の2m倍(mはゼロを含む整数)に位置に設定した、
ことを特徴とするSPST型高周波スイッチ回路。 - 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路と、このスロット線路の所定部位で分岐するように上記第1の導体側に凹設されたスロット線路状のオープンスタブと、このオープンスタブの途中の部位から分岐したスロット線路状のショートスタブと、ドレイン電極とソース電極とが上記ショートスタブを跨ぐように上記第1の導体の対向する部位にそれぞれ接続され、そのゲート電圧によってこのドレイン電極とソース電極との間を流れる電流を制御するFETとを具備するSPST型高周波スイッチ回路であって、
上記オープンスタブの長さをλ/4(λは伝送する高周波信号の波長)の偶数倍に設定した場合に、上記ショートスタブの長さを上記λ/4の奇数倍に設定すると共に当該ショートスタブの分岐位置を上記オープンスタブの分岐部からλ/4の奇数倍の位置に設定し、
また、上記オープンスタブの長さをλ/4の奇数倍に設定した場合に、上記ショートスタブの長さを上記λ/4の奇数倍に設定すると共に当該ショートスタブの分岐位置を上記オープンスタブの分岐部からλ/4の偶数倍の位置に設定する、
ことを特徴とするSPST型高周波スイッチ回路。 - 基板上で向き合う第1の導体と第2の導体とによって構成された高周波信号伝送用のスロット線路の所定部位に、上記第1の導体側に凹みそしてエアブリッジがその分岐部に架けられ且つその長さがλ/4(λは伝送する高周波信号の波長)の奇数倍又は偶数倍であるスロット線路状のショートスタブを形成すると共に、上記第2の導体の一部を突出させて、上記ショートスタブ内に入り込んだドレイン電極接続部を形成し、制御用電極をこのドレイン電極接続部と直列に並ぶように第1の導体側に分離形成することにより、上記第1の導体とドレイン電極接続部と制御用電極とをコープレーナ型の線路構成とし、
ドレイン電極とゲート電極とこれらを挟む平行な1対のソース電極とがコープレーナ型に配設されたFETを、上記コープレーナ型の線路上に配し、ドレイン電極を上記ドレイン電極接続部の先端部に接続すると共に、ゲート電極を上記制御用電極の先端部に接続し、且つ平行な1対のソース電極をドレイン電極接続部の先端部を挟む第1の導体の部位にそれぞれ接続した、
ことを特徴とするSPST型高周波スイッチ回路。 - 請求項1ないし請求項8のいずれかに記載のシリーズ型のSPST型高周波スイッチ回路を一のスロット線路の一方端部からn数(nは2以上の整数)分岐させ、
各SPST型高周波スイッチ回路のスロット線路をオープンさせる位置である上記所定部位を、上記一のスロット線路からの分岐点からλ/4(λは伝送する高周波信号の波長)の奇数倍の位置に設定した、
ことを特徴とするSPnT型高周波スイッチ回路。 - 第1のアンテナ及び第2のアンテナと、
請求項9に記載のSPnT型高周波スイッチ回路においてn=2とするSPDT型高周波スイッチ回路であって、上記一のスロット線路から分岐した一方のSPST型高周波スイッチ回路のスロット線路の開放端を上記第1のアンテナに接続すると共に、他方のSPST型高周波スイッチ回路のスロット線路の開放端を上記第2のアンテナに接続し、且つ上記一のスロット線路の開放端を上記第1又は第2のアンテナからの高周波信号の出力端とするSPDT型高周波スイッチ回路と、
このSPDT型高周波スイッチ回路から出力された高周波信号を中間周波信号に変換して出力する受信回路と、
上記第1のアンテナで受信された高周波信号の電力値を検出する検波回路と
を具備することを特徴とする受信モジュール。 - 請求項10に記載の受信モジュールと、当該受信モジュールの検波回路で検出された上記電力値が所定基準値以上である場合に、上記一方のSPST型高周波スイッチ回路をオン状態にすると共に上記他方のSPST型高周波スイッチ回路をオフ状態にし、また、この電力値が上記所定基準値未満の場合には、上記一方のSPST型高周波スイッチ回路をオフ状態にすると共に上記他方のSPST型高周波スイッチ回路をオン状態にするスイッチ制御回路とを備える、
ことを特徴とする受信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005066680A JP4513009B2 (ja) | 2005-03-10 | 2005-03-10 | SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005066680A JP4513009B2 (ja) | 2005-03-10 | 2005-03-10 | SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253991A JP2006253991A (ja) | 2006-09-21 |
JP4513009B2 true JP4513009B2 (ja) | 2010-07-28 |
Family
ID=37094007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005066680A Active JP4513009B2 (ja) | 2005-03-10 | 2005-03-10 | SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4513009B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100864078B1 (ko) * | 2005-11-08 | 2008-10-16 | 주식회사 케이엠더블유 | 고주파 스위치 |
KR100851896B1 (ko) | 2006-09-26 | 2008-08-13 | (주)이필드 | 마이크로스트립라인과 슬롯라인의 결합에 의한 고주파스위치 및 이를 이용한 스위치 모듈 |
JP2009182819A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | アンテナ制御装置及び受信装置並びにアンテナ制御方法 |
US20150054594A1 (en) * | 2012-02-06 | 2015-02-26 | Nanyang Technological University | Switch |
JP6305114B2 (ja) * | 2014-03-04 | 2018-04-04 | 三菱電機株式会社 | 電力合成器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177303A (ja) * | 1999-12-17 | 2001-06-29 | Mitsubishi Electric Corp | 半導体移相器 |
JP2004048106A (ja) * | 2002-07-08 | 2004-02-12 | Murata Mfg Co Ltd | 高周波能動装置および送受信装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216419B2 (ja) * | 1994-05-24 | 2001-10-09 | 三菱電機株式会社 | 移相器 |
-
2005
- 2005-03-10 JP JP2005066680A patent/JP4513009B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177303A (ja) * | 1999-12-17 | 2001-06-29 | Mitsubishi Electric Corp | 半導体移相器 |
JP2004048106A (ja) * | 2002-07-08 | 2004-02-12 | Murata Mfg Co Ltd | 高周波能動装置および送受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006253991A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361536B2 (ja) | 高周波スイッチ | |
JP3835404B2 (ja) | 高周波スイッチおよびそれを用いた電子装置 | |
US8416032B2 (en) | Semiconductor switch, transceiver, transmitter, and receiver | |
JP4513009B2 (ja) | SPST型高周波スイッチ回路,SPnT型高周波スイッチ回路,受信モジュール及び受信システム | |
JP2000114950A (ja) | Spstスイッチおよびspdtスイッチおよびそれを用いた通信機 | |
JP3724450B2 (ja) | 無線通信用高周波回路およびそれを備えた通信機 | |
US7315225B2 (en) | Phase shifter providing multiple selectable phase shift states | |
KR100848261B1 (ko) | Rf 스위치 및 rf 스위치를 포함하는 장치 | |
US20080238570A1 (en) | Spst Switch, Spdt Switch and Mpmt Switch | |
US10615497B2 (en) | Splitter circuit and antenna | |
JP2005136630A (ja) | 高周波スイッチ | |
KR100403972B1 (ko) | 초고주파 쌍자극-쌍투 스위치와 초고주파 분배/전송스위치 및 이를 이용한 고효율 전력 증폭기 | |
JPH10284901A (ja) | 高周波スイッチと送受信切替装置 | |
US7609128B2 (en) | Switch circuit | |
US11233507B2 (en) | High frequency switch for high frequency signal transmitting/receiving devices | |
US6998934B2 (en) | High frequency switch and electronic device including the same | |
JP4107654B2 (ja) | 高周波スイッチ | |
Marcaccioli et al. | Design of a broadband MEMS-based reconfigurable coupler in Ku-band | |
JP2000077903A (ja) | マイクロ波spdtスイッチ | |
KR100192375B1 (ko) | 다이폴 안테나 | |
JP2003318267A (ja) | 半導体装置 | |
JP2008236174A (ja) | Dcカット回路 | |
JP5004781B2 (ja) | 高周波スイッチ | |
JPH01305601A (ja) | 半導体移相器 | |
JP2002076844A (ja) | 移相回路および移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4513009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |