JP2009038138A - 樹脂封止型半導体装置およびこれを用いた回路モジュール - Google Patents
樹脂封止型半導体装置およびこれを用いた回路モジュール Download PDFInfo
- Publication number
- JP2009038138A JP2009038138A JP2007199691A JP2007199691A JP2009038138A JP 2009038138 A JP2009038138 A JP 2009038138A JP 2007199691 A JP2007199691 A JP 2007199691A JP 2007199691 A JP2007199691 A JP 2007199691A JP 2009038138 A JP2009038138 A JP 2009038138A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- encapsulated semiconductor
- lead
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】接続抵抗を低減するとともに、損失を低減し、安定且つ長寿命で大電流駆動の可能な半導体装置を提供する。
【解決手段】半導体素子と、前記半導体素子の相対向する２辺に沿って配列された複数のリードとを具備し、前記半導体素子を覆うと共に、前記リードの先端を導出するように形成された封止体とを具備した樹脂封止型半導体装置であって、前記２辺のうちの少なくとも一方の辺に沿って配列された前記複数のリードの内、電流供給を主たる目的とする電流供給端子に接続されたリードが封止体のコーナー側に配置される。
【選択図】図１
【解決手段】半導体素子と、前記半導体素子の相対向する２辺に沿って配列された複数のリードとを具備し、前記半導体素子を覆うと共に、前記リードの先端を導出するように形成された封止体とを具備した樹脂封止型半導体装置であって、前記２辺のうちの少なくとも一方の辺に沿って配列された前記複数のリードの内、電流供給を主たる目的とする電流供給端子に接続されたリードが封止体のコーナー側に配置される。
【選択図】図１
Description
本発明は樹脂封止型半導体装置およびこれを用いた回路モジュールにかかり、特にそのリード配置に関するものである。
近年、携帯電話に代表される移動体通信機器の高性能化や小型化、さらには製品の需要サイクルの短期化が進む中、モジュール部品等に搭載されるトランジスタには、高性能化・小型薄型化・低コスト化への要求はいうまでもなく、接続抵抗を低減し、高出力のトランジスタの調整、短期間での開発および供給への要求が高まっている。
パワーＭＯＳＦＥＴは、電源、携帯端末装置および自動車の電子装置を含む多数のアプリケーションに使用されている。また、部品点数を削減するために、単体半導体装置内に２つ以上のパワーＭＯＳＦＥＴ１ａ、１ｂが内蔵されている。これらのアプリケーションにおけるＭＯＳＦＥＴにおいては図９および１０に２つ以上のパワーＭＯＳＦＥＴが内蔵された半導体装置の一例を示すように、一般に、ソース端子に接続されたリード（以下ソースリードＬＳ１ＬＳ２）とゲート端子に接続されたリード（以下ゲートリードＬＧ１ＬＧ２）とが交互に配置されている（特許文献１）。
しかしながら上記構成では、たとえばその一例を図９に示すようにソース端子とゲート端子とが交互に配置されており、ゲートパッドに対するワイヤボンディングを容易にすると共に、要求された機能を提供するために、少なくとも１つのゲートパッドがパワーＭＯＳＦＥＴのそれぞれに設けられる。図１０はこの半導体装置の等価回路を示す説明図である。
このような半導体装置においては、ソース端子などの主として電流供給端子として用いられる端子及び端子を接続するための基板上の実装パッドは、幅広に形成するのが望ましく、一方ゲート端子は、トランジスタの駆動を制御するための端子であるため、大電流を流す必要はなく、ゲートリードは幅広にする必要はない。一方、このような半導体装置が実装される回路基板においても接続用のパッドが配列されるが、図９に示したようにゲートリードではさまれた領域のソースリードを幅広に形成したとしてもこのソースリードに接続される、回路基板上のソース端子は、隣接するゲート端子による空間的制約をうけ、拡大する事はできず、接続抵抗の低減をはかることができないという問題があった。
本発明は前記実情に鑑みてなされたもので、接続抵抗を低減するとともに、熱損失を低減し、長寿命で大電流駆動の可能な半導体装置を提供することを目的とする。
上記目的を達成するために、半導体素子と、前記半導体素子の相対向する２辺に沿って配列された複数のリードとを具備し、前記半導体素子を覆うと共に、前記リードの先端を導出するように形成された封止体とを具備した樹脂封止型半導体装置であって、前記２辺のうちの少なくとも一方の辺に沿って配列された前記複数のリードの内、電流供給を主たる目的とする電流供給端子に接続されたリードが前記封止体のコーナー側に配されたことを特徴とする。
この構成により、電流供給端子を最外側に配置することで、電流供給端子に接続される回路基板上の接続用パッドを外側に広げることができる結果、幅広に形成することができ、大電流化が容易となる。また、動作時に半導体素子が発熱しても、電流供給端子を経由してプリント基板側に逃がすことができ、その結果半導体装置の安定化と長寿命化をはかることができる。なお、リード幅は、封止体内部すなわちインナーリードのみ幅広で、封止体から導出された部分すなわちアウターリードは電流供給端子に接続されるものもそうでないものも同程度の幅であってもよい。
この構成により、電流供給端子を最外側に配置することで、電流供給端子に接続される回路基板上の接続用パッドを外側に広げることができる結果、幅広に形成することができ、大電流化が容易となる。また、動作時に半導体素子が発熱しても、電流供給端子を経由してプリント基板側に逃がすことができ、その結果半導体装置の安定化と長寿命化をはかることができる。なお、リード幅は、封止体内部すなわちインナーリードのみ幅広で、封止体から導出された部分すなわちアウターリードは電流供給端子に接続されるものもそうでないものも同程度の幅であってもよい。
また、本発明は、上記樹脂封止型半導体装置において、前記リードのうち、前記電流供給端子に接続されたリードは、封止体の外部で他のリードの幅よりも幅広であることを特徴とする。
この構成により、更なる大電流化が可能となる。
この構成により、更なる大電流化が可能となる。
また、本発明は、上記樹脂封止型半導体装置において、２つのＭＯＳＦＥＴからなる半導体素子を搭載する半導体素子搭載部を具備し、前記半導体素子の相対向する２辺から４本づつのリードが導出されており、前記１辺に導出される４本のリードがすべてドレイン端子を構成するとともに、前記２つのＭＯＳＦＥＴ上に形成されたドレイン電極が、それぞれ前記ドレイン端子と電気的に接続され、前記２つのＭＯＳＦＥＴ上に形成されたソース電極が相対向する各前記ソース端子と電気的に接続され、前記２つのＭＯＳＦＥＴ上に形成されたゲート電極が相対向する各前記ゲート端子と電気的に接続され、前記２辺のうちの他の一方の辺に導出される４本のリードの内中央の２本がゲート端子、最外側の２本がソース端子を構成し、前記ソース端子の幅が前記ゲート端子幅と同等又はそれ以上であるものを含む。
この構成により、幅広のソース端子を最外側に配置することで、ソース端子に接続される回路基板上の接続用パッドを外側に広げることができる結果、幅広に形成することができ、大電流化が容易となり、接続抵抗の低減を図ることができる。また、動作時に半導体素子が発熱しても、ソース端子を経由してプリント基板側に逃がすことができ、その結果半導体装置の安定化と長寿命化をはかることができる。
この構成により、幅広のソース端子を最外側に配置することで、ソース端子に接続される回路基板上の接続用パッドを外側に広げることができる結果、幅広に形成することができ、大電流化が容易となり、接続抵抗の低減を図ることができる。また、動作時に半導体素子が発熱しても、ソース端子を経由してプリント基板側に逃がすことができ、その結果半導体装置の安定化と長寿命化をはかることができる。
また、本発明は、上記樹脂封止型半導体装置において、前記リードのうち、前記ソース端子を構成するリードは、前記封止体の外部で、前記ゲート端子を構成するリードよりも幅広であるものを含む。
この構成により、更なる大電流化が可能となる。
この構成により、更なる大電流化が可能となる。
また、本発明は、上記樹脂封止型半導体装置において、各リードの厚さは同一であるものを含む。
この構成により、リードフレームとしてプレス成型により容易に形成することができ、幅のみを調整することで、電流供給端子の低抵抗化が容易となる。
この構成により、リードフレームとしてプレス成型により容易に形成することができ、幅のみを調整することで、電流供給端子の低抵抗化が容易となる。
また、本発明は、上記樹脂封止型半導体装置において、前記２つのＭＯＳＦＥＴの各ドレイン端子に接続される半導体素子搭載部が同一平面をなしているものを含む。
また、本発明は、上記樹脂封止型半導体装置において、前記２つのＭＯＳＦＥＴが１チップ化され、かつ前記ドレイン端子が半導体素子搭載部に搭載されたものを含む。
また、本発明は、上記樹脂封止型半導体装置において、前記半導体素子はバイポーラトランジスタであり、エミッタ端子が封止体のコーナー側に配置されたものを含む。
また、本発明は、上記樹脂封止型半導体装置において、前記樹脂封止型半導体装置は、前記リードを回路基板面に面接触させて実装する面実装型であるものを含む。
この構成により、前記樹脂封止型半導体装置の厚みを薄型化することを可能にしている。
面実装型の樹脂封止型半導体装置の場合、特に、パッドの形成位置に大きな制約があるが、本発明の場合には、面積を大きくする必要のある端子を最外側に配置することで、外側への領域拡大を可能にしている。
この構成により、前記樹脂封止型半導体装置の厚みを薄型化することを可能にしている。
面実装型の樹脂封止型半導体装置の場合、特に、パッドの形成位置に大きな制約があるが、本発明の場合には、面積を大きくする必要のある端子を最外側に配置することで、外側への領域拡大を可能にしている。
また、本発明は、上記樹脂封止型半導体装置において、前記最外側のリードは、回路基板上に設けられ前記封止体の幅よりも一部が外側に突出するように形成された接続用パッドに接続されるものを含む。
この構成により、最外側のリードに接続される接続用パッドを、回路基板上に設けられ前記封止体の幅よりも一部が外側に突出するように形成することで、配線抵抗を低減し大電流の供給を可能にしている。
この構成により、最外側のリードに接続される接続用パッドを、回路基板上に設けられ前記封止体の幅よりも一部が外側に突出するように形成することで、配線抵抗を低減し大電流の供給を可能にしている。
また、本発明は、上記樹脂封止型半導体装置において、前記リードは前記封止体の下方に先端が回りこむように成型されたガルウィングリードであり、前記リードのうち、前記封止体のコーナー側に配されたリードは、回路基板上に設けられた、前記封止体の下方に伸長し、前記封止体の下方で幅広となるように形成された接続用パッドに接続されるものを含む。
この構成により、前記封止体のコーナー側に配されたリードに接続される接続用パッドを、前記封止体の下方に伸張し、前記封止体の下方で幅広となるように形成することで、さらに封止体のコーナー側のリードに接続される接続用パッドの面積を内外両側に増大することができ、配線抵抗を低減し大電流の供給を可能にしている。
以上詳述したように、本発明の樹脂封止型半導体装置によれば、ソース電流など電流供給端子の電流量の増大を図ることができ、オン抵抗の低減を図ることができる結果、性能の向上をはかることができる。またセットとしての損失の低減をはかることができる。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１の樹脂封止型半導体装置を示す説明図である。この樹脂封止型半導体装置は、第１および第２のＭＯＳＦＥＴ１ａ、１ｂが１チップ素子としてリードフレームの半導体素子搭載部２に配置され、封止体で構成された封止体としてのパッケージ３の両端面からそれぞれ４本づつリードが導出され、これら８本のリードのうちの少なくとも一方の辺に沿って配列され、ソース端子に相当するリードＬＳ１、ＬＳ２が封止体のコーナー側（ここでは最外側）に配置されたことを特徴とする。そして、このソース端子を構成するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子を構成するリードＬＧ１、ＬＧ２と同じ幅かそれ以上であることを特徴とする。ここでＷはボンディングワイヤである。リードＬＤはドレイン端子を構成するリードである。図２はこの樹脂封止型半導体装置の等価回路図、図３は図１のＡ−Ａ断面を示す図である。なお、リード幅は、封止体内部すなわちインナーリードのみ幅広で、封止体から導出された部分すなわちアウターリードは電流供給端子に接続されるものもそうでないものも同程度の幅となっている。
（実施の形態１）
図１は本発明の実施の形態１の樹脂封止型半導体装置を示す説明図である。この樹脂封止型半導体装置は、第１および第２のＭＯＳＦＥＴ１ａ、１ｂが１チップ素子としてリードフレームの半導体素子搭載部２に配置され、封止体で構成された封止体としてのパッケージ３の両端面からそれぞれ４本づつリードが導出され、これら８本のリードのうちの少なくとも一方の辺に沿って配列され、ソース端子に相当するリードＬＳ１、ＬＳ２が封止体のコーナー側（ここでは最外側）に配置されたことを特徴とする。そして、このソース端子を構成するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子を構成するリードＬＧ１、ＬＧ２と同じ幅かそれ以上であることを特徴とする。ここでＷはボンディングワイヤである。リードＬＤはドレイン端子を構成するリードである。図２はこの樹脂封止型半導体装置の等価回路図、図３は図１のＡ−Ａ断面を示す図である。なお、リード幅は、封止体内部すなわちインナーリードのみ幅広で、封止体から導出された部分すなわちアウターリードは電流供給端子に接続されるものもそうでないものも同程度の幅となっている。
ここでまた、この樹脂封止型半導体装置の実装される回路基板１０のパッド領域１１Ｓ１、１１Ｓ２はソース端子に相当するリードＬＳ１、ＬＳ２よりも幅広に、パッケージ３よりもはみ出して形成されたことを特徴とする。
この構成により、ソース端子をパッケージのコーナー側（最外側）に配置することで、ソース端子に接続される回路基板上の接続用パッドを外側に広げることができる結果、幅広に形成することができ、大電流化が容易となる。また、動作時に半導体素子が発熱しても、このソース端子を経由してプリント基板側に逃がすことができ、その結果半導体装置の長寿命化をはかることができる。
なお前記実施の形態では、リードが８本のリードフレームを用いたが、これに限定されることなく、複数のリードを有するリードフレームにおいて適用可能である。
また、前記実施の形態では、ワイヤボンディングを用いる例について説明したが、ワイヤボンディングに限定されることなくフリップチップなどダイレクトボンディングを用いた場合にも適用可能であることはいうまでもない。
なお前記実施の形態１ではパワーＭＯＳＦＥＴが２個配列された半導体装置について説明したが、２個に限定されることなく多数個であってもよい。
（実施の形態２）
次に本発明の実施の形態２について説明する。
前記実施の形態１では、このソース端子に相当するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子に接続されるリードＬＧ１、ＬＧ２と、パッケージ３の外側すなわちアウターリード部では、同じ幅であったが、本実施の形態では図４に示すように、ソース端子に相当するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子に接続されるリードＬＧ１、ＬＧ２よりも、パッケージ３の外側すなわちアウターリード部では、幅広であることを特徴とする。
アウターリードの幅以外の構成については図１に示した前記実施の形態１と同様に形成されているためここでは説明を省略する。なお同一部位には同一符号を付した。
次に本発明の実施の形態２について説明する。
前記実施の形態１では、このソース端子に相当するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子に接続されるリードＬＧ１、ＬＧ２と、パッケージ３の外側すなわちアウターリード部では、同じ幅であったが、本実施の形態では図４に示すように、ソース端子に相当するリードＬＳ１、ＬＳ２が内側に配置されたゲート端子に接続されるリードＬＧ１、ＬＧ２よりも、パッケージ３の外側すなわちアウターリード部では、幅広であることを特徴とする。
アウターリードの幅以外の構成については図１に示した前記実施の形態１と同様に形成されているためここでは説明を省略する。なお同一部位には同一符号を付した。
ここでまた、この樹脂封止型半導体装置の実装される回路基板１０のパッド領域１１Ｓ１、１１Ｓ２はソース端子に相当するリードＬＳ１、ＬＳ２よりも幅広に、パッケージ３よりもはみ出して形成されたことを特徴とする。
（実施の形態３）
次に本発明の実施の形態３について説明する。
前記実施の形態１および２では、２つのＭＯＳＦＥＴのドレイン端子は電気的に一体化されていたが、本実施の形態では図５に示すように、ドレイン端子はそれぞれ分離したことを特徴とする。他の構成については前記実施の形態１および２と同様に形成されている。
この例では、２つのＭＯＳＦＥＴに対しドレイン電圧を独立して供給することができる。
次に本発明の実施の形態３について説明する。
前記実施の形態１および２では、２つのＭＯＳＦＥＴのドレイン端子は電気的に一体化されていたが、本実施の形態では図５に示すように、ドレイン端子はそれぞれ分離したことを特徴とする。他の構成については前記実施の形態１および２と同様に形成されている。
この例では、２つのＭＯＳＦＥＴに対しドレイン電圧を独立して供給することができる。
（実施の形態４）
次に本発明の実施の形態４について説明する。
前記実施の形態３では、２つのＭＯＳＦＥＴのドレイン端子が分離されているが、この構成に加えて、本実施の形態では図６に示すように、前記実施の形態２と同様、アウターリードを幅広にしたことを特徴とするものである。他の構成については前記実施の形態１乃至３と同様に形成されている。
この例では、２つのＭＯＳＦＥＴに対しドレイン電圧を独立して供給することができる上、ソース電流を増大することが可能となる。
次に本発明の実施の形態４について説明する。
前記実施の形態３では、２つのＭＯＳＦＥＴのドレイン端子が分離されているが、この構成に加えて、本実施の形態では図６に示すように、前記実施の形態２と同様、アウターリードを幅広にしたことを特徴とするものである。他の構成については前記実施の形態１乃至３と同様に形成されている。
この例では、２つのＭＯＳＦＥＴに対しドレイン電圧を独立して供給することができる上、ソース電流を増大することが可能となる。
（実施の形態５）
次に本発明の実施の形態５について説明する。
前記実施の形態１乃至４ではパッケージの側方にまっすぐにリードが伸長する、いわゆるフラットリード型の樹脂封止型半導体装置について説明したが、リードＬＧ１ＬＧ２ＬＳ１ＬＳ２ＬＤが、前記パッケージ３の下方に先端が回りこむように成型されたガルウィングリードであるものについて説明する。本実施の形態では図７および８に示すように、リードがガルウィングを構成しておりこれらのリードのうち、パッケージ３のコーナー側に配されたリードＬＳ１は、回路基板上に設けられた接続用パッド１１Ｓ１に接続されている。そしてこの接続用パッド１１ｇ１はパッケージ３の下方に伸長し、パッケージ３の下方で幅広となるように形成されている。ここで図８は図７のＢ−Ｂ断面図である。
次に本発明の実施の形態５について説明する。
前記実施の形態１乃至４ではパッケージの側方にまっすぐにリードが伸長する、いわゆるフラットリード型の樹脂封止型半導体装置について説明したが、リードＬＧ１ＬＧ２ＬＳ１ＬＳ２ＬＤが、前記パッケージ３の下方に先端が回りこむように成型されたガルウィングリードであるものについて説明する。本実施の形態では図７および８に示すように、リードがガルウィングを構成しておりこれらのリードのうち、パッケージ３のコーナー側に配されたリードＬＳ１は、回路基板上に設けられた接続用パッド１１Ｓ１に接続されている。そしてこの接続用パッド１１ｇ１はパッケージ３の下方に伸長し、パッケージ３の下方で幅広となるように形成されている。ここで図８は図７のＢ−Ｂ断面図である。
この構成により、パッケージ３のコーナー側に配されたリードに接続される接続用パッドを、パッケージ３の下方に伸張し、パッケージ３の下方で幅広となるように形成することで、さらにパッケージのコーナー側のリードに接続される接続用パッドの面積を内外両側に増大することができ、配線抵抗を低減し大電流の供給を可能にしている。
（実施の形態６）
次に本発明の実施の形態６について説明する。
前記実施の形態1ではパワーＭＯＳＦＥＴを２個実装した例について説明したが、パワーＭＯＳＦＥＴに代えてバイポーラトランジスタや絶縁ゲートバイポーラトランジスタに適用することも可能である。本実施の形態の、このバイポーラトランジスタは、ＧａＡｓなどの化合物半導体を用いてヘテロ接合バイポーラトランジスタ（ＨＢＴ）を構成するもので半導体基板内に、バイポーラトランジスタを構成するトランジスタ動作領域と、トランジスタ動作領域から絶縁膜を貫通する幅広のエミッタ引出配線およびベース引出配線と、上記引出配線に接続され、組立時にワイヤボンディングが施される第１乃至第６のパッドとを具備している。この半導体基板はコレクタ領域を構成しており、コレクタ電極は半導体基板の裏面に形成される。すなわちこの構造は基板コレクタ構造をなすものである。
次に本発明の実施の形態６について説明する。
前記実施の形態1ではパワーＭＯＳＦＥＴを２個実装した例について説明したが、パワーＭＯＳＦＥＴに代えてバイポーラトランジスタや絶縁ゲートバイポーラトランジスタに適用することも可能である。本実施の形態の、このバイポーラトランジスタは、ＧａＡｓなどの化合物半導体を用いてヘテロ接合バイポーラトランジスタ（ＨＢＴ）を構成するもので半導体基板内に、バイポーラトランジスタを構成するトランジスタ動作領域と、トランジスタ動作領域から絶縁膜を貫通する幅広のエミッタ引出配線およびベース引出配線と、上記引出配線に接続され、組立時にワイヤボンディングが施される第１乃至第６のパッドとを具備している。この半導体基板はコレクタ領域を構成しており、コレクタ電極は半導体基板の裏面に形成される。すなわちこの構造は基板コレクタ構造をなすものである。
実装に際してはリードフレームの半導体素子搭載部に素子チップをダイボンディングにより接続し、第２乃至第６の端子と第２乃至第６のリードの先端とをワイヤボンディングにより電気的に接続したのち、樹脂封止によりパッケージを形成し、サポートバー、サイドバーを切除し、バイポーラトランジスタ装置が完成する。
さらにまた、前記実施の形態では、化合物半導体基板を用いたＨＢＴについて説明したが、シリコン基板を用いたバイポーラトランジスタ、絶縁ゲートバイポーラトランジスタにも適用可能である。
本発明の樹脂封止型半導体装置によれば、接続抵抗の低減をはかることができるとともにパワーＭＯＳＦＥＴ半導体装置としての抵抗の低減をはかることができることから、携帯電話など種々の電子機器に適用可能である。
１ａ １ｂ 半導体素子（パワーＭＯＳＦＥＴ）
２ 半導体素子搭載部
３ パッケージ
ＬＳ１，ＬＳ２ ソースリード
ＬＧ１，ＬＧ２ ゲートリード
ＬＤ ドレインリード
１１Ｓ１１１Ｓ２ ソースパッド
１０ 回路基板
２ 半導体素子搭載部
３ パッケージ
ＬＳ１，ＬＳ２ ソースリード
ＬＧ１，ＬＧ２ ゲートリード
ＬＤ ドレインリード
１１Ｓ１１１Ｓ２ ソースパッド
１０ 回路基板
Claims (13)
- 半導体素子と、前記半導体素子の相対向する２辺に沿って配列された複数のリードとを具備し、前記半導体素子を覆うと共に、前記リードの先端を導出するように形成された封止体とを具備した樹脂封止型半導体装置であって、
前記２辺のうちの少なくとも一方の辺に沿って配列された前記複数のリードの内、前記半導体素子の電流供給を主たる目的とする電流供給端子を構成するリードが前記封止体のコーナー側に配置されている、樹脂封止型半導体装置。 - 請求項１に記載の樹脂封止型半導体装置であって、
前記リードのうち、前記電流供給端子を構成するリードは、封止体の外部で、他のリードの幅よりも幅広である樹脂封止型半導体装置。 - 請求項１に記載の樹脂封止型半導体装置であって、
２つのＭＯＳＦＥＴと、前記２つのＭＯＳＦＥＴを搭載するための半導体素子搭載部とを具備し、
前記半導体素子の相対向する２辺から４本ずつのリードが導出されており、
前記１辺に導出される４本のリードがすべてドレイン端子を構成するとともに、
前記２つのＭＯＳＦＥＴ上に形成されたドレイン電極が、それぞれ前記ドレイン端子と電気的に接続され、前記２つのＭＯＳＦＥＴ上に形成されたソース電極が相対向する各前記ソース端子と電気的に接続され、前記２つのＭＯＳＦＥＴ上に形成されたゲート電極が相対向する各前記ゲート端子と電気的に接続され、
前記２辺のうちの他の一方の辺に導出される４本のリードのうち、中央の２本が前記ゲート端子、前記封止体のコーナー側に配置された２本が前記ソース端子を構成する樹脂封止型半導体装置。 - 請求項３に記載の樹脂封止型半導体装置であって、
前記リードのうち、前記ソース端子を構成するリードは、前記封止体の外部で、前記ゲート端子を構成するリードよりも幅広である樹脂封止型半導体装置。 - 請求項３または４に記載の樹脂封止型半導体装置であって、
前記各リードの厚さは同一である樹脂封止型半導体装置。 - 請求項３に記載の樹脂封止型半導体装置であって、
前記２つのＭＯＳＦＥＴの各ドレイン端子に接続される半導体素子搭載部が同一平面をなしている樹脂封止型半導体装置。 - 請求項３乃至６のいずれかに記載の樹脂封止型半導体装置であって、
前記２つのＭＯＳＦＥＴが１チップ化され、且つ、前記ドレイン端子が、半導体素子搭載部に搭載されている樹脂封止型半導体装置。 - 請求項１または２に記載の樹脂封止型半導体装置であって、
前記半導体素子はバイポーラトランジスタであり、エミッタ端子が前記封止体のコーナー側に配置された樹脂封止型半導体装置。 - 請求項１乃至８のいずれかに記載の樹脂封止型半導体装置であって、
前記樹脂封止型半導体装置は、前記リードを回路基板面に面接触させて実装する面実装型である樹脂封止型半導体装置。 - 請求項９に記載の樹脂封止型半導体装置であって、
前記封止体のコーナー側に配置されたリードは、回路基板上に設けられ、前記樹脂封止型半導体装置の前記封止体の幅よりも一部が外側に突出するように形成された接続用パッドに接続される樹脂封止型半導体装置。 - 請求項１０に記載の樹脂封止型半導体装置であって、
前記リードは前記樹脂封止型半導体装置の封止体の下方に先端が回りこむように成型されたガルウィングリードであり、
前記リードのうち、前記封止体のコーナー側に配置されたリードは、回路基板上に設けられ前記封止体の下方に伸張し、前記封止体の下方で幅広となるように形成された接続用パッドに接続される樹脂封止型半導体装置。 - 請求項１乃至１１のいずれかに記載の樹脂封止型半導体装置を回路基板上に実装した回路モジュールであって、
樹脂封止型半導体装置のリードの先端近傍に対応する領域に配設された配線パッドを含む配線パターンを具備した回路基板と、
前記配線パッドと前記リードが面接触するように接合されて電気的に接続される樹脂封止型半導体装置とを具備し、
前記樹脂封止型半導体装置の前記リードのうち前記封止体のコーナー側に配置されたリードと接続される配線パッドは、前記樹脂封止型半導体装置の前記封止体の幅よりも一部が外側に突出するように形成された接続用パッドに接続される回路モジュール。 - 請求項１２に記載の回路モジュールであって、
前記樹脂封止型半導体装置の前記リードは前記封止体の下方に先端が回りこむように成型されたガルウィングリードであり、
前記リードのうち、最外側のリードは、前記封止体の下方に伸張し、前記封止体の下方で幅広となるように形成された接続用パッドに接続される回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199691A JP2009038138A (ja) | 2007-07-31 | 2007-07-31 | 樹脂封止型半導体装置およびこれを用いた回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199691A JP2009038138A (ja) | 2007-07-31 | 2007-07-31 | 樹脂封止型半導体装置およびこれを用いた回路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009038138A true JP2009038138A (ja) | 2009-02-19 |
Family
ID=40439787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007199691A Withdrawn JP2009038138A (ja) | 2007-07-31 | 2007-07-31 | 樹脂封止型半導体装置およびこれを用いた回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009038138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170082460A (ko) | 2016-01-06 | 2017-07-14 | 유비크 세미컨덕터 코프. | 반도체 장치 및 이를 사용하는 휴대기기 |
| CN111162059A (zh) * | 2018-11-07 | 2020-05-15 | 三菱电机株式会社 | 半导体装置 |
| JP2022168158A (ja) * | 2018-09-19 | 2022-11-04 | ローム株式会社 | 半導体装置 |
-
2007
- 2007-07-31 JP JP2007199691A patent/JP2009038138A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170082460A (ko) | 2016-01-06 | 2017-07-14 | 유비크 세미컨덕터 코프. | 반도체 장치 및 이를 사용하는 휴대기기 |
| JP2022168158A (ja) * | 2018-09-19 | 2022-11-04 | ローム株式会社 | 半導体装置 |
| JP7367154B2 (ja) | 2018-09-19 | 2023-10-23 | ローム株式会社 | 半導体装置 |
| CN111162059A (zh) * | 2018-11-07 | 2020-05-15 | 三菱电机株式会社 | 半导体装置 |
| CN111162059B (zh) * | 2018-11-07 | 2023-04-07 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615854B2 (en) | Semiconductor package that includes stacked semiconductor die | |
| US7271477B2 (en) | Power semiconductor device package | |
| US7843044B2 (en) | Semiconductor device | |
| US11652033B2 (en) | Semiconductor device | |
| US20120267682A1 (en) | Semiconductor device | |
| US20100259201A1 (en) | Semiconductor device | |
| KR20150140600A (ko) | 전력용 반도체장치 | |
| CN110600457B (zh) | 半导体装置 | |
| JP2009071059A (ja) | 半導体装置 | |
| KR102122961B1 (ko) | 반도체 장치 및 이를 사용하는 휴대기기 | |
| JPWO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
| JP2009038138A (ja) | 樹脂封止型半導体装置およびこれを用いた回路モジュール | |
| JP2006203048A (ja) | 半導体装置 | |
| JP2005277014A (ja) | 半導体装置 | |
| JP7470086B2 (ja) | 半導体装置 | |
| US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20200098673A1 (en) | Semiconductor device | |
| JP4849802B2 (ja) | 半導体装置 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JP2006054245A (ja) | 半導体装置 | |
| JP2005175512A (ja) | 半導体装置 | |
| WO2024053333A1 (ja) | 半導体装置 | |
| WO2023149257A1 (ja) | 半導体装置 | |
| US20230230940A1 (en) | Semiconductor device | |
| JP2008244388A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |