WO2024053333A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024053333A1
WO2024053333A1 PCT/JP2023/029164 JP2023029164W WO2024053333A1 WO 2024053333 A1 WO2024053333 A1 WO 2024053333A1 JP 2023029164 W JP2023029164 W JP 2023029164W WO 2024053333 A1 WO2024053333 A1 WO 2024053333A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
conductive member
semiconductor device
lead
drain electrode
Prior art date
Application number
PCT/JP2023/029164
Other languages
English (en)
French (fr)
Inventor
賢一 吉持
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024053333A1 publication Critical patent/WO2024053333A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 discloses an example of a semiconductor device including a horizontally structured semiconductor element (HEMT).
  • the semiconductor element is bonded to the first lead.
  • the semiconductor element has a first electrode corresponding to a source and a third electrode corresponding to a drain.
  • the first electrode is electrically connected to a second lead adjacent to the first lead via a wire.
  • the third electrode is electrically connected to a third lead adjacent to the first lead via a wire.
  • the semiconductor device disclosed in Patent Document 1 includes a single semiconductor element. Therefore, unless the internal configuration of the semiconductor element is changed, it is difficult to cause a larger current to flow through the semiconductor device. On the other hand, if the internal configuration of a semiconductor element is changed to allow a larger current to flow, if the functionality of the semiconductor element deteriorates, the functionality of the semiconductor device will also deteriorate accordingly. There are challenges.
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional ones.
  • an object of the present disclosure is to provide a semiconductor device that can improve the reliability of the device while allowing a larger current to flow through the device.
  • a semiconductor device provided by a first aspect of the present disclosure includes a first semiconductor element having a first drain electrode and a first source electrode located on one side in a first direction; a second semiconductor element having a second drain electrode and a second source electrode located adjacent to the first semiconductor element in a second direction perpendicular to the first direction; A first conductive member conductively connected to the second drain electrode, and a second conductive member conductively connected to the first source electrode and the second source electrode. When viewed in the first direction, each of the first conductive member and the second conductive member intersects with a gap between the first semiconductor element and the second semiconductor element.
  • a semiconductor device provided by a second aspect of the present disclosure includes a first semiconductor element having a first drain electrode and a first source electrode located on one side in a first direction; a second semiconductor element having a second drain electrode and a second source electrode located on the one side; a third semiconductor element having a third drain electrode and a third source electrode located on the one side in the first direction; a first wiring to which a drain electrode is conductively connected; a second wiring to which the second source electrode and the third source electrode are conductively connected; the first source electrode, the second drain electrode, and the third drain electrode; and a third wiring conductively bonded to each other.
  • the second semiconductor element is located next to the first semiconductor element in a second direction perpendicular to the first direction, and the third semiconductor element is located next to the first semiconductor element in the first direction and the second direction.
  • the second semiconductor element is located next to the second semiconductor element in a third direction perpendicular to the second semiconductor element.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure, through which a sealing resin is seen.
  • FIG. 2 is a plan view corresponding to FIG. 1, and illustration of the first conductive member and the second conductive member is omitted.
  • FIG. 3 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 4 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a rear view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 7 is a left side view of the semiconductor device shown in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. FIG.
  • FIG. 9 is a sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a sectional view taken along line XX in FIG. 1.
  • FIG. 11 is a cross-sectional view taken along line XI-XI in FIG.
  • FIG. 12 is a plan view of a semiconductor device according to a second embodiment of the present disclosure, and illustration of the sealing resin is omitted.
  • FIG. 13 is a sectional view taken along line XIII-XIII in FIG. 12.
  • FIG. 14 is a sectional view taken along line XIV-XIV in FIG. 12.
  • FIG. 15 is a plan view of a semiconductor device according to a third embodiment of the present disclosure, and illustration of the sealing resin is omitted.
  • FIG. 16 is a plan view corresponding to FIG.
  • FIG. 17 is a bottom view of the semiconductor device shown in FIG. 15.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. 16.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG. 16.
  • FIG. 20 is a cross-sectional view taken along line XX-XX in FIG. 16.
  • FIG. 21 is a cross-sectional view taken along line XXI-XXI in FIG. 16.
  • FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG. 16.
  • a semiconductor device A10 according to a first embodiment of the present disclosure will be described based on FIGS. 1 to 11.
  • the semiconductor device A10 is used in a power conversion circuit such as a DC-DC converter or an inverter.
  • the package format of the semiconductor device A10 is QFN (Quad Flat Non-leaded).
  • the semiconductor device A10 includes a first semiconductor element 11, a second semiconductor element 12, a die pad 20, a first lead 21, a second lead 22, a third lead 23, and a first conductive member 31.
  • a second conductive member 32, a third conductive member 33, and a sealing resin 40 are provided.
  • the sealing resin 40 is shown for convenience of understanding.
  • FIG. 2 omits illustration of the first conductive member 31 and the second conductive member 32 compared to FIG. 1 .
  • the transparent sealing resin 40 is shown by an imaginary line (two-dot chain line).
  • first direction z the normal direction of the mounting surface 20A of the die pad 20, which will be described later, will be referred to as a "first direction z.”
  • second direction x One direction perpendicular to the first direction z is called a "second direction x.”
  • third direction y A direction perpendicular to both the first direction z and the second direction x is referred to as a "third direction y.”
  • the sealing resin 40 covers the first semiconductor element 11, the second semiconductor element 12, the first conductive member 31, the second conductive member 32, and the third conductive member 33, as shown in FIGS. 8 to 10. Further, the sealing resin 40 covers a portion of each of the die pad 20, the first lead 21, the second lead 22, and the third lead 23.
  • the sealing resin 40 has electrical insulation properties.
  • the sealing resin 40 is made of a material containing, for example, a black epoxy resin.
  • the sealing resin 40 has a top surface 41 , a bottom surface 42 , a first side surface 43 , a second side surface 44 , and two third side surfaces 45 .
  • the top surface 41 faces the same side as the mounting surface 20A of the die pad 20, which will be described later, in the first direction z.
  • the bottom surface 42 faces the opposite side from the top surface 41 in the first direction z.
  • the first side surface 43 and the second side surface 44 face opposite to each other in the second direction x.
  • the first side surface 43 and the second side surface 44 are located on opposite sides of the die pad 20.
  • the two third side surfaces 45 face oppositely to each other in the third direction y.
  • the two third side surfaces 45 are located on opposite sides of the die pad 20.
  • the die pad 20 is located between the first lead 21 and the second lead 22 in the second direction x.
  • the die pad 20 is obtained from a common lead frame along with the first lead 21, the second lead 22, and the third lead 23. Therefore, the die pad 20, the first lead 21, the second lead 22, and the third lead 23 are made of the same metal material.
  • the die pad 20 has a mounting surface 20A, a back surface 20B, a mounting section 201, an overhang section 202, and a plurality of hanging sections 203.
  • the mounting surface 20A and the back surface 20B face opposite sides in the first direction z.
  • the mounting surface 20A faces the first semiconductor element 11 and the second semiconductor element 12.
  • the back surface 20B is exposed from the bottom surface 42 of the sealing resin 40.
  • the mounting section 201 includes a mounting surface 20A and a back surface 20B, and overlaps with the entire back surface 20B when viewed in the first direction z.
  • the mounting section 201 mounts the first semiconductor element 11 and the second semiconductor element 12.
  • the projecting portion 202 projects from the mounting portion 201 in a direction perpendicular to the first direction z.
  • the projecting portion 202 includes the mounting surface 20A and is separated from the bottom surface 42 of the sealing resin 40.
  • the overhanging portion 202 surrounds the mounting portion 201 when viewed in the first direction z.
  • the projecting portion 202 is sandwiched between the sealing resin 40 in the first direction z.
  • Each of the plurality of hanging parts 203 extends from the projecting part 202 in the third direction y.
  • Each of the plurality of hanging parts 203 has an end surface 203A facing in the third direction y. As shown in FIGS. 6 and 7, the end surface 203A of each of the plurality of hanging portions 203 is exposed from either of the two third side surfaces 45 of the sealing resin 40.
  • each of the first semiconductor element 11 and the second semiconductor element 12 is conductively bonded to the mounting surface 20A of the die pad 20 via the bonding layer 19.
  • the bonding layer 19 is, for example, solder.
  • the first semiconductor element 11 and the second semiconductor element 12 are transistors (switching elements) mainly used for power conversion.
  • the first semiconductor element 11 and the second semiconductor element 12 are made of a material containing, for example, a nitride semiconductor.
  • the first semiconductor element 11 and the second semiconductor element 12 are HEMTs (High Electron Mobility Transistors) made of a material containing gallium nitride (GaN).
  • the first semiconductor element 11 has two first drain electrodes 111, two first source electrodes 112, and a first gate electrode 113.
  • the two first drain electrodes 111, the two first source electrodes 112, and the first gate electrode 113 are located on the opposite side of the die pad 20 to the side facing the mounting surface 20A in the first direction z.
  • a current corresponding to the power before being converted by the first semiconductor element 11 flows through the two first drain electrodes 111 .
  • a current corresponding to the power converted by the first semiconductor element 11 flows through the two first source electrodes 112 .
  • a gate voltage for driving the first semiconductor element 11 is applied to the first gate electrode 113 .
  • the dimension of the first semiconductor element 11 in the third direction y is larger than the dimension of the first semiconductor element 11 in the second direction x.
  • each of the two first source electrodes 112 is located next to one of the two first drain electrodes 111 in the third direction y.
  • the first gate electrode 113 is located on one side of the third direction y with respect to the two first drain electrodes 111 and the two first source electrodes 112 in the third direction y.
  • the second semiconductor element 12 is located next to the first semiconductor element 11 in the second direction x.
  • a gap G is provided between the first semiconductor element 11 and the second semiconductor element 12 in the second direction x.
  • the second semiconductor element 12 has two second drain electrodes 121, two second source electrodes 122, and a second gate electrode 123.
  • the two second drain electrodes 121, the second source electrodes 122, and the second gate electrodes 123 are located on the side opposite to the side facing the mounting surface 20A of the die pad 20 in the first direction z.
  • a current corresponding to the power before being converted by the second semiconductor element 12 flows through the two second drain electrodes 121 .
  • a current corresponding to the power converted by the second semiconductor element 12 flows through the two second source electrodes 122 .
  • a gate voltage for driving the second semiconductor element 12 is applied to the second gate electrode 123 .
  • the dimension of the second semiconductor element 12 in the third direction y is larger than the dimension of the second semiconductor element 12 in the second direction x.
  • each of the two second source electrodes 122 is located next to one of the two second drain electrodes 121 in the third direction y.
  • Each of the two second drain electrodes 121 is located next to one of the two first drain electrodes 111 of the first semiconductor element 11 in the second direction x.
  • Each of the two second source electrodes 122 is located next to one of the two first source electrodes 112 of the first semiconductor element 11 in the second direction x.
  • the second gate electrode 123 is located on one side of the third direction y with respect to the two second drain electrodes 121 and the two second source electrodes 122 in the third direction y.
  • the second gate electrode 123 is located next to the first gate electrode 113 of the first semiconductor element 11 in the second direction x.
  • the first lead 21 is located on the opposite side of the second lead 22 and the third lead 23 with respect to the die pad 20 in the second direction x. As shown in FIG. 3 , the first lead 21 is located closer to the second side surface 44 of the sealing resin 40 than the first side surface 43 of the sealing resin 40 .
  • the first lead 21 has a first terminal portion 211 and a first projecting portion 212.
  • the first terminal portion 211 has a mounting surface 211A and a plurality of side surfaces 211B.
  • the mounting surface 211A faces the same side as the bottom surface 42 of the sealing resin 40 in the first direction z.
  • the mounting surface 211A is exposed from the bottom surface 42.
  • Each of the plurality of side surfaces 211B faces the same side as the second side surface 44 of the sealing resin 40 in the second direction x.
  • Each of the plurality of side surfaces 211B is exposed from the second side surface 44.
  • the first projecting portion 212 projects from the first terminal portion 211 in a direction perpendicular to the first direction z.
  • the first overhang portion 212 is spaced apart from the bottom surface 42.
  • the first projecting portion 212 is sandwiched between the sealing resin 40 in the first direction z.
  • the second lead 22 is separated from the first lead 21 in the second direction x. As shown in FIG. 3 , the second lead 22 is located closer to the first side surface 43 of the sealing resin 40 than the second side surface 44 of the sealing resin 40 .
  • the second lead 22 has a second terminal portion 221, a second projecting portion 222, and two connecting portions 223.
  • the second terminal portion 221 has a mounting surface 221A and a plurality of side surfaces 221B.
  • the mounting surface 221A faces the same side as the bottom surface 42 of the sealing resin 40 in the first direction z.
  • the mounting surface 221A is exposed from the bottom surface 42.
  • Each of the plurality of side surfaces 221B faces the same side as the first side surface 43 of the sealing resin 40 in the second direction x.
  • Each of the plurality of side surfaces 221B is exposed from the first side surface 43.
  • the second projecting portion 222 projects from the second terminal portion 221 in a direction perpendicular to the first direction z.
  • the second projecting portion 222 is spaced apart from the bottom surface 42 .
  • the second projecting portion 222 is sandwiched between the sealing resin 40 in the first direction z.
  • Each of the two connecting portions 223 extends from the second projecting portion 222 in the second direction x.
  • the two connecting parts 223 are separated from each other in the third direction y.
  • Each of the two connecting portions 223 connects the second overhang portion 222 and the overhang portion 202 of the die pad 20 . Therefore, the second lead 22 is electrically connected to the die pad 20.
  • Each of the two connecting portions 223 is sandwiched between the sealing resin 40 in the first direction z.
  • the third lead 23 is located next to the second lead 22 in the third direction. As shown in FIG. 3 , the third lead 23 is located closer to the first side surface 43 of the sealing resin 40 than the second side surface 44 of the sealing resin 40 .
  • the third lead 23 has a third terminal portion 231 and a third projecting portion 232.
  • the third terminal portion 231 has a mounting surface 231A and a side surface 231B.
  • the mounting surface 231A faces the same side as the bottom surface 42 of the sealing resin 40 in the first direction z.
  • the mounting surface 231A is exposed from the bottom surface 42.
  • the side surface 231B faces the same side as the first side surface 43 of the sealing resin 40 in the second direction x.
  • the side surface 231B is exposed from the first side surface 43.
  • the third projecting portion 232 projects from the third terminal portion 231 in a direction perpendicular to the first direction z.
  • the third projecting portion 232 is spaced apart from the bottom surface 42.
  • the third projecting portion 232 is sandwiched between the sealing resin 40 in the first direction z.
  • the first conductive member 31 connects the two first drain electrodes 111 of the first semiconductor element 11 and the two second drain electrodes of the second semiconductor element 12 via the bonding layer 39. 121 and is electrically conductively bonded. Bonding layer 39 is, for example, solder.
  • the first conductive member 31 is a metal clip.
  • the first conductive member 31 and the second conductive member 32 are obtained from a common lead frame. Therefore, the first conductive member 31 and the second conductive member 32 are made of the same metal material.
  • the lead frame from which the first conductive member 31 is obtained is different from the lead frame from which the die pad 20 is obtained.
  • the first conductive member 31 has a first base portion 311, two first connecting portions 312, and two hanging portions 313.
  • the first base 311 is located on the opposite side of the first semiconductor element 11 with respect to the second semiconductor element 12 in the second direction x.
  • the first base portion 311 is electrically conductively bonded to the first protruding portion 212 of the first lead 21 via the bonding layer 39.
  • the two first drain electrodes 111 of the first semiconductor element 11 and the two second drain electrodes 121 of the second semiconductor element 12 are electrically connected to the first lead 21.
  • the first base 311 has two through holes 311A.
  • the two through holes 311A are separated from each other in the third direction y. Each of the two through holes 311A passes through the first base 311 in the first direction z.
  • the two first connecting parts 312 are connected to the first base part 311.
  • the two first connection parts 312 are separated from each other in the third direction y.
  • each of the two first connecting portions 312 extends in the second direction x.
  • the two first connection parts 312 are individually conductively bonded to the two first drain electrodes 111 of the first semiconductor element 11 via the bonding layer 39.
  • the two first connection parts 312 are individually conductively bonded to the two second drain electrodes 121 of the second semiconductor element 12 via the bonding layer 39.
  • the two first connecting portions 312 intersect the gap G between the first semiconductor element 11 and the second semiconductor element 12 .
  • each of the two hanging parts 313 extends from the first base part 311 in the third direction y.
  • the two hanging parts 313 are located on opposite sides of the first base 311 in the third direction y.
  • Each of the two hanging parts 313 has an end surface 313A facing in the third direction y. As shown in FIGS. 6 and 7, each end surface 313A of the two hanging portions 313 is exposed from either of the two third side surfaces 45 of the sealing resin 40.
  • the second conductive member 32 connects the two first source electrodes 112 of the first semiconductor element 11 and the two second source electrodes of the second semiconductor element 12 via the bonding layer 39. 122 and is electrically conductively bonded.
  • the second conductive member 32 is a metal clip.
  • the second conductive member 32 has a second base portion 321, two second connecting portions 322, a hanging portion 323, and an arm portion 324.
  • the second base 321 is located on the opposite side of the first conductive member 31 from the first base 311 with respect to the first semiconductor element 11 and the second semiconductor element 12 in the second direction x.
  • the second base portion 321 is electrically conductively bonded to the second projecting portion 222 of the second lead 22 via the bonding layer 39.
  • the two first source electrodes 112 of the first semiconductor element 11 and the two second source electrodes 122 of the second semiconductor element 12 are electrically connected to the second lead 22.
  • the second base 321 has two through holes 321A.
  • the two through holes 321A are separated from each other in the third direction y. Each of the two through holes 321A passes through the second base 321 in the first direction z.
  • the two second connecting parts 322 are connected to the second base part 321.
  • the two second connecting portions 322 are separated from each other in the third direction y.
  • each of the two second connecting portions 322 extends in the second direction x.
  • the two second connection parts 322 are individually conductively bonded to the two first source electrodes 112 of the first semiconductor element 11 via the bonding layer 39.
  • the two second connection parts 322 are individually conductively bonded to the two second source electrodes 122 of the second semiconductor element 12 via the bonding layer 39.
  • the two second connecting portions 322 intersect the gap G between the first semiconductor element 11 and the second semiconductor element 12 .
  • the hanging portion 323 and the arm portion 324 are located on opposite sides of the second base 321 in the third direction y.
  • the hanging portion 323 extends from the second base portion 321 in the third direction y.
  • the hanging portion 323 has an end surface 323A facing in the third direction y.
  • the end surface 323A is exposed from either of the two third side surfaces 45 of the sealing resin 40.
  • the arm portion 324 includes a portion extending from the second base portion 321 in the third direction y, and a portion extending from the portion in the second direction x.
  • the arm portion 324 has an end surface 324A facing in the second direction x. As shown in FIG. 4, the end surface 324A is exposed from the first side surface 43 of the sealing resin 40.
  • the third conductive member 33 is electrically conductive between the first gate electrode 113 of the first semiconductor element 11, the second gate electrode 123 of the second semiconductor element 12, and the third lead 23, as shown in FIGS. 1 and 10. It is joined.
  • the third conductive member 33 is a wire. Therefore, the third conductive member 33 is electrically connected to the first gate electrode 113, the second gate electrode 123, and the third lead 23 by wire bonding.
  • the third conductive member 33 extends in the second direction x.
  • the third conductive member 33 connects the two first drain electrodes 111 of the first semiconductor element 11, the two second drain electrodes 121 of the second semiconductor element 12, and the first conductive member 31. and the second conductive member 32.
  • the semiconductor device A10 includes a first semiconductor element 11 having a first drain electrode 111 and a first source electrode 112, a second semiconductor element 12 having a second drain electrode 121 and a second source electrode 122, and a first conductive member 31. and a second conductive member 32.
  • the first conductive member 31 is electrically connected to the first drain electrode 111 and the second drain electrode 121.
  • the second conductive member 32 is electrically connected to the first source electrode 112 and the second source electrode 122.
  • each of the first conductive member 31 and the second conductive member 32 intersects with the gap G between the first semiconductor element 11 and the second semiconductor element 12 .
  • the first drain electrode 111 and the second drain electrode 121 are connected in parallel to the first conductive member 31.
  • the first source electrode 112 and the second source electrode 122 are connected in parallel to the second conductive member 32. This allows a larger current to flow through the semiconductor device A10. Furthermore, even if the function of the first semiconductor element 11 deteriorates, if the function of the second semiconductor element 12 is normal, the semiconductor device A10 will be in a usable state. Therefore, according to this configuration, in the semiconductor device A10, it is possible to improve the reliability of the semiconductor device A10 while allowing a larger current to flow through the semiconductor device A10.
  • the second drain electrode 121 of the second semiconductor element 12 is located next to the first drain electrode 111 of the first semiconductor element 11 in the second direction x.
  • the first conductive member 31 has a first base portion 311 and a first connection portion 312 connected to the first base portion 311. When viewed in the first direction z, the first connecting portion 312 extends in the second direction x.
  • the first drain electrode 111 and the second drain electrode 121 are electrically connected to the first connection portion 312 .
  • the second source electrode 122 of the second semiconductor element 12 is located next to the first source electrode 112 of the first semiconductor element 11 in the second direction x.
  • the second conductive member 32 has a second base portion 321 and a second connection portion 322 connected to the second base portion 321.
  • the second connecting portion 322 extends in the second direction x when viewed in the first direction z.
  • the first source electrode 112 and the second source electrode 122 are electrically conductively connected to the second connection portion 322 .
  • the first semiconductor element 11 has a first gate electrode 113.
  • the second semiconductor element 12 has a second gate electrode 123 located next to the third semiconductor element 13 in the second direction x.
  • the semiconductor device A10 further includes a third conductive member 33 electrically connected to the first gate electrode 113 and the second gate electrode 123. When viewed in the first direction z, the third conductive member 33 extends in the second direction x. By adopting this configuration, the length of the conductive path of the third conductive member 33 can be further shortened while suppressing an increase in the dimensions of each of the first semiconductor element 11 and the second semiconductor element 12.
  • the third conductive member 33 is separated from the first conductive member 31 and the second conductive member 32 when viewed in the first direction z.
  • the semiconductor device A10 further includes a die pad 20 to which the first semiconductor element 11 and the second semiconductor element 12 are bonded, and a sealing resin 40 that covers the first semiconductor element 11 and the second semiconductor element 12.
  • the die pad 20 is exposed from the bottom surface 42 of the sealing resin 40.
  • the semiconductor device A10 includes a first lead 21 to which a first conductive member 31 is conductively bonded, a second lead 22 to which a second conductive member 32 is conductively bonded, and a third lead to which a third conductive member 33 is conductively bonded. 23.
  • the sealing resin 40 has a first side surface 43 and a second side surface 44 facing oppositely to each other in the second direction x. Each of the first lead 21, second lead 22, and third lead 23 is exposed from either the first side surface 43 or the second side surface 44.
  • FIGS. 12 to 14 A semiconductor device A20 according to a second embodiment of the present disclosure will be described based on FIGS. 12 to 14.
  • the same or similar elements as those of the semiconductor device A10 described above are denoted by the same reference numerals, and redundant explanation will be omitted.
  • illustration of the sealing resin 40 is omitted for convenience of understanding.
  • the configurations of the first conductive member 31 and the second conductive member 32 are different from the configuration of the semiconductor device A10.
  • the first conductive member 31 is a plurality of wires.
  • the first conductive member 31 connects the two first drain electrodes 111 of the first semiconductor element 11, the two second drain electrodes 121 of the second semiconductor element 12, and the first overhang of the first lead 21 by wire bonding. It is electrically conductively joined to the portion 212.
  • the first conductive member 31 extends in the second direction x.
  • the second conductive member 32 is a plurality of wires.
  • the second conductive member 32 connects the two first source electrodes 112 of the first semiconductor element 11, the two second source electrodes 122 of the second semiconductor element 12, and the second overhang of the second lead 22 by wire bonding. It is electrically conductively joined to the portion 222.
  • the second conductive member 32 extends in the second direction x when viewed in the first direction z.
  • the semiconductor device A20 includes a first semiconductor element 11 having a first drain electrode 111 and a first source electrode 112, a second semiconductor element 12 having a second drain electrode 121 and a second source electrode 122, and a first conductive member 31. and a second conductive member 32.
  • the first conductive member 31 is electrically connected to the first drain electrode 111 and the second drain electrode 121.
  • the second conductive member 32 is electrically connected to the first source electrode 112 and the second source electrode 122. When viewed in the first direction z, each of the first conductive member 31 and the second conductive member 32 intersects with the gap G between the first semiconductor element 11 and the second semiconductor element 12 .
  • the semiconductor device A20 even in the semiconductor device A20, it is possible to improve the reliability of the semiconductor device A20 while allowing a larger current to flow through the semiconductor device A20. Further, the semiconductor device A20 has the same configuration as the semiconductor device A10, so that the same effects as the semiconductor device A10 can be achieved.
  • each of the first conductive member 31 and the second conductive member 32 includes a wire.
  • the degree of freedom regarding the conductive path length of each of the first conductive member 31 and the second conductive member 32 can be increased compared to the case of the semiconductor device A10.
  • the semiconductor device A30 includes a first semiconductor element 11, a second semiconductor element 12, a third semiconductor element 13, a fourth semiconductor element 14, a bonding layer 19, a sealing resin 40, a support member 50, an IC 60, and a plurality of terminals 70. Be prepared.
  • the semiconductor device A30 is in the form of a resin package that is surface mounted on a wiring board.
  • the semiconductor device A30 converts DC power supplied from the outside into AC power using the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the fourth semiconductor element 14.
  • the converted AC power is supplied to a driven object such as a motor.
  • a driven object such as a motor.
  • FIG. 16 shows the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, the fourth semiconductor element 14, and the IC 60 compared to FIG. 15.
  • the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, the fourth semiconductor element 14, and the IC 60 that are transmitted through the light are shown by imaginary lines.
  • the semiconductor device A30 for convenience, the normal direction of the mounting surface 51A of the substrate 51, which will be described later, will be referred to as a "first direction z.”
  • One direction perpendicular to the first direction z is called a "second direction x.”
  • a direction perpendicular to the first direction z and the second direction x is referred to as a "third direction y.”
  • the semiconductor device A30 has a rectangular shape when viewed in the first direction z.
  • the support member 50 supports the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, the fourth semiconductor element 14, the IC 60, and the sealing resin 40, as shown in FIGS. 18 to 22.
  • the support member 50 constitutes a conductive path between the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, the fourth semiconductor element 14, and the IC 60 and the wiring board on which the semiconductor device A30 is mounted. are doing.
  • the support member 50 includes a substrate 51, a plurality of wirings 52, and a plurality of communication wirings 53.
  • the support member 50 may be configured to include a plurality of metal conductive members (for example, a plurality of leads).
  • the substrate 51 supports a plurality of wiring lines 52, a plurality of connection wiring lines 53, and a plurality of terminals 70.
  • the substrate 51 has electrical insulation properties.
  • the substrate 51 is made of a material containing resin.
  • An example of the resin is an epoxy resin.
  • the board 51 has a mounting surface 51A and a back surface 51B.
  • the mounting surface 51A faces the first direction z.
  • the back surface 51B faces the opposite side to the mounting surface 51A in the first direction z.
  • the back surface 51B is exposed to the outside.
  • the back surface 51B faces the wiring board.
  • the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the fourth semiconductor element 14 each face the mounting surface 51A of the substrate 51, as shown in FIGS. 18 and 19.
  • the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the fourth semiconductor element 14 are transistors (switching elements) mainly used for power conversion.
  • the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the fourth semiconductor element 14 are made of a material containing, for example, a nitride semiconductor.
  • the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, and the fourth semiconductor element 14 are HEMTs made of a material containing gallium nitride.
  • the first semiconductor element 11 has two first drain electrodes 111, two first source electrodes 112, and a first gate electrode 113. As shown in FIG. 21, the two first drain electrodes 111, the two first source electrodes 112, and the first gate electrode 113 are located on the side facing the mounting surface 51A of the substrate 51 in the first direction z. A current corresponding to the power before being converted by the first semiconductor element 11 flows through the two first drain electrodes 111 . A current corresponding to the power converted by the first semiconductor element 11 flows through the two first source electrodes 112 . A gate voltage for driving the first semiconductor element 11 is applied to the first gate electrode 113 .
  • a dimension L1 of the first semiconductor element 11 in the third direction y is larger than a dimension B1 of the first semiconductor element 11 in the second direction x.
  • Each of the two first drain electrodes 111 and the two first source electrodes 112 extends in the second direction x.
  • the second semiconductor element 12 is located next to the first semiconductor element 11 in the second direction x.
  • the second semiconductor element 12 has two second drain electrodes 121, two second source electrodes 122, and a second gate electrode 123.
  • the two second drain electrodes 121, the two second source electrodes 122, and the second gate electrode 123 are located on the side of the substrate 51 facing the mounting surface 51A in the first direction z.
  • a current corresponding to the power before being converted by the second semiconductor element 12 flows through the two second drain electrodes 121 .
  • a current corresponding to the power converted by the second semiconductor element 12 flows through the two second source electrodes 122 .
  • a gate voltage for driving the second semiconductor element 12 is applied to the second gate electrode 123 .
  • the dimension L2 of the second semiconductor element 12 in the third direction y is larger than the dimension B2 of the second semiconductor element 12 in the second direction x.
  • Each of the two second drain electrodes 121 and the two second source electrodes 122 extends in the second direction x.
  • the third semiconductor element 13 is located next to the second semiconductor element 12 in the third direction y.
  • the third semiconductor element 13 has two third drain electrodes 131, two third source electrodes 132, and a third gate electrode 133.
  • the two third drain electrodes 131, the two third source electrodes 132, and the third gate electrode 133 are located on the side facing the mounting surface 51A of the substrate 51 in the first direction z.
  • a current corresponding to the power before being converted by the third semiconductor element 13 flows through the two third drain electrodes 131 .
  • a current corresponding to the power converted by the third semiconductor element 13 flows through the two third source electrodes 132 .
  • a gate voltage for driving the third semiconductor element 13 is applied to the third gate electrode 133 .
  • the dimension L3 of the third semiconductor element 13 in the third direction y is larger than the dimension B3 of the third semiconductor element 13 in the second direction x.
  • Each of the two third drain electrodes 131 and the two third source electrodes 132 extends in the second direction x.
  • the fourth semiconductor element 14 is located next to the third semiconductor element 13 in the second direction x, and located next to the first semiconductor element 11 in the third direction y.
  • the fourth semiconductor element 14 has two fourth drain electrodes 141, two fourth source electrodes 142, and a fourth gate electrode 143.
  • the two fourth drain electrodes 141, the two fourth source electrodes 142, and the fourth gate electrode 143 are located on the side of the substrate 51 facing the mounting surface 51A in the first direction z.
  • a current corresponding to the power before being converted by the fourth semiconductor element 14 flows through the two fourth drain electrodes 141 .
  • a current corresponding to the power converted by the fourth semiconductor element 14 flows through the two fourth source electrodes 142 .
  • a gate voltage for driving the fourth semiconductor element 14 is applied to the fourth gate electrode 143 .
  • the dimension L4 of the fourth semiconductor element 14 in the third direction y is larger than the dimension B4 of the fourth semiconductor element 14 in the second direction x.
  • Each of the two fourth drain electrodes 141 and the two fourth source electrodes 142 extends in the second direction x.
  • the IC 60 faces the mounting surface 51A of the board 51.
  • the IC 60 includes a first gate electrode 113 of the first semiconductor element 11 , a second gate electrode 123 of the second semiconductor element 12 , a third gate electrode 133 of the third semiconductor element 13 , and a fourth gate electrode of the fourth semiconductor element 14 .
  • This is a gate driver that applies a gate voltage to the gate electrode 143.
  • the IC 60 has a plurality of electrodes 61. The plurality of electrodes 61 face the mounting surface 51A.
  • the plurality of wirings 52 are provided on the mounting surface 51A of the board 51, as shown in FIG. 16 and FIGS. 18 to 22.
  • the composition of the plurality of interconnects 52 includes, for example, copper (Cu).
  • the plurality of wirings 52 include a first wiring 52A, a second wiring 52B, a third wiring 52C, a first gate wiring 52D, a second gate wiring 52E, a potential wiring 52F, and a plurality of control wirings 52G. including.
  • the first wiring 52A and the second wiring 52B are located apart from each other in the second direction x.
  • the first wiring 52A and the second wiring 52B have a first base 521 and a plurality of first extensions 522.
  • the first base 521 extends in the third direction y.
  • the plurality of first extending portions 522 extend in the second direction x from the first base portion 521 toward a second base portion 523 of a third wiring 52C, which will be described later.
  • the plurality of first extending portions 522 are arranged along the third direction y.
  • the two first drain electrodes 111 of the first semiconductor element 11 and the two fourth drain electrodes 141 of the fourth semiconductor element 14 are connected to the plurality of first wirings 52A via the bonding layer 19.
  • the first extending portion 522 of the first extending portion 522 is individually conductively bonded.
  • the two second source electrodes 122 of the second semiconductor element 12 and the two third source electrodes 132 of the third semiconductor element 13 are connected to the plurality of second wirings 52B via the bonding layer 19.
  • the first extending portion 522 of the first extending portion 522 is electrically conductively bonded.
  • the third wiring 52C is located between the first base 521 of the first wiring 52A and the first base 521 of the second wiring 52B in the second direction x.
  • the third wiring 52C has a second base 523 and a plurality of second extensions 524.
  • the second base 523 extends in the third direction y.
  • the plurality of second extending portions 524 extend in the second direction x from both sides of the second base portion 523 in the second direction x toward the first base portion 521 of the first wiring 52A and the first base portion 521 of the second wiring 52B. It is extending.
  • the plurality of second extending portions 524 are arranged along the third direction y.
  • the two first source electrodes 112 of the first semiconductor element 11 and the two fourth source electrodes 142 of the fourth semiconductor element 14 are connected to a plurality of second extensions via the bonding layer 19. They are individually conductively bonded to portions 524.
  • the two second drain electrodes 121 of the second semiconductor element 12 and the two third drain electrodes 131 of the third semiconductor element 13 are connected to a plurality of second extending electrodes via the bonding layer 19. They are individually conductively bonded to portions 524.
  • the two second drain electrodes 121 of the second semiconductor element 12 and the two third drain electrodes 131 of the third semiconductor element 13 are different from the two first source electrodes 112 of the first semiconductor element 11 and the two third drain electrodes 131 of the third semiconductor element 13.
  • the two fourth source electrodes 142 of the four semiconductor elements 14 are electrically connected to each other.
  • the first gate electrode 113 of the first semiconductor element 11 and the fourth gate electrode 143 of the fourth semiconductor element 14 are conductively bonded to the first gate wiring 52D via the bonding layer 19.
  • the second gate electrode 123 of the second semiconductor element 12 and the third gate electrode 133 of the third semiconductor element 13 are conductively bonded to the second gate wiring 52E via the bonding layer 19.
  • the potential wiring 52F is connected to the second base 523 of the third wiring 52C.
  • the potential wiring 52F is used when the IC 60 sets the ground for the gate voltage applied to each of the first gate electrode 113 of the first semiconductor element 11 and the fourth gate electrode 143 of the fourth semiconductor element 14.
  • the plurality of electrodes 61 of the IC 60 are individually conductively bonded to the first gate wiring 52D, the second gate wiring 52E, the potential wiring 52F, and the plurality of control wirings 52G. There is. Thereby, the IC 60 connects the first gate electrode 113 of the first semiconductor element 11, the second gate electrode 123 of the second semiconductor element 12, the third gate electrode 133 of the third semiconductor element 13, and the fourth semiconductor element 14. It is electrically connected to the fourth gate electrode 143 and the third wiring 52C.
  • the plurality of connection wirings 53 are embedded in the substrate 51, as shown in FIG. 18 and FIGS. 20 to 22. Both sides of the plurality of connection wires 53 in the first direction z are exposed on the mounting surface 51A and the back surface 51B of the board 51.
  • Each of the plurality of communication wirings 53 is connected to any one of the plurality of wirings 52 except for the first gate wiring 52D, the second gate wiring 52E, and the first gate wiring 52D. Further, each of the plurality of communication wirings 53 is connected to one of the plurality of terminals 70.
  • each of the plurality of terminals 70 is electrically connected to one of the first wiring 52A, the second wiring 52B, the third wiring 52C, and the plurality of control wirings 52G among the plurality of wirings 52.
  • the composition of the plurality of interconnections 53 includes, for example, copper.
  • the sealing resin 40 covers the first semiconductor element 11, the second semiconductor element 12, the third semiconductor element 13, the fourth semiconductor element 14, the IC 60, and the plurality of wirings 52. There is.
  • the top surface 41 of the sealing resin 40 faces the same side as the mounting surface 51A of the substrate 51 in the first direction z.
  • the plurality of terminals 70 are provided on the back surface 51B of the substrate 51, as shown in FIGS. 17 to 22.
  • the semiconductor device A30 is mounted on the wiring board by connecting the plurality of terminals 70 to the wiring board via solder.
  • the multiple terminals 70 include multiple metal layers.
  • the plurality of metal layers are stacked in the order of a nickel layer and a gold (Au) layer from the one closest to the back surface 51B.
  • the plurality of metal layers may be one in which a nickel layer, a palladium (Pd) layer, and a gold layer are stacked in this order from the one closest to the back surface 51B.
  • the plurality of terminals 70 include a first power terminal 70A, a second power terminal 70B, a third power terminal 70C, and a plurality of control terminals 70D.
  • the first power terminal 70A is electrically connected to the first wiring 52A.
  • the second power terminal 70B is electrically connected to the second wiring 52B.
  • DC power to be converted by the first semiconductor element 11, second semiconductor element 12, third semiconductor element 13, and fourth semiconductor element 14 is input to the first power terminal 70A and the second power terminal 70B.
  • the first power terminal 70A is a positive electrode (P terminal).
  • the second power terminal 70B is a negative electrode (N terminal).
  • the third power terminal 70C is electrically connected to the third wiring 52C.
  • the AC power converted to the first semiconductor element 11, second semiconductor element 12, third semiconductor element 13, and fourth semiconductor element 14 is output to the third power terminal 70C.
  • the plurality of control terminals 70D are electrically connected to the IC 60 via the plurality of control wirings 52G. Electric power for driving the IC 60 is input to one of the plurality of control terminals 70D. An electrical signal to the IC 60 is input to one of the plurality of control terminals 70D. Further, an electric signal from the IC 60 is outputted from one of the plurality of control terminals 70D.
  • the semiconductor device A30 includes a first semiconductor element 11 having a first drain electrode 111 and a first source electrode 112, a second semiconductor element 12 having a second drain electrode 121 and a second source electrode 122, and a third drain electrode 131. and a third semiconductor element 13 having a third source electrode 132. Further, the semiconductor device A30 includes a first wiring 52A to which the first drain electrode 111 is conductively connected, a second wiring 52B to which the second source electrode 122 and the third source electrode 132 are conductively connected, the first source electrode 112, It includes a third wiring 52C to which the second drain electrode 121 and the third drain electrode 131 are electrically connected.
  • the second semiconductor element 12 is located next to the first semiconductor element 11 in the second direction x.
  • the third semiconductor element 13 is located next to the second semiconductor element 12 in the third direction y.
  • the semiconductor device A30 includes a half-bridge circuit in which the first semiconductor element 11 is the upper arm, and the second semiconductor element 12 and the third semiconductor element 13 are the lower arm.
  • the second drain electrode 121 and the third drain electrode 131 are connected in parallel to the third wiring 52C.
  • the second source electrode 122 and the third source electrode 132 are connected in parallel to the second wiring 52B.
  • the semiconductor device A30 may have a configuration that does not include the fourth semiconductor element 14. Thereby, in the semiconductor device A30, reliability of only the lower arm can be improved.
  • the semiconductor device A30 further includes a plurality of terminals 70 electrically connected to the plurality of wirings 52.
  • the plurality of terminals 70 are located on the opposite side of the plurality of wirings 52 with respect to the substrate 51 in the first direction z.
  • a first semiconductor element having a first drain electrode and a first source electrode located on one side in a first direction; a second semiconductor having a second drain electrode and a second source electrode located on the one side in the first direction, and located next to the first semiconductor element in a second direction perpendicular to the first direction; Motoko and a first conductive member electrically connected to the first drain electrode and the second drain electrode; a second conductive member conductively joined to the first source electrode and the second source electrode, When viewed in the first direction, each of the first conductive member and the second conductive member intersects with a gap between the first semiconductor element and the second semiconductor element.
  • Appendix 2 2.
  • the semiconductor device according to appendix 1 wherein the second source electrode is located next to the first source electrode in the second direction.
  • Appendix 3 The first conductive member has a first base and a first joint connected to the first base, The first base is located on the opposite side of the first semiconductor element with respect to the second semiconductor element in the second direction, When viewed in the first direction, the first joint portion extends in the second direction, The semiconductor device according to appendix 2, wherein the first drain electrode and the second drain electrode are electrically conductively bonded to the first junction. Appendix 4.
  • the second conductive member has a second base portion and a second joint portion connected to the second base portion,
  • the second base is located on the opposite side of the first base with respect to the first semiconductor element and the second semiconductor element in the second direction, When viewed in the first direction, the second joint portion extends in the second direction,
  • the semiconductor device according to appendix 3 wherein the first source electrode and the second source electrode are electrically conductively bonded to the second junction.
  • Appendix 5 The first source electrode is located next to the first drain electrode in a third direction perpendicular to the first direction and the second direction,
  • the semiconductor device according to appendix 4 wherein the second source electrode is located next to the second drain electrode in the third direction.
  • Each of the first conductive member and the second conductive member includes a wire, The semiconductor device according to appendix 2, wherein each of the first conductive member and the second conductive member extends in the second direction when viewed in the first direction.
  • the first semiconductor element has a first gate electrode located on the same side as the first drain electrode and the first source electrode in the first direction
  • the second semiconductor element has a second gate electrode located on the same side as the second drain electrode and the second source electrode in the first direction, further comprising a third conductive member conductively joined to the first gate electrode and the second gate electrode,
  • the semiconductor device according to appendix 5 wherein the third conductive member intersects the gap when viewed in the first direction.
  • the second gate electrode is located next to the first gate electrode in the second direction,
  • Appendix 9. The semiconductor device according to appendix 8, wherein the third conductive member is separated from the first drain electrode and the second drain electrode when viewed in the first direction.
  • Appendix 10. The semiconductor device according to attachment 9, wherein the third conductive member is separated from the first conductive member and the second conductive member when viewed in the first direction.
  • Appendix 11. further comprising a first lead and a second lead separated from each other in the second direction, the first base is electrically conductively bonded to the first lead; 11.
  • the sealing resin has a bottom surface facing in the first direction, with the die pad as a reference, to a side opposite to a side where the first semiconductor element and the second semiconductor element are located, 14.
  • the semiconductor device according to appendix 13 wherein each of the first lead, the second lead, the third lead, and the die pad are exposed from the bottom surface.
  • Appendix 15. The sealing resin has a first side surface and a second side surface facing opposite to each other in the second direction, 15.
  • the semiconductor device according to attachment 14, wherein each of the first lead, the second lead, and the third lead is exposed from either the first side surface or the second side surface. Appendix 16.
  • a first semiconductor element having a first drain electrode and a first source electrode located on one side in a first direction; a second semiconductor element having a second drain electrode and a second source electrode located on the one side in the first direction; a third semiconductor element having a third drain electrode and a third source electrode located on the one side in the first direction; a first wiring to which the first drain electrode is conductively bonded; a second wiring in which the second source electrode and the third source electrode are conductively connected; a third wiring to which the first source electrode, the second drain electrode, and the third drain electrode are electrically connected;
  • the second semiconductor element is located next to the first semiconductor element in a second direction perpendicular to the first direction
  • the third semiconductor element is a semiconductor device located next to the second semiconductor element in a third direction perpendicular to the first direction and the second direction.
  • Appendix 17 The dimension of the first semiconductor element in the third direction is larger than the dimension of the first semiconductor element in the second direction,
  • the semiconductor device according to appendix 16 wherein a dimension of the second semiconductor element in the third direction is larger than a dimension of the second semiconductor element in the second direction.
  • Appendix 18 The semiconductor device according to appendix 17, wherein a dimension of the third semiconductor element in the third direction is larger than a dimension of the third semiconductor element in the second direction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１半導体素子と、第２半導体素子と、第１導通部材と、第２導通部材とを備える。前記第１半導体素子は、第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する。前記第２半導体素子は、前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有するとともに、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置する。前記第１導通部材は、前記第１ドレイン電極および前記第２ドレイン電極に導電接合されている。前記第２導通部材は、前記第１ソース電極および前記第２ソース電極に導電接合されている。前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第１半導体素子と前記第２半導体素子との隙間と交差している。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、横型構造の半導体素子（ＨＥＭＴ）を備える半導体装置の一例が開示されている。半導体素子は、第１リードに接合されている。半導体素子は、ソースに相当する第１電極と、ドレインに相当する第３電極とを有する。第１電極は、ワイヤを介して第１リードに隣接する第２リードに導通している。第３電極は、ワイヤを介して第１リードに隣接する第３リードに導通している。
　ここで、特許文献１に開示されている半導体装置が具備する半導体素子は、単一である。したがって、半導体素子の内部構成を変更しない限り、当該半導体装置により大きな電流を流すことが困難である。一方、より大きな電流を流すことが可能となるように半導体素子の内部構成を変更した場合、万一、当該半導体素子の機能が低下すると、これに連動して当該半導体装置の機能も低下するという課題がある。
特開２０２０－１１５５２４号公報
　本開示は、従来よりも改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、より大きな電流を装置に流しつつ、当該装置に対する信頼性の向上を図ることが可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有するとともに、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置する第２半導体素子と、前記第１ドレイン電極および前記第２ドレイン電極に導電接合された第１導通部材と、前記第１ソース電極および前記第２ソース電極に導電接合された第２導通部材と、を備える。前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第１半導体素子と前記第２半導体素子との隙間と交差している。
　本開示の第２の側面によって提供される半導体装置は、第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有する第２半導体素子と、前記第１方向の前記一方側に位置する第３ドレイン電極および第３ソース電極を有する第３半導体素子と、前記第１ドレイン電極が導電接合された第１配線と、前記第２ソース電極および前記第３ソース電極が導電接合された第２配線と、前記第１ソース電極、前記第２ドレイン電極および前記第３ドレイン電極が導電接合された第３配線と、を備える。前記第２半導体素子は、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置しており、前記第３半導体素子は、前記第１方向および前記第２方向に対して直交する第３方向において前記第２半導体素子の隣に位置する。
　上記構成によれば、半導体装置において、より大きな電流を流しつつ、当該装置に対する信頼性の向上を図ることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２は、図１に対応する平面図であり、第１導通部材および第２導通部材の図示を省略している。 図３は、図１に示す半導体装置の底面図である。 図４は、図１に示す半導体装置の正面図である。 図５は、図１に示す半導体装置の背面図である。 図６は、図１に示す半導体装置の右側面図である。 図７は、図１に示す半導体装置の左側面図である。 図８は、図１のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図１のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図１のＸ－Ｘ線に沿う断面図である。 図１１は、図１のＸＩ－ＸＩ線に沿う断面図である。 図１２は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂の図示を省略している。 図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図１２のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、本開示の第３実施形態にかかる半導体装置の平面図であり、封止樹脂の図示を省略している。 図１６は、図１５に対応する平面図であり、第１半導体素子、第２半導体素子、第３半導体素子、第４半導体素子およびＩＣを透過している。 図１７は、図１５に示す半導体装置の底面図である。 図１８は、図１６のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図１６のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図１６のＸＸ－ＸＸ線に沿う断面図である。 図２１は、図１６のＸＸＩ－ＸＸＩ線に沿う断面図である。 図２２は、図１６のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１１に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。一般的に半導体装置Ａ１０は、ＤＣ－ＤＣコンバータやインバータなどの電力変換回路に用いられる。半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad Flat Non-leaded）である。半導体装置Ａ１０は、第１半導体素子１１、第２半導体素子１２、ダイパッド２０、第１リード２１、第２リード２２、第３リード２３、第１導通部材３１。第２導通部材３２、第３導通部材３３および封止樹脂４０を備える。ここで、図１は、理解の便宜上、封止樹脂４０を透過している。図２は、理解の便宜上、図１に対して第１導通部材３１および第２導通部材３２の図示を省略している。図１では、透過した封止樹脂４０を想像線（二点鎖線）で示している。
　半導体装置Ａ１０の説明においては、便宜上、後述するダイパッド２０の搭載面２０Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの双方に対して直交する方向を「第３方向ｙ」と呼ぶ。
　封止樹脂４０は、図８～図１０に示すように、第１半導体素子１１、第２半導体素子１２、第１導通部材３１、第２導通部材３２および第３導通部材３３を覆っている。さらに封止樹脂４０は、ダイパッド２０、第１リード２１、第２リード２２および第３リード２３の各々の一部を覆っている。封止樹脂４０は、電気絶縁性を有する。封止樹脂４０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂４０は、頂面４１、底面４２、第１側面４３、第２側面４４、および２つの第３側面４５を有する。
　図８～図１１に示すように、頂面４１は、第１方向ｚにおいて後述するダイパッド２０の搭載面２０Ａと同じ側を向く。底面４２は、第１方向ｚにおいて頂面４１とは反対側を向く。
　図３に示すように、第１側面４３および第２側面４４は、第２方向ｘにおいて互いに反対側を向く。第１側面４３および第２側面４４は、ダイパッド２０を基準として互いに反対側に位置する。２つの第３側面４５は、第３方向ｙにおいて互いに反対側を向く。２つの第３側面４５は、ダイパッド２０を基準として互いに反対側に位置する。
　ダイパッド２０は、図２に示すように、第２方向ｘにおいて第１リード２１と第２リード２２との間に位置する。ダイパッド２０は、第１リード２１、第２リード２２および第３リード２３とともに、共通するリードフレームから得られる。したがって、ダイパッド２０、第１リード２１、第２リード２２および第３リード２３は、互いに同一の金属材料から得られる。図２および図３に示すように、ダイパッド２０は、搭載面２０Ａ、裏面２０Ｂ、搭載部２０１、張出部２０２、および複数の吊部２０３を有する。搭載面２０Ａおよび裏面２０Ｂは、第１方向ｚにおいて互いに反対側を向く。搭載面２０Ａは、第１半導体素子１１および第２半導体素子１２に対向している。図３に示すように、裏面２０Ｂは、封止樹脂４０の底面４２から露出している。
　図８～図１１に示すように、搭載部２０１は、搭載面２０Ａおよび裏面２０Ｂを含み、含み、かつ第１方向ｚに視て裏面２０Ｂの全体と重なっている。搭載部２０１は、第１半導体素子１１および第２半導体素子１２を搭載している。張出部２０２は、搭載部２０１から第１方向ｚに対して直交する方向に張り出している。張出部２０２は、搭載面２０Ａを含み、かつ封止樹脂４０の底面４２から離れている。図２に示すように、第１方向ｚに視て、張出部２０２は、搭載部２０１を囲んでいる。張出部２０２は、第１方向ｚにおいて封止樹脂４０に挟まれている。複数の吊部２０３の各々は、張出部２０２から第３方向ｙに延びている。複数の吊部２０３の各々は、第３方向ｙを向く端面２０３Ａを有する。図６および図７に示すように、複数の吊部２０３の各々の端面２０３Ａは、封止樹脂４０の２つの第３側面４５のいずれかから露出している。
　第１半導体素子１１および第２半導体素子１２の各々は、図８および図９に示すように、接合層１９を介してダイパッド２０の搭載面２０Ａに導電接合されている。接合層１９は、たとえはハンダである。第１半導体素子１１および第２半導体素子１２は、主として電力変換に用いられるトランジスタ（スイッチング素子）である。第１半導体素子１１および第２半導体素子１２は、たとえば窒化物半導体を含む材料からなる。半導体装置Ａ１０においては、第１半導体素子１１および第２半導体素子１２は、窒化ガリウム（ＧａＮ）を含む材料からなるＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である。
　図２に示すように、第１半導体素子１１は、２つの第１ドレイン電極１１１、２つの第１ソース電極１１２、および第１ゲート電極１１３を有する。２つの第１ドレイン電極１１１、２つの第１ソース電極１１２、および第１ゲート電極１１３は、第１方向ｚにおいてダイパッド２０の搭載面２０Ａに対向する側とは反対側に位置する。２つの第１ドレイン電極１１１には、第１半導体素子１１により変換される前の電力に対応する電流が流れる。２つの第１ソース電極１１２には、第１半導体素子１１により変換された後の電力に対応する電流が流れる。第１ゲート電極１１３には、第１半導体素子１１を駆動するためのゲート電圧が印加される。第１半導体素子１１の第３方向ｙの寸法は、第１半導体素子１１の第２方向ｘの寸法よりも大きい。
　図２に示すように、２つの第１ソース電極１１２の各々は、第３方向ｙにおいて２つの第１ドレイン電極１１１のいずれかの隣に位置する。第１ゲート電極１１３は、第３方向ｙにおいて２つの第１ドレイン電極１１１、および２つの第１ソース電極１１２を基準として第３方向ｙの一方側に位置する。
　図２に示すように、第２半導体素子１２は、第２方向ｘにおいて第１半導体素子１１の隣に位置する。第２方向ｘにおいて、第１半導体素子１１と第２半導体素子１２との間には、隙間Ｇが設けられている。第２半導体素子１２は、２つの第２ドレイン電極１２１、２つの第２ソース電極１２２、および第２ゲート電極１２３を有する。２つの第２ドレイン電極１２１、第２ソース電極１２２、および第２ゲート電極１２３は、第１方向ｚにおいてダイパッド２０の搭載面２０Ａに対向する側とは反対側に位置する。２つの第２ドレイン電極１２１には、第２半導体素子１２により変換される前の電力に対応する電流が流れる。２つの第２ソース電極１２２には、第２半導体素子１２により変換された後の電力に対応する電流が流れる。第２ゲート電極１２３には、第２半導体素子１２を駆動するためのゲート電圧が印加される。第２半導体素子１２の第３方向ｙの寸法は、第２半導体素子１２の第２方向ｘの寸法よりも大きい。
　図２に示すように、２つの第２ソース電極１２２の各々は、第３方向ｙにおいて２つの第２ドレイン電極１２１いずれかの隣に位置する。２つの第２ドレイン電極１２１の各々は、第２方向ｘにおいて第１半導体素子１１の２つの第１ドレイン電極１１１のいずれかの隣に位置する。２つの第２ソース電極１２２の各々は、第２方向ｘにおいて第１半導体素子１１の２つの第１ソース電極１１２のいずれかの隣に位置する。
　図２に示すように、第２ゲート電極１２３は、第３方向ｙにおいて２つの第２ドレイン電極１２１、および２つの第２ソース電極１２２を基準として第３方向ｙの一方側に位置する。第２ゲート電極１２３は、第２方向ｘにおいて第１半導体素子１１の第１ゲート電極１１３の隣に位置する。
　第１リード２１は、図２に示すように、第２方向ｘにおいてダイパッド２０を基準として第２リード２２および第３リード２３とは反対側に位置する。図３に示すように、第１リード２１は、封止樹脂４０の第１側面４３よりも封止樹脂４０の第２側面４４の近くに位置する。
　図２および図３に示すように、第１リード２１は、第１端子部２１１および第１張出部２１２を有する。第１端子部２１１は、実装面２１１Ａ、および複数の側面２１１Ｂを有する。実装面２１１Ａは、第１方向ｚにおいて封止樹脂４０の底面４２と同じ側を向く。実装面２１１Ａは、底面４２から露出している。複数の側面２１１Ｂの各々は、第２方向ｘにおいて封止樹脂４０の第２側面４４と同じ側を向く。複数の側面２１１Ｂの各々は、第２側面４４から露出している。第１張出部２１２は、第１端子部２１１から第１方向ｚに対して直交する方向に張り出している。第１張出部２１２は、底面４２から離れている。第１張出部２１２は、第１方向ｚにおいて封止樹脂４０に挟まれている。
　第２リード２２は、図２に示すように、第２方向ｘにおいて第１リード２１から離れている。図３に示すように、第２リード２２は、封止樹脂４０の第２側面４４よりも封止樹脂４０の第１側面４３の近くに位置する。
　図２および図３に示すように、第２リード２２は、第２端子部２２１、第２張出部２２２、および２つの連結部２２３を有する。第２端子部２２１は、実装面２２１Ａ、および複数の側面２２１Ｂを有する。実装面２２１Ａは、第１方向ｚにおいて封止樹脂４０の底面４２と同じ側を向く。実装面２２１Ａは、底面４２から露出している。複数の側面２２１Ｂの各々は、第２方向ｘにおいて封止樹脂４０の第１側面４３と同じ側を向く。複数の側面２２１Ｂの各々は、第１側面４３から露出している。第２張出部２２２は、第２端子部２２１から第１方向ｚに対して直交する方向に張り出している。第２張出部２２２は、底面４２から離れている。第２張出部２２２は、第１方向ｚにおいて封止樹脂４０に挟まれている。２つの連結部２２３の各々は、第２張出部２２２から第２方向ｘに延びている。２つの連結部２２３は、第３方向ｙにおいて互いに離れている。２つの連結部２２３の各々は、第２張出部２２２と、ダイパッド２０の張出部２０２とを連結している。したがって、第２リード２２は、ダイパッド２０に導通している。２つの連結部２２３の各々は、第１方向ｚにおいて封止樹脂４０に挟まれている。
　第３リード２３は、図２に示すように、第３方向において第２リード２２の隣に位置する。図３に示すように、第３リード２３は、封止樹脂４０の第２側面４４よりも封止樹脂４０の第１側面４３の近くに位置する。
　図２および図３に示すように、第３リード２３は、第３端子部２３１および第３張出部２３２を有する。第３端子部２３１は、実装面２３１Ａおよび側面２３１Ｂを有する。実装面２３１Ａは、第１方向ｚにおいて封止樹脂４０の底面４２と同じ側を向く。実装面２３１Ａは、底面４２から露出している。側面２３１Ｂは、第２方向ｘにおいて封止樹脂４０の第１側面４３と同じ側を向く。側面２３１Ｂは、第１側面４３から露出している。第３張出部２３２は、第３端子部２３１から第１方向ｚに対して直交する方向に張り出している。第３張出部２３２は、底面４２から離れている。第３張出部２３２は、第１方向ｚにおいて封止樹脂４０に挟まれている。
　第１導通部材３１は、図１および図８に示すように、接合層３９を介して第１半導体素子１１の２つの第１ドレイン電極１１１と、第２半導体素子１２の２つの第２ドレイン電極１２１とに導電接合されている。接合層３９は、たとえばハンダである。半導体装置Ａ１０においては、第１導通部材３１は、金属クリップである。第１導通部材３１は、第２導通部材３２とともに共通するリードフレームから得られる。したがって、第１導通部材３１および第２導通部材３２は、互いに同一の金属材料から得られる。第１導通部材３１が得られるリードフレームは、ダイパッド２０が得られるリードフレームとは異なる。
　図１に示すように、第１導通部材３１は、第１基部３１１、２つの第１接続部３１２、および２つの吊部３１３を有する。第１基部３１１は、第２方向ｘにおいて第２半導体素子１２を基準として第１半導体素子１１とは反対側に位置する。図８に示すように、第１基部３１１は、接合層３９を介して第１リード２１の第１張出部２１２に導電接合されている。これにより、第１半導体素子１１の２つの第１ドレイン電極１１１と、第２半導体素子１２の２つの第２ドレイン電極１２１とは、第１リード２１に導通している。第１基部３１１は、２つの貫通孔３１１Ａを有する。２つの貫通孔３１１Ａは、第３方向ｙにおいて互いに離れている。２つの貫通孔３１１Ａの各々は、第１方向ｚにおいて第１基部３１１を貫通している。
　図１に示すように、２つの第１接続部３１２は、第１基部３１１につながっている。２つの第１接続部３１２は、第３方向ｙにおいて互いに離れている。第１方向ｚに視て、２つの第１接続部３１２の各々は、第２方向ｘに延びている。図８に示すように、２つの第１接続部３１２は、接合層３９を介して第１半導体素子１１の２つの第１ドレイン電極１１１に個別に導電接合されている。さらに２つの第１接続部３１２は、接合層３９を介して第２半導体素子１２の２つの第２ドレイン電極１２１に個別に導電接合されている。第１方向ｚに視て、２つの第１接続部３１２は、第１半導体素子１１と第２半導体素子１２との隙間Ｇと交差している。
　図１に示すように、２つの吊部３１３の各々は、第１基部３１１から第３方向ｙに延びている。２つの吊部３１３は、第３方向ｙにおいて第１基部３１１を基準として互いに反対側に位置する。２つの吊部３１３の各々は、第３方向ｙを向く端面３１３Ａを有する。図６および図７に示すように、２つの吊部３１３の各々の端面３１３Ａは、封止樹脂４０の２つの第３側面４５のいずれかから露出している。
　第２導通部材３２は、図１および図９に示すように、接合層３９を介して第１半導体素子１１の２つの第１ソース電極１１２と、第２半導体素子１２の２つの第２ソース電極１２２とに導電接合されている。半導体装置Ａ１０においては、第２導通部材３２は、金属クリップである。
　図１に示すように、第２導通部材３２は、第２基部３２１、２つの第２接続部３２２、吊部３２３およびアーム部３２４を有する。第２基部３２１は、第２方向ｘにおいて第１半導体素子１１および第２半導体素子１２を基準として第１導通部材３１の第１基部３１１とは反対側に位置する。図９に示すように、第２基部３２１は、接合層３９を介して第２リード２２の第２張出部２２２に導電接合されている。これにより、第１半導体素子１１の２つの第１ソース電極１１２と、第２半導体素子１２の２つの第２ソース電極１２２とは、第２リード２２に導通している。第２基部３２１は、２つの貫通孔３２１Ａを有する。２つの貫通孔３２１Ａは、第３方向ｙにおいて互いに離れている。２つの貫通孔３２１Ａの各々は、第１方向ｚにおいて第２基部３２１を貫通している。
　図１に示すように、２つの第２接続部３２２は、第２基部３２１につながっている。２つの第２接続部３２２は、第３方向ｙにおいて互いに離れている。第１方向ｚに視て、２つの第２接続部３２２の各々は、第２方向ｘに延びている。図９に示すように、２つの第２接続部３２２は、接合層３９を介して第１半導体素子１１の２つの第１ソース電極１１２に個別に導電接合されている。さらに２つの第２接続部３２２は、接合層３９を介して第２半導体素子１２の２つの第２ソース電極１２２に個別に導電接合されている。第１方向ｚに視て、２つの第２接続部３２２は、第１半導体素子１１と第２半導体素子１２との隙間Ｇと交差している。
　図１に示すように、吊部３２３およびアーム部３２４は、第３方向ｙにおいて第２基部３２１を基準として互いに反対側に位置する。吊部３２３は、第２基部３２１から第３方向ｙに延びている。吊部３２３は、第３方向ｙを向く端面３２３Ａを有する。図７に示すように、端面３２３Ａは、封止樹脂４０の２つの第３側面４５のいずれかから露出している。アーム部３２４は、第２基部３２１から第３方向ｙに延びる部分と、当該部分から第２方向ｘに延びる部分とを含む。アーム部３２４は、第２方向ｘを向く端面３２４Ａを有する。図４に示すように、端面３２４Ａは、封止樹脂４０の第１側面４３から露出している。
　第３導通部材３３は、図１および図１０に示すように、第１半導体素子１１の第１ゲート電極１１３と、第２半導体素子１２の第２ゲート電極１２３と、第３リード２３とに導電接合されている。第３導通部材３３は、ワイヤである。したがって、第３導通部材３３は、ワイヤボンディングにより第１ゲート電極１１３と、第２ゲート電極１２３と、第３リード２３とに導電接合されている。第１方向ｚに視て、第３導通部材３３は、第２方向ｘに延びている。第１方向ｚに視て、第３導通部材３３は、第１半導体素子１１の２つの第１ドレイン電極１１１と、第２半導体素子１２の２つの第２ドレイン電極１２１と、第１導通部材３１と、第２導通部材３２とから離れている。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１ドレイン電極１１１および第１ソース電極１１２を有する第１半導体素子１１と、第２ドレイン電極１２１および第２ソース電極１２２を有する第２半導体素子１２と、第１導通部材３１と、第２導通部材３２とを備える。第１導通部材３１は、第１ドレイン電極１１１および第２ドレイン電極１２１に導電接合されている。第２導通部材３２は、第１ソース電極１１２および第２ソース電極１２２に導電接合されている。第１方向ｚに視て、第１導通部材３１および第２導通部材３２の各々は、第１半導体素子１１と第２半導体素子１２との隙間Ｇと交差している。本構成をとることにより、第１ドレイン電極１１１および第２ドレイン電極１２１は、第１導通部材３１に対して並列接続される。あわせて、第１ソース電極１１２および第２ソース電極１２２は、第２導通部材３２に対して並列接続される。これにより、半導体装置Ａ１０により大きな電流を流すことができる。さらに、万一、第１半導体素子１１の機能が低下した場合であっても、第２半導体素子１２の機能が正常であれば、半導体装置Ａ１０が使用可能な状態となる。したがって、本構成によれば、半導体装置Ａ１０においては、より大きな電流を半導体装置Ａ１０に流しつつ、半導体装置Ａ１０に対する信頼性の向上を図ることが可能となる。
　第２半導体素子１２の第２ドレイン電極１２１は、第２方向ｘにおいて第１半導体素子１１の第１ドレイン電極１１１の隣に位置する。第１導通部材３１は、第１基部３１１と、第１基部３１１につながる第１接続部３１２とを有する。第１方向ｚに視て、第１接続部３１２は、第２方向ｘに延びている。第１ドレイン電極１１１および第２ドレイン電極１２１は、第１接続部３１２に導電接合されている。本構成をとることにより、第１半導体素子１１および第２半導体素子１２の各々の寸法の拡大を抑制しつつ、第１導通部材３１の導電経路長をより短縮することができる。
　第２半導体素子１２の第２ソース電極１２２は、第２方向ｘにおいて第１半導体素子１１の第１ソース電極１１２の隣に位置する。第２導通部材３２は、第２基部３２１と、第２基部３２１につながる第２接続部３２２とを有する。第１方向ｚに視て、第２接続部３２２は、第２方向ｘに延びている。第１ソース電極１１２および第２ソース電極１２２は、第２接続部３２２に導電接合されている。本構成をとることにより、第１半導体素子１１および第２半導体素子１２の各々の寸法の拡大を抑制しつつ、第２導通部材３２の導電経路長をより短縮することができる。
　第１半導体素子１１は、第１ゲート電極１１３を有する。第２半導体素子１２は、第２方向ｘにおいて第３半導体素子１３の隣に位置する第２ゲート電極１２３を有する。半導体装置Ａ１０は、第１ゲート電極１１３および第２ゲート電極１２３に導電接合された第３導通部材３３をさらに備える。第１方向ｚに視て、第３導通部材３３は、第２方向ｘに延びている。本構成をとることにより、第１半導体素子１１および第２半導体素子１２の各々の寸法の拡大を抑制しつつ、第３導通部材３３の導電経路長をより短縮することができる。
　第１方向ｚに視て、第３導通部材３３は、第１導通部材３１および第２導通部材３２から離れている。本構成をとることにより、半導体装置Ａ１０の製造において、第１導通部材３１および第２導通部材３２の各々の導電接合を完了した後に、第１導通部材３１および第２導通部材３２と干渉することなく第３導通部材３３を容易に導電接合することができる。
　半導体装置Ａ１０は、第１半導体素子１１および第２半導体素子１２が接合されたダイパッド２０と、第１半導体素子１１および第２半導体素子１２を覆う封止樹脂４０とをさらに備える。ダイパッド２０は、封止樹脂４０の底面４２から露出している。本構成をとることにより、半導体装置Ａ１０の放熱性の向上を図ることができる。
　半導体装置Ａ１０は、第１導通部材３１が導電接合された第１リード２１と、第２導通部材３２が導電接合された第２リード２２と、第３導通部材３３が導電接合された第３リード２３とをさらに備える。封止樹脂４０は、第２方向ｘにおいて互いに反対側を向く第１側面４３および第２側面４４を有する。第１リード２１、第２リード２２および第３リード２３の各々は、第１側面４３および第２側面４４のいずれかから露出している。本構成をとることにより、半導体装置Ａ１０を配線基板に実装する際、第１リード２１、第２リード２２および第３リード２３の各々に付着するハンダの体積が増加する。これにより、配線基板に対する半導体装置Ａ１０の接合強度を増加させることができる。
　第２実施形態：
　図１２～図１４に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１２は、理解の便宜上、封止樹脂４０の図示を省略している。
　半導体装置Ａ２０においては、第１導通部材３１および第２導通部材３２の構成が、半導体装置Ａ１０の当該構成と異なる。
　図１２および図１３に示すように、第１導通部材３１は、複数のワイヤである。第１導通部材３１は、ワイヤボンディングにより、第１半導体素子１１の２つの第１ドレイン電極１１１と、第２半導体素子１２の２つの第２ドレイン電極１２１と、第１リード２１の第１張出部２１２とに導電接合されている。第１方向ｚに視て、第１導通部材３１は、第２方向ｘに延びている。
　図１２および図１４に示すように、第２導通部材３２は、複数のワイヤである。第２導通部材３２は、ワイヤボンディングにより、第１半導体素子１１の２つの第１ソース電極１１２と、第２半導体素子１２の２つの第２ソース電極１２２と、第２リード２２の第２張出部２２２とに導電接合されている。第１方向ｚに視て、第２導通部材３２は、第２方向ｘに延びている。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１ドレイン電極１１１および第１ソース電極１１２を有する第１半導体素子１１と、第２ドレイン電極１２１および第２ソース電極１２２を有する第２半導体素子１２と、第１導通部材３１と、第２導通部材３２とを備える。第１導通部材３１は、第１ドレイン電極１１１および第２ドレイン電極１２１に導電接合されている。第２導通部材３２は、第１ソース電極１１２および第２ソース電極１２２に導電接合されている。第１方向ｚに視て、第１導通部材３１および第２導通部材３２の各々は、第１半導体素子１１と第２半導体素子１２との隙間Ｇと交差している。したがって、本構成によれば、半導体装置Ａ２０においても、より大きな電流を半導体装置Ａ２０に流しつつ、半導体装置Ａ２０に対する信頼性の向上を図ることが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、第１導通部材３１および第２導通部材３２の各々は、ワイヤを含む。本構成をとることにより、半導体装置Ａ１０の場合と比較して、第１導通部材３１および第２導通部材３２の各々の導電経路長にかかる自由度を増やすことができる。
　第３実施形態：
　図１５～図２２に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。半導体装置Ａ３０は、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４、接合層１９、封止樹脂４０、支持部材５０、ＩＣ６０、および複数の端子７０を備える。半導体装置Ａ３０は、配線基板に表面実装される樹脂パッケージ形式によるものである。半導体装置Ａ３０は、外部から半導体装置Ａ３０に供給された直流電力を、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４により交流電力に変換する。変換された交流電力は、モータなどの駆動対象に供給される。ここで、図１５は、理解の便宜上、封止樹脂４０の図示を省略している。図１６は、理解の便宜上、図１５に対して第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４およびＩＣ６０を透過している。図１６では、透過した第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４およびＩＣ６０をそれぞれ想像線で示している。
　半導体装置Ａ３０の説明においては、便宜上、後述する基板５１の搭載面５１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘに対して直交する方向を「第３方向ｙ」と呼ぶ。図１５に示すように、半導体装置Ａ３０は、第１方向ｚに視て矩形状である。
　支持部材５０は、図１８～図２２に示すように、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４、ＩＣ６０および封止樹脂４０を支持する。あわせて、支持部材５０は、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４およびＩＣ６０と、半導体装置Ａ３０が実装される配線基板との導電経路を構成している。支持部材５０は、基板５１、複数の配線５２、および複数の連絡配線５３を含む。この他、支持部材５０は、金属製の複数の導電部材（たとえば複数のリード）からなる構成でもよい。
　基板５１は、図１８～図２２に示すように、複数の配線５２、複数の連絡配線５３および複数の端子７０を支持している。基板５１は、電気絶縁性を有する。基板５１は、樹脂を含む材料からなる。当該樹脂の一例として、エポキシ樹脂が挙げられる。
　図１８～図２２に示すように、基板５１は、搭載面５１Ａおよび裏面５１Ｂを有する。搭載面５１Ａは、第１方向ｚを向く。裏面５１Ｂは、第１方向ｚにおいて搭載面５１Ａとは反対側を向く。裏面５１Ｂは、外部に露出している。半導体装置Ａ３０を配線基板に実装した際、裏面５１Ｂが配線基板に対向する。
　第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４の各々は、図１８および図１９に示すように、基板５１の搭載面５１Ａに対向している。第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４は、主として電力変換に用いられるトランジスタ（スイッチング素子）である。第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４は、たとえば窒化物半導体を含む材料からなる。半導体装置Ａ３０においては、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４は、窒化ガリウムを含む材料からなるＨＥＭＴである。
　図１５に示すように、第１半導体素子１１は、２つの第１ドレイン電極１１１、２つの第１ソース電極１１２、および第１ゲート電極１１３を有する。図２１に示すように、２つの第１ドレイン電極１１１、２つの第１ソース電極１１２、および第１ゲート電極１１３は、第１方向ｚにおいて基板５１の搭載面５１Ａに対向する側に位置する。２つの第１ドレイン電極１１１には、第１半導体素子１１により変換される前の電力に対応する電流が流れる。２つの第１ソース電極１１２には、第１半導体素子１１により変換された後の電力に対応する電流が流れる。第１ゲート電極１１３には、第１半導体素子１１を駆動するためのゲート電圧が印加される。第１半導体素子１１の第３方向ｙの寸法Ｌ１は、第１半導体素子１１の第２方向ｘの寸法Ｂ１よりも大きい。２つの第１ドレイン電極１１１、および２つの第１ソース電極１１２の各々は、第２方向ｘに延びている。
　図１５に示すように、第２半導体素子１２は、第２方向ｘにおいて第１半導体素子１１の隣に位置する。第２半導体素子１２は、２つの第２ドレイン電極１２１、２つの第２ソース電極１２２、および第２ゲート電極１２３を有する。図２２に示すように、２つの第２ドレイン電極１２１、２つの第２ソース電極１２２、および第２ゲート電極１２３は、第１方向ｚにおいて基板５１の搭載面５１Ａに対向する側に位置する。２つの第２ドレイン電極１２１には、第２半導体素子１２により変換される前の電力に対応する電流が流れる。２つの第２ソース電極１２２には、第２半導体素子１２により変換された後の電力に対応する電流が流れる。第２ゲート電極１２３には、第２半導体素子１２を駆動するためのゲート電圧が印加される。第２半導体素子１２の第３方向ｙの寸法Ｌ２は、第２半導体素子１２の第２方向ｘの寸法Ｂ２よりも大きい。２つの第２ドレイン電極１２１、および２つの第２ソース電極１２２の各々は、第２方向ｘに延びている。
　図１５に示すように、第３半導体素子１３は、第３方向ｙにおいて第２半導体素子１２の隣に位置する。第３半導体素子１３は、２つの第３ドレイン電極１３１、２つの第３ソース電極１３２、および第３ゲート電極１３３を有する。図２２に示すように、２つの第３ドレイン電極１３１、２つの第３ソース電極１３２、および第３ゲート電極１３３は、第１方向ｚにおいて基板５１の搭載面５１Ａに対向する側に位置する。２つの第３ドレイン電極１３１には、第３半導体素子１３により変換される前の電力に対応する電流が流れる。２つの第３ソース電極１３２には、第３半導体素子１３により変換された後の電力に対応する電流が流れる。第３ゲート電極１３３には、第３半導体素子１３を駆動するためのゲート電圧が印加される。第３半導体素子１３の第３方向ｙの寸法Ｌ３は、第３半導体素子１３の第２方向ｘの寸法Ｂ３よりも大きい。２つの第３ドレイン電極１３１、および２つの第３ソース電極１３２の各々は、第２方向ｘに延びている。
　図１５に示すように、第４半導体素子１４は、第２方向ｘにおいて第３半導体素子１３の隣に位置し、かつ第３方向ｙにおいて第１半導体素子１１の隣に位置する。第４半導体素子１４は、２つの第４ドレイン電極１４１、２つの第４ソース電極１４２、および第４ゲート電極１４３を有する。図２１に示すように、２つの第４ドレイン電極１４１、２つの第４ソース電極１４２、および第４ゲート電極１４３は、第１方向ｚにおいて基板５１の搭載面５１Ａに対向する側に位置する。２つの第４ドレイン電極１４１には、第４半導体素子１４により変換される前の電力に対応する電流が流れる。２つの第４ソース電極１４２には、第４半導体素子１４により変換された後の電力に対応する電流が流れる。第４ゲート電極１４３には、第４半導体素子１４を駆動するためのゲート電圧が印加される。第４半導体素子１４の第３方向ｙの寸法Ｌ４は、第４半導体素子１４の第２方向ｘの寸法Ｂ４よりも大きい。２つの第４ドレイン電極１４１、および２つの第４ソース電極１４２の各々は、第２方向ｘに延びている。
　ＩＣ６０は、図２０に示すように、基板５１の搭載面５１Ａに対向している。ＩＣ６０は、第１半導体素子１１の第１ゲート電極１１３と、第２半導体素子１２の第２ゲート電極１２３と、第３半導体素子１３の第３ゲート電極１３３と、第４半導体素子１４の第４ゲート電極１４３とにゲート電圧を印加するゲートドライバである。ＩＣ６０は、複数の電極６１を有する。複数の電極６１は、搭載面５１Ａに対向している。
　複数の配線５２は、図１６、および図１８～図２２に示すように、基板５１の搭載面５１Ａの上に設けられている。複数の配線５２の組成は、たとえば銅（Ｃｕ）を含む。複数の配線５２は、複数の連絡配線５３、および複数の端子７０とともに、第１半導体素子１１、第２半導体素子１２およびＩＣ６０と、半導体装置Ａ３０が実装される配線基板との導電経路を構成している。
　図１６に示すように、複数の配線５２は、第１配線５２Ａ、第２配線５２Ｂ、第３配線５２Ｃ、第１ゲート配線５２Ｄ、第２ゲート配線５２Ｅ、電位配線５２Ｆ、および複数の制御配線５２Ｇを含む。
　図１６に示すように、第１配線５２Ａおよび第２配線５２Ｂは、第２方向ｘにおいて互いに離れて位置する。第１配線５２Ａおよび第２配線５２Ｂは、第１基部５２１、および複数の第１延出部５２２を有する。第１基部５２１は、第３方向ｙに延びている。複数の第１延出部５２２は、第１基部５２１から後述する第３配線５２Ｃの第２基部５２３に向けて第２方向ｘに延びている。複数の第１延出部５２２は、第３方向ｙに沿って配列されている。
　図２１に示すように、第１半導体素子１１の２つの第１ドレイン電極１１１と、第４半導体素子１４の２つの第４ドレイン電極１４１とは、接合層１９を介して第１配線５２Ａの複数の第１延出部５２２に個別に導電接合されている。図２２に示すように、第２半導体素子１２の２つの第２ソース電極１２２と、第３半導体素子１３の２つの第３ソース電極１３２とは、接合層１９を介して第２配線５２Ｂの複数の第１延出部５２２に導電接合されている。
　図１６に示すように、第３配線５２Ｃは、第２方向ｘにおいて第１配線５２Ａの第１基部５２１と、第２配線５２Ｂの第１基部５２１との間に位置する。第３配線５２Ｃは、第２基部５２３、および複数の第２延出部５２４を有する。第２基部５２３は、第３方向ｙに延びている。複数の第２延出部５２４は、第２基部５２３の第２方向ｘの両側から第１配線５２Ａの第１基部５２１、および第２配線５２Ｂの第１基部５２１に向けて第２方向ｘに延びている。複数の第２延出部５２４は、第３方向ｙに沿って配列されている。
　図２１に示すように、第１半導体素子１１の２つの第１ソース電極１１２と、第４半導体素子１４の２つの第４ソース電極１４２とは、接合層１９を介して複数の第２延出部５２４に個別に導電接合されている。図２２に示すように、第２半導体素子１２の２つの第２ドレイン電極１２１と、第３半導体素子１３の２つの第３ドレイン電極１３１とは、接合層１９を介して複数の第２延出部５２４に個別に導電接合されている。これにより、第２半導体素子１２の２つの第２ドレイン電極１２１と、第３半導体素子１３の２つの第３ドレイン電極１３１とは、第１半導体素子１１の２つの第１ソース電極１１２と、第４半導体素子１４の２つの第４ソース電極１４２とに導通している。
　図２１に示すように、第１半導体素子１１の第１ゲート電極１１３と、第４半導体素子１４の第４ゲート電極１４３とは、接合層１９を介して第１ゲート配線５２Ｄに導電接合されている。図２２に示すように、第２半導体素子１２の第２ゲート電極１２３と、第３半導体素子１３の第３ゲート電極１３３とは、接合層１９を介して第２ゲート配線５２Ｅに導電接合されている。
　図１５および図１６に示すように、電位配線５２Ｆは、第３配線５２Ｃの第２基部５２３につながっている。電位配線５２Ｆは、第１半導体素子１１の第１ゲート電極１１３と、第４半導体素子１４の第４ゲート電極１４３の各々に印加されるゲート電圧のグランドをＩＣ６０が設定する際に利用される。
　図１５、図２０および図２１に示すように、ＩＣ６０の複数の電極６１は、第１ゲート配線５２Ｄ、第２ゲート配線５２Ｅ、電位配線５２Ｆ、および複数の制御配線５２Ｇに個別に導電接合されている。これにより、ＩＣ６０は、第１半導体素子１１の第１ゲート電極１１３と、第２半導体素子１２の第２ゲート電極１２３と、第３半導体素子１３の第３ゲート電極１３３と、第４半導体素子１４の第４ゲート電極１４３と、第３配線５２Ｃとに導通している。
　複数の連絡配線５３は、図１８、および図２０～図２２に示すように、基板５１に埋め込まれている。複数の連絡配線５３の第１方向ｚの両側は、基板５１の搭載面５１Ａおよび裏面５１Ｂにおいて露出している。複数の連絡配線５３の各々は、第１ゲート配線５２Ｄ、第２ゲート配線５２Ｅおよび第１ゲート配線５２Ｄを除く複数の配線５２のいずれかにつながっている。さらに複数の連絡配線５３の各々は、複数の端子７０のいずれかにつながっている。これにより、複数の端子７０の各々は、複数の配線５２のうち第１配線５２Ａ、第２配線５２Ｂ、第３配線５２Ｃおよび複数の制御配線５２Ｇのいずれかに導通している。複数の連絡配線５３の組成は、たとえば銅を含む。
　封止樹脂４０は、図１８～図２２に示すように、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、第４半導体素子１４、ＩＣ６０、および複数の配線５２を覆っている。封止樹脂４０の頂面４１は、第１方向ｚにおいて基板５１の搭載面５１Ａと同じ側を向く。
　複数の端子７０は、図１７～図２２に示すように、基板５１の裏面５１Ｂの上に設けられている。複数の端子７０がハンダを介して配線基板に導線接合されることによって、半導体装置Ａ３０が配線基板に実装される。複数の端子７０は、複数の金属層を含む。当該複数の金属層は、裏面５１Ｂに近い方からニッケル層および金（Ａｕ）層の順に積層されたものである。この他、当該複数の金属層は、裏面５１Ｂ近い方からニッケル層、パラジウム（Ｐｄ）層および金層の順に積層されたものでもよい。
　図１７に示すように、複数の端子７０は、第１電力端子７０Ａ、第２電力端子７０Ｂ、第３電力端子７０Ｃおよび複数の制御端子７０Ｄを含む。
　第１電力端子７０Ａは、第１配線５２Ａに導通している。第２電力端子７０Ｂは、第２配線５２Ｂに導通している。第１電力端子７０Ａおよび第２電力端子７０Ｂには、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４が変換する対象である直流電力が入力される。第１電力端子７０Ａは、正極（Ｐ端子）である。第２電力端子７０Ｂは、負極（Ｎ端子）である。
　第３電力端子７０Ｃは、第３配線５２Ｃに導通している。第３電力端子７０Ｃには、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３および第４半導体素子１４に変換された交流電力が出力される。
　複数の制御端子７０Ｄは、複数の制御配線５２Ｇを介してＩＣ６０に導通している。複数の制御端子７０Ｄのいずれかには、ＩＣ６０を駆動するための電力が入力される。複数の制御端子７０Ｄのいずれかには、ＩＣ６０への電気信号が入力される。さらに複数の制御端子７０Ｄのいずれかから、ＩＣ６０からの電気信号が出力される。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１ドレイン電極１１１および第１ソース電極１１２を有する第１半導体素子１１と、第２ドレイン電極１２１および第２ソース電極１２２を有する第２半導体素子１２と、第３ドレイン電極１３１および第３ソース電極１３２を有する第３半導体素子１３とを備える。さらに半導体装置Ａ３０は、第１ドレイン電極１１１が導電接合された第１配線５２Ａと、第２ソース電極１２２および第３ソース電極１３２が導電接合された第２配線５２Ｂと、第１ソース電極１１２、第２ドレイン電極１２１および第３ドレイン電極１３１が導電接合された第３配線５２Ｃとを備える。第２半導体素子１２は、第２方向ｘにおいて第１半導体素子１１の隣に位置する。第３半導体素子１３は、第３方向ｙにおいて第２半導体素子１２の隣に位置する。
　本構成をとることにより、半導体装置Ａ３０は、第１半導体素子１１を上アーム、かつ第２半導体素子１２および第３半導体素子１３を下アームとするハーフブリッジ回路を具備する。この場合において、第２ドレイン電極１２１および第３ドレイン電極１３１は、第３配線５２Ｃに対して並列接続される。あわせて、第２ソース電極１２２および第３ソース電極１３２は、第２配線５２Ｂに対して並列接続される。これにより、半導体装置Ａ３０により大きな電流を流すことができる。さらに、万一、第２半導体素子１２の機能が低下した場合であっても、第３半導体素子１３の機能が正常であれば、半導体装置Ａ３０が使用可能な状態となる。したがって、本構成によれば、半導体装置Ａ３０においても、より大きな電流を半導体装置Ａ３０に流しつつ、半導体装置Ａ３０に対する信頼性の向上を図ることが可能となる。
　半導体装置Ａ３０においては、第４半導体素子１４を具備しない構成とすることができる。これにより、半導体装置Ａ３０においては、下アームのみに対する信頼性の向上を図ることができる。
　半導体装置Ａ３０は、複数の配線５２に導通する複数の端子７０をさらに備える。複数の端子７０は、第１方向ｚにおいて基板５１を基準として複数の配線５２とは反対側に位置する。本構成をとることにより、複数の配線５２の全体が封止樹脂４０に覆われた構成であっても、半導体装置Ａ３０の寸法を拡大することなく複数の配線５２から半導体装置Ａ３０が実装される配線基板に至る導電経路を確保することができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、
　前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有するとともに、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置する第２半導体素子と、
　前記第１ドレイン電極および前記第２ドレイン電極に導電接合された第１導通部材と、
　前記第１ソース電極および前記第２ソース電極に導電接合された第２導通部材と、を備え、
　前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第１半導体素子と前記第２半導体素子との隙間と交差している、半導体装置。
　付記２．
　前記第２ドレイン電極は、前記第２方向において前記第１ドレイン電極の隣に位置し、
　前記第２ソース電極は、前記第２方向において前記第１ソース電極の隣に位置する、付記１に記載の半導体装置。
　付記３．
　前記第１導通部材は、第１基部と、前記第１基部につながる第１接合部と、を有し、
　前記第１基部は、前記第２方向において前記第２半導体素子を基準として前記第１半導体素子とは反対側に位置しており、
　前記第１方向に視て、前記第１接合部は、前記第２方向に延びており、
　前記第１ドレイン電極および前記第２ドレイン電極は、前記第１接合部に導電接合されている、付記２に記載の半導体装置。
　付記４．
　前記第２導通部材は、第２基部と、前記第２基部につながる第２接合部と、を有し、
　前記第２基部は、前記第２方向において前記第１半導体素子および前記第２半導体素子を基準として前記第１基部とは反対側に位置しており、
　前記第１方向に視て、前記第２接合部は、前記第２方向に延びており、
　前記第１ソース電極および前記第２ソース電極は、前記第２接合部に導電接合されている、付記３に記載の半導体装置。
　付記５．
　前記第１ソース電極は、前記第１方向および前記第２方向に対して直交する第３方向において前記第１ドレイン電極の隣に位置しており、
　前記第２ソース電極は、前記第３方向において前記第２ドレイン電極の隣に位置する、付記４に記載の半導体装置。
　付記６．
　前記第１導通部材および前記第２導通部材の各々は、ワイヤを含み、
　前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第２方向に延びている、付記２に記載の半導体装置。
　付記７．
　前記第１半導体素子は、前記第１方向において前記第１ドレイン電極および前記第１ソース電極と同じ側に位置する第１ゲート電極を有し、
　前記第２半導体素子は、前記第１方向において前記第２ドレイン電極および前記第２ソース電極と同じ側に位置する第２ゲート電極を有し、
　前記第１ゲート電極および前記第２ゲート電極に導電接合された第３導通部材をさらに備え、
　前記第１方向に視て、前記第３導通部材は、前記隙間と交差している、付記５に記載の半導体装置。
　付記８．
　前記第２ゲート電極は、前記第２方向において前記第１ゲート電極の隣に位置しており、
　前記第１方向に視て、前記第３導通部材は、前記第２方向に延びている、付記７に記載の半導体装置。
　付記９．
　前記第１方向に視て、前記第３導通部材は、前記第１ドレイン電極および前記第２ドレイン電極から離れている、付記８に記載の半導体装置。
　付記１０．
　前記第１方向に視て、前記第３導通部材は、前記第１導通部材および前記第２導通部材から離れている、付記９に記載の半導体装置。
　付記１１．
　前記第２方向において互いに離れた第１リードおよび第２リードをさらに備え、
　前記第１基部は、前記第１リードに導電接合されており、
　前記第２基部は、前記第２リードに導電接合されている、付記７ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第２方向において前記第１リードと前記第２リードとの間に位置するダイパッドをさらに備え、
　前記第１半導体素子および前記第２半導体素子は、前記ダイパッドに接合されている、付記１１に記載の半導体装置。
　付記１３．
　前記第３方向において前記第２リードの隣に位置する第３リードをさらに備え、
　前記第３導通部材は、前記第３リードに導電接合されている、付記１２に記載の半導体装置。
　付記１４．
　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂をさらに備え、
　前記封止樹脂は、前記第１方向において前記ダイパッドを基準として前記第１半導体素子および前記第２半導体素子が位置する側とは反対側を向く底面を有し、
　前記第１リード、前記第２リード、前記第３リードおよび前記ダイパッドの各々は、前記底面から露出している、付記１３に記載の半導体装置。
　付記１５．
　前記封止樹脂は、前記第２方向において互いに反対側を向く第１側面および第２側面を有し、
　前記第１リード、前記第２リードおよび前記第３リードの各々は、前記第１側面および前記第２側面のいずれかから露出している、付記１４に記載の半導体装置。
　付記１６．
　第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、
　前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有する第２半導体素子と、
　前記第１方向の前記一方側に位置する第３ドレイン電極および第３ソース電極を有する第３半導体素子と、
　前記第１ドレイン電極が導電接合された第１配線と、
　前記第２ソース電極および前記第３ソース電極が導電接合された第２配線と、
　前記第１ソース電極、前記第２ドレイン電極および前記第３ドレイン電極が導電接合された第３配線と、を備え、
　前記第２半導体素子は、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置しており、
　前記第３半導体素子は、前記第１方向および前記第２方向に対して直交する第３方向において前記第２半導体素子の隣に位置する、半導体装置。
　付記１７．
　前記第１半導体素子の前記第３方向の寸法は、前記第１半導体素子の前記第２方向の寸法よりも大きく、
　前記第２半導体素子の前記第３方向の寸法は、前記第２半導体素子の前記第２方向の寸法よりも大きい、付記１６に記載の半導体装置。
　付記１８．
　前記第３半導体素子の前記第３方向の寸法は、前記第３半導体素子の前記第２方向の寸法よりも大きい、付記１７に記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０：半導体装置　　　　１１：第１半導体素子
１１１：第１ドレイン電極　　　　１１２：第１ソース電極
１１３：第１ゲート電極　　　　１２：第２半導体素子
１２１：第２ドレイン電極　　　　１２２：第２ソース電極
１２３：第２ゲート電極　　　　１３：第３半導体素子
１３１：第３ドレイン電極　　　　１３２：第３ソース電極
１３３：第３ゲート電極　　　　１４：第４半導体素子
１４１：第４ドレイン電極　　　　１４２：第４ソース電極
１４３：第４ゲート電極　　　　１９：接合層
２０：ダイパッド　　　　２０Ａ：搭載面
２０Ｂ：裏面　　　　２０１：搭載部
２０２：張出部　　　　２０３：吊部
２０３Ａ：端面　　　　２１：第１リード
２１１：第１端子部　　　　２１１Ａ：実装面
２１１Ｂ：側面　　　　２１２：第１張出部
２２：第２リード　　　　２２１：第２端子部
２２１Ａ：実装面　　　　２２１Ｂ：側面
２２２：第２張出部　　　　２２３：連結部
２３：第３リード　　　　２３１：第３端子部
２３１Ａ：実装面　　　　２３１Ｂ：側面
２３２：第３張出部　　　　３１：第１導通部材
３１１：第１基部　　　　３１１Ａ：貫通孔
３１２：第１接続部　　　　３１３：吊部
３１３Ａ：端面　　　　３２：第２導通部材
３２１：第２基部　　　　３２１Ａ：貫通孔
３２２：第２接続部　　　　３２３：吊部
３２３Ａ：端面　　　　３２４：アーム部
３２４Ａ：端面　　　　３３：第３導通部材
３９：接合層　　　　４０：封止樹脂
４１：頂面　　　　４２：底面
４３：第１側面　　　　４４：第２側面
４５：第３側面　　　　５０：支持部材
５１：基板　　　　５１Ａ：搭載面
５１Ｂ：裏面　　　　５２：配線
５２１：第１基部　　　　５２２：第１延出部
５２３：第２基部　　　　５２４：第２延出部
５２Ａ：第１配線　　　　５２Ｂ：第２配線
５２Ｃ：第３配線　　　　５２Ｄ：第１ゲート配線
５２Ｅ：第２ゲート配線　　　　５２Ｆ：電位配線
５２Ｇ：制御配線　　　　５３：連絡配線
６０：ＩＣ　　　　６１：電極
７０：端子　　　　７０Ａ：第１電力端子
７０Ｂ：第２電力端子　　　　７０Ｃ：第３電力端子
７０Ｄ：制御端子　　　　Ｇ：隙間
ｚ：第１方向　　　　ｘ：第２方向　　　　ｙ：第３方向

Claims (18)

  1. 　第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、
    　前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有するとともに、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置する第２半導体素子と、
    　前記第１ドレイン電極および前記第２ドレイン電極に導電接合された第１導通部材と、
    　前記第１ソース電極および前記第２ソース電極に導電接合された第２導通部材と、を備え、
    　前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第１半導体素子と前記第２半導体素子との隙間と交差している、半導体装置。
  2. 　前記第２ドレイン電極は、前記第２方向において前記第１ドレイン電極の隣に位置し、
    　前記第２ソース電極は、前記第２方向において前記第１ソース電極の隣に位置する、請求項１に記載の半導体装置。
  3. 　前記第１導通部材は、第１基部と、前記第１基部につながる第１接合部と、を有し、
    　前記第１基部は、前記第２方向において前記第２半導体素子を基準として前記第１半導体素子とは反対側に位置しており、
    　前記第１方向に視て、前記第１接合部は、前記第２方向に延びており、
    　前記第１ドレイン電極および前記第２ドレイン電極は、前記第１接合部に導電接合されている、請求項２に記載の半導体装置。
  4. 　前記第２導通部材は、第２基部と、前記第２基部につながる第２接合部と、を有し、
    　前記第２基部は、前記第２方向において前記第１半導体素子および前記第２半導体素子を基準として前記第１基部とは反対側に位置しており、
    　前記第１方向に視て、前記第２接合部は、前記第２方向に延びており、
    　前記第１ソース電極および前記第２ソース電極は、前記第２接合部に導電接合されている、請求項３に記載の半導体装置。
  5. 　前記第１ソース電極は、前記第１方向および前記第２方向に対して直交する第３方向において前記第１ドレイン電極の隣に位置しており、
    　前記第２ソース電極は、前記第３方向において前記第２ドレイン電極の隣に位置する、請求項４に記載の半導体装置。
  6. 　前記第１導通部材および前記第２導通部材の各々は、ワイヤを含み、
    　前記第１方向に視て、前記第１導通部材および前記第２導通部材の各々は、前記第２方向に延びている、請求項２に記載の半導体装置。
  7. 　前記第１半導体素子は、前記第１方向において前記第１ドレイン電極および前記第１ソース電極と同じ側に位置する第１ゲート電極を有し、
    　前記第２半導体素子は、前記第１方向において前記第２ドレイン電極および前記第２ソース電極と同じ側に位置する第２ゲート電極を有し、
    　前記第１ゲート電極および前記第２ゲート電極に導電接合された第３導通部材をさらに備え、
    　前記第１方向に視て、前記第３導通部材は、前記隙間と交差している、請求項５に記載の半導体装置。
  8. 　前記第２ゲート電極は、前記第２方向において前記第１ゲート電極の隣に位置しており、
    　前記第１方向に視て、前記第３導通部材は、前記第２方向に延びている、請求項７に記載の半導体装置。
  9. 　前記第１方向に視て、前記第３導通部材は、前記第１ドレイン電極および前記第２ドレイン電極から離れている、請求項８に記載の半導体装置。
  10. 　前記第１方向に視て、前記第３導通部材は、前記第１導通部材および前記第２導通部材から離れている、請求項９に記載の半導体装置。
  11. 　前記第２方向において互いに離れた第１リードおよび第２リードをさらに備え、
    　前記第１基部は、前記第１リードに導電接合されており、
    　前記第２基部は、前記第２リードに導電接合されている、請求項７ないし１０のいずれかに記載の半導体装置。
  12. 　前記第２方向において前記第１リードと前記第２リードとの間に位置するダイパッドをさらに備え、
    　前記第１半導体素子および前記第２半導体素子は、前記ダイパッドに接合されている、請求項１１に記載の半導体装置。
  13. 　前記第３方向において前記第２リードの隣に位置する第３リードをさらに備え、
    　前記第３導通部材は、前記第３リードに導電接合されている、請求項１２に記載の半導体装置。
  14. 　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂をさらに備え、
    　前記封止樹脂は、前記第１方向において前記ダイパッドを基準として前記第１半導体素子および前記第２半導体素子が位置する側とは反対側を向く底面を有し、
    　前記第１リード、前記第２リード、前記第３リードおよび前記ダイパッドの各々は、前記底面から露出している、請求項１３に記載の半導体装置。
  15. 　前記封止樹脂は、前記第２方向において互いに反対側を向く第１側面および第２側面を有し、
    　前記第１リード、前記第２リードおよび前記第３リードの各々は、前記第１側面および前記第２側面のいずれかから露出している、請求項１４に記載の半導体装置。
  16. 　第１方向の一方側に位置する第１ドレイン電極および第１ソース電極を有する第１半導体素子と、
    　前記第１方向の前記一方側に位置する第２ドレイン電極および第２ソース電極を有する第２半導体素子と、
    　前記第１方向の前記一方側に位置する第３ドレイン電極および第３ソース電極を有する第３半導体素子と、
    　前記第１ドレイン電極が導電接合された第１配線と、
    　前記第２ソース電極および前記第３ソース電極が導電接合された第２配線と、
    　前記第１ソース電極、前記第２ドレイン電極および前記第３ドレイン電極が導電接合された第３配線と、を備え、
    　前記第２半導体素子は、前記第１方向に対して直交する第２方向において前記第１半導体素子の隣に位置しており、
    　前記第３半導体素子は、前記第１方向および前記第２方向に対して直交する第３方向において前記第２半導体素子の隣に位置する、半導体装置。
  17. 　前記第１半導体素子の前記第３方向の寸法は、前記第１半導体素子の前記第２方向の寸法よりも大きく、
    　前記第２半導体素子の前記第３方向の寸法は、前記第２半導体素子の前記第２方向の寸法よりも大きい、請求項１６に記載の半導体装置。
  18. 　前記第３半導体素子の前記第３方向の寸法は、前記第３半導体素子の前記第２方向の寸法よりも大きい、請求項１７に記載の半導体装置。
PCT/JP2023/029164 2022-09-09 2023-08-09 半導体装置 WO2024053333A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-143827 2022-09-09
JP2022143827 2022-09-09

Publications (1)

Publication Number Publication Date
WO2024053333A1 true WO2024053333A1 (ja) 2024-03-14

Family

ID=90191030

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/029164 WO2024053333A1 (ja) 2022-09-09 2023-08-09 半導体装置

Country Status (1)

Country Link
WO (1) WO2024053333A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2018082011A (ja) * 2016-11-15 2018-05-24 ローム株式会社 半導体デバイス
JP2020072106A (ja) * 2018-10-29 2020-05-07 ローム株式会社 半導体装置
JP2020115524A (ja) * 2019-01-18 2020-07-30 ローム株式会社 半導体装置
JP2020188085A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置
JP2021190505A (ja) * 2020-05-27 2021-12-13 ローム株式会社 半導体装置
WO2022080114A1 (ja) * 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2018082011A (ja) * 2016-11-15 2018-05-24 ローム株式会社 半導体デバイス
JP2020072106A (ja) * 2018-10-29 2020-05-07 ローム株式会社 半導体装置
JP2020115524A (ja) * 2019-01-18 2020-07-30 ローム株式会社 半導体装置
JP2020188085A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置
JP2021190505A (ja) * 2020-05-27 2021-12-13 ローム株式会社 半導体装置
WO2022080114A1 (ja) * 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US8629467B2 (en) Semiconductor device
US7227198B2 (en) Half-bridge package
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US20230163078A1 (en) Semiconductor device
JP2023010801A (ja) 半導体装置
CN112768414A (zh) 半导体装置
WO2024053333A1 (ja) 半導体装置
WO2021215472A1 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
WO2024070615A1 (ja) 半導体装置
WO2024043008A1 (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2023162700A1 (ja) 半導体装置
WO2023079825A1 (ja) 半導体装置
WO2021200138A1 (ja) 半導体装置
WO2024018795A1 (ja) 半導体装置
JP2002359392A (ja) 半導体リレー
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2022259809A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device
WO2022153806A1 (ja) 半導体装置
US20240222232A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23862874

Country of ref document: EP

Kind code of ref document: A1