CN112768414A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112768414A
CN112768414A CN202011126718.7A CN202011126718A CN112768414A CN 112768414 A CN112768414 A CN 112768414A CN 202011126718 A CN202011126718 A CN 202011126718A CN 112768414 A CN112768414 A CN 112768414A
Authority
CN
China
Prior art keywords
bonding material
semiconductor chip
semiconductor
bonding
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011126718.7A
Other languages
English (en)
Inventor
长谷川和功
谷藤雄一
中村弘幸
佐藤幸弘
下山浩哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN112768414A publication Critical patent/CN112768414A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/84498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84499—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/84498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84598—Fillers
    • H01L2224/84599—Base material
    • H01L2224/846—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的各实施例涉及半导体装置。一种半导体装置包括：半导体芯片，该半导体芯片包括用于进行开关的场效应晶体管；裸片焊盘，半导体芯片经由第一键合材料被安装在该裸片焊盘上；引线，该引线通过金属板电连接到用于半导体芯片的源极的焊盘；引线耦合部，与引线一体地形成；以及用于密封它们的密封部。用于半导体芯片的漏极的背表面电极与裸片焊盘经由第一键合材料键合，金属板与用于半导体芯片的源极的焊盘经由第二键合材料键合，并且金属板与所引线耦合部经由第三键合材料键合。第一键合材料、第二键合材料和第三键合材料具有导电性，并且第一键合材料和第二键合材料中的每一项的弹性模量低于第三键合材料的弹性模量。

Description

半导体装置
相关申请的交叉引用
于2019年10月21日提交的日本专利申请第2019-192015号的、包括说明书、附图和摘要的公开内容以引用的方式全部并入本文。
技术领域
本发明涉及一种半导体装置，并且可以被适当地用于例如其中密封有包括用于进行开关的场效应晶体管的半导体芯片的半导体装置。
背景技术
被广泛用作电源电路的示例的逆变器电路具有如下配置：用于高侧开关的功率MOSFET和用于低侧开关的功率MOSFET被串联连接在提供有电源电压的端子与提供有接地电压的端子之间。通过由控制电路来控制用于高侧开关的功率MOSFET的栅极电压和用于低侧开关的功率MOSFET的栅极电压，可以通过逆变器电路来转换电源电压。
专利文献1公开了一种涉及半导体装置的技术，在该半导体装置中密封有：包括用于高侧开关的功率MOSFET的半导体芯片、包括用于低侧开关的功率MOSFET的半导体芯片、以及用于控制它们的半导体芯片。
下面列出了所公开的技术
[专利文献1]日本未经审查的专利申请公开第2018-121035号
发明内容
期望提高密封有包括用于进行开关的场效应晶体管的半导体芯片的半导体装置的可靠性。
其他目的和新特征将通过对本说明书和附图的描述变得明显。
根据实施例，半导体装置包括：第一半导体芯片，该第一半导体芯片包括用于进行开关的第一场效应晶体管；第一芯片安装部，第一半导体芯片经由第一键合材料被安装在该第一芯片安装部上；第一引线，该第一引线通过第一金属板电连接到用于第一半导体芯片的源极的第一焊盘；第一金属部，该第一金属部与第一引线一体地形成；以及用于密封它们的密封体。用于第一半导体芯片的漏极的第一背表面电极与第一芯片安装部经由第一键合材料键合，第一金属板与用于第一半导体芯片的源极的第一焊盘经由第二键合材料键合，并且第一金属板与第一金属部经由第三键合材料键合。第一键合材料、第二键合材料和第三键合材料具有导电性。第一键合材料和第二键合材料中的每一项的弹性模量低于第三键合材料的弹性模量。
根据实施例，可以提高半导体装置的可靠性。
附图说明
图1是示出了使用根据实施例的半导体装置的逆变器电路的电路图；
图2是根据实施例的半导体装置的俯视图；
图3是根据实施例的半导体装置的仰视图；
图4是根据实施例的半导体装置的平面透视图；
图5是根据实施例的半导体装置的平面透视图；
图6是根据实施例的半导体装置的平面透视图；
图7是根据实施例的半导体装置的横截面图；
图8是根据实施例的半导体装置的横截面图；
图9是根据实施例的半导体装置的横截面图；
图10是根据实施例的半导体装置的横截面图；
图11是在制造过程中的根据实施例的半导体装置的平面图；
图12是在从图11继续的制造过程中的半导体装置的平面图；
图13是在与图12相同的制造过程中的半导体装置的横截面图；
图14是在与图12相同的制造过程中的半导体装置的横截面图；
图15是在与图12相同的制造过程中的半导体装置的横截面图；
图16是在从图12继续的制造过程中的半导体装置的平面图；
图17是在与图16相同的相同制造过程中的半导体装置的横截面图；
图18是在与图16相同的制造过程中的半导体装置的横截面图；
图19是在与图16相同的制造过程中的半导体装置的横截面图；
图20是在从图16继续的制造过程中的半导体装置的平面图；
图21是在从图20继续的制造过程中的半导体装置的横截面图；
图22是在与图21相同的制造过程中的半导体装置的横截面图；
图23是在从图21继续的制造过程中的半导体装置的横截面图；
图24是在与图23相同的制造过程中的半导体装置的横截面图；
图25是在从图23继续的制造过程中的半导体装置的横截面图；
图26是在与图25相同的制造过程中的半导体装置的横截面图；
图27是示出了根据实施例的半导体装置的安装示例的横截面图；
图28是示出了根据实施例的半导体装置的安装示例的横截面图；
图29是示出了根据实施例的半导体装置的安装示例的横截面图；
图30是示出了根据实施例的半导体装置的安装示例的横截面图；
图31是总结了低弹性键合材料和高弹性键合材料的特点以用于比较的表格；并且
图32是总结了本实施例和另一实施例中的每个实施例中的键合材料的表格。
具体实施方式
在下述实施例中，为了方便起见，在有需要时，将在多个章节或实施例中描述本发明。然而，除非另有说明，否则这些章节或实施例并不是彼此无关的，并且其中一个章节或实施例作为另一个章节或实施例的修改、细节或补充解释而与另一个章节或实施例的整体或一部分相关。同样，在下述实施例中，除非另有说明或者除了在原则上数量显然限于具体数量的情况，否则当提到元件的数量(包括件数、值、量、范围等)时，元件的数量不限于具体数量，并且大于或小于该具体数量的数量也可适用。此外，在下述实施例中，不言而喻的是，除非另有说明或者除了在原则上部件显然不可或缺的情况，否则部件(包括元件步骤)并非始终是不可或缺的。相似地，在下述实施例中，当提到部件的形状、部件的位置关系等时，除非另有说明或者除了可以想象在原则上它们是显然被排除的情况，否则包括大体上近似和相似的形状。这同样适用于下述数值和范围。
在下文中，将参照附图详细描述本发明的实施例。注意，在所有用于描述实施例的附图中，具有相同功能的部件用相同的附图标记表示，并且将省略对这些部件的重复描述。另外，除非以下实施例特别要求，否则原则上不会重复对相同和相似部分的描述。
同样，在以下实施例中使用的一些附图中，在横截面图中甚至省略了阴影线，以使附图易于观察。另外，在平面图中甚至使用了阴影线，以使附图易于观察。
进一步，在本申请中，将场效应晶体管描述为MOSFET(金属氧化物半导体场效应晶体管)或简称为MOS，但这并不意味着将非氧化物膜排除为栅极绝缘膜。即，当在本申请中提及MOSFET时，MOSFET不仅包括使用氧化膜(氧化硅膜)作为栅极绝缘膜的MISFET(金属绝缘体半导体场效应晶体管)，还包括使用除了氧化膜(氧化硅膜)以外的绝缘膜作为栅极绝缘膜的MISFET。
(第一实施例)
<电路配置>
图1是示出了根据本实施例的使用半导体装置(半导体封装)PKG的电子装置的示例的电路图，并且这里示出了在通过使用半导体装置PKG配置逆变器电路INV的情况下的电路图。在图1中，在半导体芯片CPH中形成有由CPH表示的虚线包围的部分，在半导体芯片CPL中形成有由CPL表示的虚线包围的部分，在半导体芯片CPC中形成有由CPC表示的虚线包围的部分，并且在半导体装置PKG中形成有由PKG表示的单点划线包围的部分。
在图1所示的逆变器电路INV中使用的半导体装置PKG包括两个功率MOSFET 1和2、用于感测在功率MOSFET 1中流动的电流的感测MOSFET 3、用于感测在功率MOSFET 2中流动的电流的感测MOSFET 4、以及控制电路CLC。控制电路CLC形成在半导体芯片(控制半导体芯片)CPC中，功率MOSFET 1和感测MOSFET 3形成在半导体芯片(高侧半导体芯片，功率芯片)CPH中，并且功率MOSFET 2和感测MOSFET 4形成在半导体芯片(低侧半导体芯片，功率芯片)CPL中。然后，这三个半导体芯片CPC、CPH和CPL被密封为同一封装，从而形成半导体装置PKG。
控制电路CLC包括：控制功率MOSFET 1的栅极电位的高侧驱动器电路和控制功率MOSFET 2的栅极电位的低侧驱动器电路。控制电路CLC是如下的电路，该电路被配置为：通过根据从半导体装置PKG外部的控制电路CT提供给控制电路CLC的信号来控制功率MOSFET1和2的相应的栅极电位，来控制功率MOSFET 1和2的操作。
功率MOSFET 1的栅极连接到控制电路CLC的高侧驱动器电路，并且功率MOSFET 2的栅极连接到控制电路CLC的低侧驱动器电路。功率MOSFET 1的漏极D1连接到端子TE1，功率MOSFET 1的源极S1连接到端子TE2，功率MOSFET 2的漏极D2连接到端子TE3，并且功率MOSFET 2的源极S2连接到端子TE4。控制电路CLC连接到端子TE5，并且端子TE5连接到设置在半导体装置PKG外部的控制电路CT。端子TE1、TE2、TE3、TE4和TE5都是半导体装置PKG的外部连接端子，并且由下文描述的引线LD形成。端子TE1是被提供有电源电位(VIN)的端子，并且端子TE4是被提供有低于电源电位的基准电位(例如，接地电位(GND))的端子。端子TE2和端子TE3在半导体装置PKG的外部电连接。因此，功率MOSFET 1和功率MOSFET 2串联连接在用于提供电源电位的端子TE1与用于提供基准电位的端子TE4之间。
功率MOSFET 1的源极S1与功率MOSFET 2的漏极D2之间的连接点TE6设置在半导体装置PKG的外部(例如，在安装有半导体装置PKG的布线板上)，并且连接电TE6连接到负载(在这种情况下，电机MOT的线圈CL)。使用半导体装置PKG提供给逆变器电路INV的DC功率被逆变器电路INV转换成AC功率，并且然后被提供给负载(在这种情况下，电动机MOT的线圈CL)。
功率MOSFET 1对应于用于高侧开关(高电位侧开关)的场效应晶体管，并且功率MOSFET 2对应于用于低侧开关(低电位侧开关)的场效应晶体管。功率MOSFET 1和2中的每个功率MOSFET都可以看作是用于进行开关的功率晶体管。
通过感测MOSFET 3感测在功率MOSFET 1中流动的电流，并且根据在感测MOSFET 3中流动的电流来控制功率MOSFET 1。同样地，通过感测MOSFET 4感测在功率MOSFET 2中流动的电流，并且根据在感测MOSFET 4中流动的电流来控制功率MOSFET 2。
感测MOSFET 3的漏极D3电连接到功率MOSFET 1的漏极D1，并且感测MOSFET 3的栅极电连接到功率MOSFET 1的栅极。感测MOSFET 3的源极S3连接到控制电路CLC。感测MOSFET4的漏极D4电连接到功率MOSFET 2的漏极D2，并且感测MOSFET 4的栅极电连接到功率MOSFET 2的栅极。感测MOSFET 4的源极S4连接到控制电路CLC。
<半导体装置的结构>
图2是根据本实施例的半导体装置PKG的俯视图，图3是半导体装置PKG的仰视图(背面图)，图4至图6是半导体装置PKG的平面透视图，并且图7至图10是半导体装置PKG的横截面图。图4示出了通过密封部MR从下表面侧观察半导体装置PKG的平面透视图。同样，图5示出了半导体装置PKG的下表面侧上的平面透视图，其中通过(同时省略)图4中的另外的导线BW和金属板MP1和MP2观察半导体装置PKG。另外，图6示出了半导体装置PKG的下表面侧上的平面透视图，其中通过(同时省略)图5中的半导体芯片CPC、CPH和CPL观察半导体装置PKG。在图3至图6中，半导体装置PKG具有相同的定向。此外，在图4至图6中，用虚线表示密封部MR的外周缘的位置。半导体装置PKG在图2至图4中的线A1-A1的位置处的横截面几乎对应于图7，半导体装置PKG在图2至图4中的线A2-A2的位置处的横截面几乎对应于图8，半导体装置PKG在图2至图4中的线A3-A3的位置处的横截面几乎对应于图9，并且半导体装置PKG在图2至图4中的线A4-A4的位置处的横截面几乎对应于图10。注意，在每个平面图中示出的附图标记X表示第一方向(在下文中称为X方向)，并且附图标记Y表示与第一方向X正交的第二方向(在下文中称为Y方向)。即，X方向和Y方向是彼此正交的方向。
图2至图10所示的根据本实施例的半导体装置(半导体封装)PKG是树脂密封的半导体封装类型的半导体装置，并且在这种情况下，是SOP(小型封装)类型的半导体装置。下面将参照图2至图10描述半导体装置PKG的配置。
图2至图10所示的根据本实施例的半导体装置PKG包括：裸片焊盘(芯片安装部)DPC、DPH和DPL；安装在裸片焊盘DPC、DPH和DPL的主表面上的半导体芯片CPC、CPH和CPL；金属板MP1和MP2；多个导线(键合线)BW；多个引线LD；以及密封它们的密封部(密封体)MR。
作为树脂密封部(树脂密封体)的密封部MR由诸如热固性树脂材料之类的树脂材料制成并且可以包含填料等。例如，密封部MR可以通过使用包含填料的环氧树脂来形成。除了环氧基树脂之外，例如，出于减小应力的目的，可以将添加有酚基固化剂、硅橡胶、填料等的联苯基热固性树脂用作密封部MR的材料。
密封部MR具有主表面(上表面)MRa、位于与主表面MRa相对的一侧的背表面(下表面，底表面)MRb、以及与主表面MRa和背表面MRb相交的侧表面MRc1、MRc2、MRc3和MRc4。即，密封部MR的外观是被主表面MRa、背表面MRb以及侧表面MRc1、MRc2、MRc3和MRc4围起来的薄板形状。在密封部MR的侧表面MRc1、MRc2、MRc3和MRc4中，侧表面MRc1和侧表面MRc3位于彼此相对的侧面上，侧表面MRc2和侧表面MRc4位于彼此相对的侧面上，侧表面MRc1与侧表面MRc2、侧表面MRc4彼此相交，并且侧表面MRc3与侧表面MRc2、侧表面MRc4彼此相交。侧表面MRc1和MRc3大致平行于X方向，并且侧表面MRc2和MRc4大致平行于Y方向。同样，主表面MRa和背表面MRb中的每个表面是与X方向和Y方向均平行的表面。
密封部MR的平面形状例如是矩形(长方形)，即，密封部MR的主表面MRa和背表面MRb的平面形状例如是矩形(长方形)。注意，构成密封部MR的平面形状的矩形是具有与X方向平行的边和与Y方向平行的边的矩形，并且密封部MR在X方向上的尺寸大于在Y方向上的尺寸。
多个引线LD中的每个引线具有密封在密封部MR中的部分和从密封部MR的侧表面向外突出的另一部分。在下文中，将引线LD的位于密封部MR内的部分称为内引线部，并且将引线LD的位于密封部MR外的部分称为外引线部。可以在引线LD的外引线部上形成诸如焊料镀层之类的镀层(未示出)。因此，将半导体装置PKG安装在布线板等上(焊料安装)变得容易。
注意，根据本实施例的半导体装置PKG具有每个引线LD的一部分(外引线部)从密封部MR的侧表面突出的结构，该结构将在下面描述。然而，半导体装置PKG的结构不限于此。例如，还可以采用如下配置：在该配置中，每个引线LD几乎不从密封部MR的侧表面突出，并且每个引线LD的一部分暴露在密封部MR的背表面MRb上(SON(小外形无引脚包装)配置)。
多个引线LD包括布置在靠近密封部MR的侧表面MRc1的一侧的引线LD和布置在靠近密封部MR的侧表面MRc3的一侧的引线LD。在图2至图10所示的情况下，引线LD未被布置在靠近密封部MR的侧表面MRc2的一侧和靠近密封部MR的侧表面MRc4的一侧。在平面图中，布置在靠近密封部MR的侧表面MRc1的一侧的多个引线LD在Y方向上延伸，并且在X方向上以预定间隔排列。同样，在平面图中，布置在靠近密封部MR的侧表面MRc3的一侧的多个引线LD在Y方向上延伸，并且在X方向上以预定间隔排列。每个引线LD的外引线部被弯曲，使得外引线部的端部附近的下表面位于与密封部MR的背表面MRb基本相同的平面上。引线LD的外引线部用作半导体装置PKG的外部连接端子(外部端子)。注意，半导体装置PKG的多个引线LD包括下文描述的引线LD1、LD2、LD3、LD4、LD5a、LD5b、LD6、LD7和LD8。
裸片焊盘DPC是用于安装半导体芯片CPC的芯片安装部，裸片焊盘DPH是用于安装半导体芯片CPH的芯片安装部，并且裸片焊盘DPL是用于安装半导体芯片CPL的芯片安装部。裸片焊盘DPC、DPH和DPL中的每个裸片焊盘的平面形状例如是矩形，该矩形具有与X方向平行的边和与Y方向平行的边。在图2至图10的情况下，由于半导体芯片CPC、CPH和CPL中的每个半导体芯片在Y方向上的尺寸大于在X方向上的尺寸，因此裸片焊盘DPC、DPH和DPL中的每个裸片焊盘在Y方向上的尺寸大于在X方向上的尺寸。
裸片焊盘DPH、裸片焊盘DPC和裸片焊盘DPL在X方向上按此顺序布置。因此，裸片焊盘DPC布置在裸片焊盘DPH与裸片焊盘DPL之间。裸片焊盘DPH和裸片焊盘DPC在X方向上彼此相邻，但彼此不接触，并且以预定间隔分隔开，并且密封部MR的一部分介于裸片焊盘DPH与裸片焊盘DPC之间。同样，裸片焊盘DPC和裸片焊盘DPL在X方向上彼此相邻，但彼此不接触，并且以预定间隔分隔开，并且密封部MR的另一部分介于裸片焊盘DPC与裸片焊盘DPL之间。
裸片焊盘DPC、DPH和DPL以及多个引线LD由导电材料(金属材料)制成，并且优选地由铜(Cu)或铜合金制成。此外，裸片焊盘DPC、DPH和DPL、多个引线LD以及引线耦合部LB1、LB2、LB3和LB4优选地由相同的材料(相同的金属材料)形成，由此可以容易地制造裸片焊盘DPC、DPH和DPL与多个引线LD耦合的引线框架，并且使用引线框架来制造半导体装置PKG变得容易。
裸片焊盘DPC具有安装有半导体芯片CPC的主表面DPCa以及位于与主表面DPCa相对的一侧的背表面DPCb。同样，裸片焊盘DPH具有安装有半导体芯片CPH的主表面DPHa以及位于与主表面DPHa相对的一侧的背表面DPHb。此外，裸片焊盘DPL具有安装有半导体芯片CPL的主表面DPLa以及位于与主表面DPLa相对的一侧的背表面DPLb。
裸片焊盘DPC、DPH和DPL中的每个裸片焊盘的至少一部分由密封部MR密封，并且裸片焊盘DPC的背表面DPCb、裸片焊盘DPH的背表面DPHb和裸片焊盘DPL的背表面DPLb在本实施例中从密封部MR的主表面MRa露出。因此，在半导体芯片CPC、CPH和CPL的操作期间生成的热量可以通过裸片焊盘DPC、DPH和DPL主要从半导体芯片CPC、CPH和CPL的背表面消散到半导体装置PKG的外部。
另外，在裸片焊盘DPC、DPH和DPL、引线LD以及引线耦合部LB2和LB4中，可以在安装有半导体芯片CPC、CPH和CPL的区域、连接有导线BW的区域以及连接有金属板MP1和MP2的区域中形成由银(Ag)等制成的镀层(未示出)。因此，可以将半导体芯片CPC、CPH和CPL、金属板MP1和MP2以及导线BW较准确地连接到裸片焊盘DPC、DPH和DPL、引线LD以及引线耦合部LB2和LB4。
半导体芯片CPH安装在裸片焊盘DPH的主表面DPHa上，并且背表面指向裸片焊盘DPH。半导体芯片CPH经由导电键合材料(粘合层)BD1安装在裸片焊盘DPH的主表面DPHa上。在半导体芯片CPH的背表面(整个背表面)上形成背表面电极(电极，漏极电极，背表面漏极电极)BEH，并且背表面电极BEH经由导电键合材料BD1键合并且电连接到裸片焊盘DPH。
同样，半导体芯片CPL安装在裸片焊盘DPL的主表面DPLa上，并且背表面指向裸片焊盘DPL。半导体芯片CPL经由导电键合材料(粘合层)BD2安装在裸片焊盘DPL的主表面DPLa上。在半导体芯片CPL的背表面(整个背表面)上形成背表面电极(电极，漏极电极，背表面漏极电极)BEL，并且背表面电极BEL经由导电键合材料BD2键合并且电连接到裸片焊盘DPL。
另外，半导体芯片CPC安装在裸片焊盘DPC的主表面DPCa上，并且背表面指向裸片焊盘DPC。半导体芯片CPC经由键合材料(粘合层)BD3安装在裸片焊盘DPC的主表面DPCa上，但是键合材料BD3可以是导电的或绝缘的。
半导体芯片CPC、CPH和CPL中的每个半导体芯片的平面形状例如是矩形，更具体地，是具有与X方向平行的边和与Y方向平行的边的矩形。裸片焊盘DPH的平面尺寸(平面面积)大于半导体芯片CPH的平面尺寸，裸片焊盘DPL的平面尺寸大于半导体芯片CPL的平面尺寸，并且裸片焊盘DPC的平面尺寸大于半导体芯片CPC的平面尺寸。因此，在平面图中，半导体芯片CPH被包括在裸片焊盘DPH的主表面DPHa中，半导体芯片CPL被包括在裸片焊盘DPL的主表面DPLa中，并且半导体芯片CPC被包括在裸片焊盘DPC的主表面DPCa中。半导体芯片CPC、CPH和CPL被密封在密封部MR中，并且没有从密封部MR露出。
半导体芯片CPH的背表面电极BEH用作功率MOSFET 1的漏极电极和感测MOSFET 3的漏极电极。因此，半导体芯片CPH的背表面电极BEH电连接到形成在半导体芯片CPH中的功率MOSFET 1的漏极(D1)和感测MOSFET 3的漏极(D3)。同样，半导体芯片CPL的背表面电极BEL用作功率MOSFET 2的漏极电极和感测MOSFET 4的漏极电极。因此，半导体芯片CPL的背表面电极BEL电连接到形成在半导体芯片CPL中的功率MOSFET 2的漏极(D2)和感测MOSFET4的漏极(D4)。
键合材料BD1和BD2优选地由诸如银浆(银浆键合材料)之类的浆状导电键合材料(paste conductive bonding material)制成。在半导体装置PKG中，构成键合材料BD1和BD2中的每一项的浆状导电键合材料已经处于固化状态。
在半导体芯片CPH的正表面(在与形成有背表面电极BEH的一侧相对的一侧上的主表面)上布置有：用于栅极的键合焊盘PDHG、用于源极的键合焊盘PDHS1和PDHS2、用于温度检测二极管的阳极的键合焊盘PDHA、以及用于温度检测二极管的阴极的键合焊盘PDHC。同样，在半导体芯片CPL的正表面(在与形成有背表面电极BEH的一侧相对的一侧上的主表面)上布置有：用于栅极的键合焊盘PDLG、用于源极的键合焊盘PDLS1和PDLS2、用于温度检测二极管的阳极的键合焊盘PDLA、以及用于温度检测二极管的阴极的键合焊盘PDLC。另外，在半导体芯片CPC的正表面(在与背表面侧相对的一侧上的主表面)上，布置有多个键合焊盘PDC。在下文中，“键合焊盘”、“键合焊盘电极”、“焊盘电极”或“电极”简称为“焊盘”。
半导体芯片CPC的焊盘PDC通过半导体芯片CPC的内部布线电连接到形成在半导体芯片CPC中的控制电路CLC。
用于半导体芯片CPH的栅极的焊盘PDHG电连接到形成在半导体芯片CPH中的功率MOSFET 1的栅极电极和感测MOSFET 3的栅极电极。同样，用于半导体芯片CPH的源极的焊盘PDHS1电连接到形成在半导体芯片CPH中的功率MOSFET 1的源极(S1)，并且用于半导体芯片CPH的源极的焊盘PDHS2电连接到形成在半导体芯片CPH中的感测MOSFET 3的源极(S3)。在半导体芯片CPH中，用于源极的焊盘PDHS1的平面尺寸(面积)大于其他焊盘PDHG、PDHS2、PDHA和PDHC中的每个焊盘的平面尺寸(面积)。
此外，用于半导体芯片CPL的栅极的焊盘PDLG电连接到形成在半导体芯片CPL中的功率MOSFET 2的栅极电极和感测MOSFET4的栅极电极。同样，用于半导体芯片CPL的源极的焊盘PDLS1电连接到形成在半导体芯片CPL中的功率MOSFET 2的源极(S2)，并且用于半导体芯片CPL的源极的焊盘PDLS2电连接到形成在半导体芯片CPL中的感测MOSFET 4的源极(S4)。在半导体芯片CPL中，用于源极的焊盘PDLS1的平面尺寸(面积)大于其他焊盘PDLG、PDLS2、PDLA和PDLC中的每个焊盘的平面尺寸(面积)。
注意，构成功率MOSFET 1的多个单位晶体管单元形成在构成半导体芯片CPH的半导体基板上，并且功率MOSFET 1通过并联连接多个单位晶体管单元而形成。同样，构成功率MOSFET 2的多个单位晶体管单元形成在构成半导体芯片CPL的半导体基板上，并且功率MOSFET 2通过并联连接多个单位晶体管单元而形成。每个单位晶体管单元由例如沟槽栅极MISFET制成。在半导体芯片CPH和CPL中的每个半导体芯片中，功率MOSFET(1、2)的源-漏电流在构成半导体芯片的半导体基板的厚度方向上流动。
在半导体芯片CPH中不仅形成功率MOSFET 1和感测MOSFET3，还形成温度检测二极管，并且焊盘PDHA电连接到温度检测二极管的阳极而焊盘PDHC电连接到温度检测二极管的阴极。此外，在半导体芯片CPL中不仅形成功率MOSFET 2和感测MOSFET 4，还形成温度检测二极管，并且焊盘PDLA电连接到温度检测二极管的阳极而焊盘PDLC电连接到温度检测二极管的阴极。注意，在图1的电路图中省略了温度检测二极管的图示。
在半导体芯片CPH的正表面上，沿着面向半导体芯片CPC的一侧布置除了用于源极的焊盘PDHS1之外的焊盘(在这种情况下，焊盘PDHG、PDHS2、PDHA和PDHC)。然后，除了用于半导体芯片CPH的源极的焊盘PDHS1之外的焊盘PDHG、PDHS2、PDHA和PDHC通过导线BW分别电连接到半导体芯片CPC的焊盘PDC。即，导线BW的一端连接到焊盘PDHG、PDHS2、PDHA和PDHC，而导线BW的另一端连接到半导体芯片CPC的焊盘PDC。
同样，在半导体芯片CPL的正表面上，沿着面向半导体芯片CPC的一侧布置除了用于源极的焊盘PDLS1之外的焊盘(在这种情况下，焊盘PDLG、PDLS2、PDLA和PDLC)。然后，除了用于半导体芯片CPH的源极的焊盘PDHS1之外的焊盘PDLG、PDLS2、PDLA和PDLC通过导线BW分别电连接到半导体芯片CPC的焊盘PDC。即，导线BW的一端连接到焊盘PDLG、PDLS2、PDLA和PDLC，而导线BW的另一端连接到半导体芯片CPC的焊盘PDC。
导线(键合线)BW是导电连接构件，并且更具体地是导电线。由于导线BW由金属制成，因此也可以被认为是金属导线(金属细线)。金(Au)线、铜(Cu)线、铝(Al)线等可以适当地用作导线BW。导线BW被密封在密封部MR中，并且没有从密封部MR露出。每个引线LD的与导线BW连接的部分是位于密封部MR内的内引线部。
用于半导体芯片CPH的源极的焊盘PDHS1通过金属板MP1电连接到引线耦合部(引线布线部，金属部)LB2。即，金属板MP1经由导电键合材料(粘合层)BD4键合至用于半导体芯片CPH的源极的焊盘PDHS1，并且金属板MP1经由导电键合材料(粘合层)BD5键合至引线耦合部LB2。引线耦合部LB2也可以看作是用于经由键合材料BD5键合金属板MP1的金属部。
用于半导体芯片CPL的源极的焊盘PDLS1通过金属板MP2电连接到引线耦合部(引线布线部，金属部)LB4。即，金属板MP2经由导电键合材料(粘合层)BD6键合至用于半导体芯片CPL的源极的焊盘PDLS1，并且金属板MP2经由导电键合材料(粘合层)BD7键合至引线耦合部LB4。引线耦合部LB4也可以看作是用于经由键合材料BD7键合金属板MP2的金属部。
由于使用金属板MP1代替用于将用于半导体芯片CPH的源极的焊盘PDHS1与引线LD2电连接的导线，因此可以减小功率MOSFET1的导通电阻。同样，由于使用金属板MP2代替用于将用于半导体芯片CPL的源极的焊盘PDLS1与引线LD4电连接的导线，因此可以减小功率MOSFET 2的导通电阻。因此，可以减小封装电阻，并且可以减小导电损耗。
键合材料BD4、BD5、BD6和BD7优选地由诸如银浆(银浆键合材料)之类的浆状导电键合材料制成。在半导体装置PKG中，构成键合材料BD4、BD5、BD6和BD7中的每一项的浆状导电键合材料已经处于固化状态。
金属板MP1和MP2是由导电材料制成的导体板，并且优选地由与裸片焊盘DPH、DPL和DPC、引线LD以及引线耦合部LB1、LB2、LB3和LB4相同的材料(相同的金属材料)形成。因此，金属板MP1和MP2优选地由铜(Cu)或铜(Cu)合金制成。金属板MP1和MP2中的每个金属板在X方向和Y方向上的尺寸(宽度)大于导线BW的直径。
半导体芯片CPH和CPL中生成的热量通过金属板MP1和MP2从半导体芯片CPH和CPL的正表面消散，以及通过裸片焊盘DPH和DPL从半导体芯片CPH和CPL的背表面消散，因此，可以改善半导体芯片CPH和CPL的散热。
在半导体芯片CPC的多个焊盘PDC中，未与半导体芯片CPH的焊盘和半导体芯片CPL的焊盘连接的焊盘PDC电连接到半导体装置PKG的多个引线LD中的引线LD5a和LD5b。即，导线BW的一端连接到半导体芯片CPC的、未与半导体芯片CPH的焊盘和半导体芯片CPL的焊盘连接的焊盘PDC，并且导线BW的另一端连接到引线LD5a的内引线部或引线LD5b的内引线部。引线LD5a和LD5b中的每个引线都可以用作半导体装置PKG中的半导体芯片CPC与半导体装置PKG外部的控制电路CT之间的信号传输路径。
在多个引线LD5a和LD5b中，引线LD5a布置在靠近密封部MR的侧表面MRc1的一侧，并且引线LD5b布置在靠近密封部MR的侧表面MRc3的一侧。引线LD5a和LD5b中的每个引线均未经由导体连接到任何裸片焊盘DPC、DPH和DPL、引线LD1、LD2、LD3和LD4、以及引线耦合部LB1、LB2、LB3和LB4，并且是隔离的引线。
引线耦合部LB2在Y方向上与裸片焊盘DPH相邻，并且在密封部MR中沿着侧面MRc3在X方向上延伸，但与裸片焊盘DPH分隔开。同样，引线耦合部LB4在Y方向上与裸片焊盘DPL相邻，并且在密封部MR中沿着侧面MRc1在X方向上延伸，但与裸片焊盘DPL分隔开。引线耦合部LB2和LB4被密封在密封部MR中，并且没有从密封部MR露出。
半导体装置PKG的多个引线LD中的引线LD2共同地连接(耦合)到引线耦合部LB2。即，引线耦合部LB2与引线LD2一体地形成。多个引线LD2在X方向上彼此相邻，并且多个引线LD2的内引线部通过在密封部MR中在X方向上延伸的引线耦合部LB2耦合。多个引线LD2和引线耦合部LB2通过金属板MP1等电连接到半导体芯片CPH的焊盘PDHS1，从而电连接到形成在半导体芯片CPH中的功率MOSFET 1的源极(S1)，并且对应于上述端子TE2。
同样，半导体装置PKG的多个引线LD中的引线LD4共同地连接(耦合)到引线耦合部LB4。即，引线耦合部LB4与引线LD4一体地形成。多个引线LD4在X方向上彼此相邻，并且多个引线LD4的内引线部通过在密封部MR中在X方向上延伸的引线耦合部LB4耦合。多个引线LD4和引线耦合部LB4通过金属板MP2等电连接到半导体芯片CPL的焊盘PDLS1，从而电连接到形成在半导体芯片CPL中的功率MOSFET 2的源极(S2)，并且对应于上述端子TE4。
由于多个引线LD2共同地连接到引线耦合部LB2，因此与多个引线LD2被分开的情况相比，可以增大体积，从而可以减小布线电阻并且可以减小功率MOSFET 1的导电损耗。这也适用于多个引线LD4和引线耦合部LB4。
在半导体装置PKG的多个引线LD中，引线LD1与裸片焊盘DPH一体地形成。因此，多个引线LD1通过裸片焊盘DPH和导电键合材料BD1电连接到半导体芯片CPH的背表面电极BEH，并且对应于上述端子TE1。
同样，在半导体装置PKG的多个引线LD中，引线LD3与裸片焊盘DPL一体地形成。因此，多个引线LD3通过裸片焊盘DPL和导电键合材料BD2电连接到半导体芯片CPL的背表面电极BEL，并且对应于上述端子TE3。
当仅观察半导体装置PKG时，半导体装置PKG的多个引线LD2和多个引线LD4未电连接。然而，在使用半导体装置PKG形成逆变器电路INV的情况下，通过在布线板等上安装半导体装置PKG，经由布线板的布线等将半导体装置PKG的多个引线LD2和多个引线LD4电连接。
多个引线LD1布置在靠近密封部MR的侧表面MRc1的一侧，使得在Y方向上与裸片焊盘DPH相邻，并且多个引线LD3布置在靠近密封部MR的侧表面MRc3的一侧，使得在Y方向上与裸片焊盘DPL相邻。
多个引线LD1在X方向上彼此相邻，并且多个引线LD1的内引线部通过在密封部MR中在X方向上延伸的引线耦合部LB1耦合。引线耦合部LB1经由在Y方向上延伸的耦合部LB1a整体地连接到裸片焊盘DPH。
同样，多个引线LD3在X方向上彼此相邻，并且多个引线LD3的内引线部通过在密封部MR中在X方向上延伸的引线耦合部LB3耦合。引线耦合部LB3经由在Y方向上延伸的耦合部LB3a整体地连接到裸片焊盘DPL。
同样，多个引线LD8整体地耦合到裸片焊盘DPC。当制造半导体装置PKG时，这些引线LD8用于将裸片焊盘DPC支撑到引线框架的框架主体。另外，引线LD6整体地耦合到裸片焊盘DPH。当制造半导体装置PKG时，该引线LD6用于将裸片焊盘DPH支撑到引线框架的框架主体。此外，引线LD7整体地耦合到裸片焊盘DPL。当制造半导体装置PKG时，该引线LD7用于将裸片焊盘DPL支撑到引线框架的框架主体。
同样，在密封部MR的靠近侧表面MRc2的一侧布置有整体地耦合到裸片焊盘DPH的悬置引线(suspension lead)TL，并且在密封部MR的靠近侧表面MRc4的一侧布置有整体地耦合到裸片焊盘DPL的悬置引线TL。当制造半导体装置PKG时，这些悬置引线TL用于将裸片焊盘DPH和DPL支撑到引线框架的框架主体。悬置引线TL没有从密封部MR的侧表面露出。
在半导体装置PKG中，当功率MOSFET 1处于导通状态时，电流通过半导体芯片CPH(功率MOSFET 1)从用于功率MOSFET 1的漏极的引线LD1流向用于功率MOSFET 1的源极的引线LD2。同样，在半导体装置PKG中，当功率MOSFET 2处于导通状态时，电流通过半导体芯片CPL(功率MOSFET 2)从用于功率MOSFET 2的漏极的引线LD3流向用于功率MOSFET 2的源极的引线LD4。
<半导体装置的制造过程>
接下来将描述上述图2至图10所示的半导体装置PKG的制造过程(组装过程)。图11至图26是在根据本实施例的半导体装置PKG的制造过程中的平面图和横截面图。在图11至图26中，图11、图12、图16和图20是平面图，并且图13至图15、图17至图19、以及图21至图26是横截面图。注意，图13、图17、图21、图23和图25对应于在与图7对应的横截面位置处的横截面图，图14和图18对应于在与图8对应的横截面位置处的横截面图，并且图15、图19、图22、图24和图26对应于在与图9对应的横截面位置处的横截面图。
为了制造半导体装置PKG，首先，准备引线框架LF，并且准备半导体芯片CPC、CPH和CPL。引线框架LF和半导体芯片CPC、CPH和CPL的准备顺序不受特别限制，并且可以同时准备引线框架LF和半导体芯片CPC、CPH和CPL。
如图11所示，引线框架LF整体上包括框架主体(未示出)、裸片焊盘DPC、DPH和DPL、多个引线LD、引线耦合部LB1、LB2、LB3和LB4、以及悬置引线TL。各个引线LD的一端耦合到框架主体。裸片焊盘DPC通过引线LD8耦合到框架主体，裸片焊盘DPH通过引线LD1和LD6以及悬置引线TL耦合到框架主体，并且裸片焊盘DPL通过引线LD3和LD7以及悬置引线TL耦合到框架主体。引线框架LF优选地由主要由铜(Cu)制成的金属材料制成，并且具体地由铜(Cu)或铜(Cu)合金制成。图11示出了引线框架LF的从中制造一个半导体装置PKG的区域。
注意，在使引线框架LF的裸片焊盘DPC、DPH和DPL的主表面DPCa、DPHa和DPLa朝上的状态下执行以下过程，直到通过模制工艺形成密封部MR为止。
接下来，如图12至图15所示，执行半导体芯片CPH、CPL和CPC的裸片键合过程。即，将半导体芯片CPH经由键合材料BD1a安装(布置)在引线框架LF的裸片焊盘DPH的主表面DPHa上，将半导体芯片CPL经由键合材料BD2a安装(布置)在引线框架LF的裸片焊盘DPL的主表面DPLa上，并且将半导体芯片CPC经由键合材料BD3a安装(布置)在引线框架LF的裸片焊盘DPC的主表面DPCa上。例如，在将键合材料BD1a施加(提供)到裸片焊盘DPH的主表面DPHa上，将键合材料BD2a施加(提供)到裸片焊盘DPL的主表面DPLa上，并且将键合材料BD3a施加(提供)到裸片焊盘DPC的主表面DPCa上之后，可以分别将半导体芯片CPH、CPL和CPC安装在裸片焊盘DPH、DPL和DPC的主表面DPHa、DPLa和DPCa上。此时，半导体芯片CPH、CPL和CPC被安装为使得半导体芯片CPH、CPL和CPC的背表面指向裸片焊盘DPH、DPL和DPC的主表面DPHa、DPLa和DPCa。键合材料BD1a、BD2a和BD3a中的每一项都是浆状键合材料(粘合材料)，并且优选是银浆，但是尚未固化。
接下来，执行布置金属板MP1和MP2的过程。具体地，首先，将键合材料BD5a施加(提供)到引线耦合部LB2上，将键合材料BD7a施加(提供)到引线耦合部LB4上，将键合材料BD4a施加(提供)到用于半导体芯片CPH的源极的焊盘PDHS1上，并且将键合材料BD6a施加(提供)到用于半导体芯片CPL的源极的焊盘PDLS1上。然后，如图16至图19所示，将金属板MP1布置(安装)在半导体芯片CPH和引线耦合部LB2上，并且将金属板MP2布置在半导体芯片CPL和引线耦合部LB4上。此时，金属板MP1被布置为使得金属板MP1的一部分经由键合材料BD4a被布置在用于半导体芯片CPH的源极的焊盘PDHS1上，并且金属板MP1的另一部分经由键合材料BD5a被布置在引线耦合部LB2上。同样，金属板MP2被布置为使得金属板MP2的一部分经由键合材料BD6a被布置在用于半导体芯片CPL的源极的焊盘PDLS1上，并且金属板MP2的另一部分经由键合材料BD7a被布置在引线耦合部LB4上。键合材料BD4a、BD5a、BD6a和BD7a中的每一项都是浆状键合材料(粘合材料)，并且优选是银浆，但是尚未固化。
接下来，执行固化键合材料BD1a、BD2a、BD3a、BD4a、BD5a、BD6a和BD7a的过程(热处理)。因此，形成由固化的键合材料BD1a制成的键合材料(粘合层)BD1、由固化的键合材料BD2a制成的键合材料(粘合层)BD2、以及由固化的键合材料BD3a制成的键合材料(粘合层)BD3。此外，还形成由固化的键合材料BD4a制成的键合材料(粘合层)BD4、由固化的键合材料BD5a制成的键合材料(粘合层)BD5、由固化的键合材料BD6a制成的键合材料(粘合层)BD6、以及由固化的键合材料BD7a制成的键合材料(粘合层)BD7。将半导体芯片CPH通过键合材料BD1键合并固定到裸片焊盘DPH，将半导体芯片CPL通过键合材料BD2键合并固定到裸片焊盘DPL，并且将半导体芯片CPC通过键合材料BD3键合并固定到裸片焊盘DPC。将金属板MP1通过键合材料BD4键合并固定到用于半导体芯片CPH的源极的焊盘PDHS1，并且将金属板MP1通过键合材料BD5键合并固定到引线耦合部LB2。将金属板MP2通过键合材料BD6键合并固定到用于半导体芯片CPL的源极的焊盘PDLS1，并且将金属板MP2通过键合材料BD7键合并固定到引线耦合部LB4。
接下来，如图20所示，执行引线键合过程。具体地，将半导体芯片CPH的多个焊盘(PDHG、PDHS2、PDHA、PDHC)与半导体芯片CPC的多个焊盘(PDC)通过导线BW电连接，将半导体芯片CPL的多个焊盘(PDLG、PDLS2、PDLA、PDLC)与半导体芯片CPC的多个焊盘(PDC)通过导线BW电连接，并且将半导体芯片CPC的多个焊盘(PDC)和引线框架LF的多个引线(LD5a、LD5b)通过导线BW电连接。
还可以使用由不同材料制成的多种类型的导线作为导线BW。例如，将半导体芯片CPC的多个焊盘(PDC)与引线框架LF的多个引线(LD5a、LD5b)通过由铜(Cu)制成的导线BW电连接。然后，将半导体芯片CPH的多个焊盘(PDHG、PDHS2、PDHA、PDHC)与半导体芯片CPC的多个焊盘(PDC)通过由金(Au)制成的导线BW电连接，并且将半导体芯片CPL的多个焊盘(PDLG、PDLS2、PDLA、PDLC)与半导体芯片CPC的多个焊盘(PDC)通过由金(Au)制成的导线BW电连接。
接下来，执行模制工艺(形成密封部MR的过程)。具体地，首先，如图21和图22所示，通过成型模具(下成型模具)KG1和成型模具(上成型模具)KG2将引线框架LF夹在中间。此时，引线框架LF被成型模具KG1和成型模具KG2夹在中间，使得裸片焊盘DPH、DPL和DPC、半导体芯片CPH、CPL和CPC、金属板MP1和MP2、导线BW、引线LD的内引线部以及引线耦合部LB1、LB2、LB3和LB4被布置在成型模具KG1与KG2之间的空腔CAV中。裸片焊盘DPH、DPL和DPC的背表面DPCb、DPHb和DPLb中的每个背表面都与成型模具KG1的上表面接触。引线LD的外引线部位于空腔CAV的外部，并且被夹在成型模具KG1与成型模具KG2之间。然后，如图23和图24所示，将用于形成密封部MR的树脂材料MR1注入(引入)到成型模具KG1与KG2之间的空腔CAV中。待注入的树脂材料MR1由例如热固性树脂材料制成，并且可以包含填料等。此后，执行将注入到空腔CAV中的树脂材料MR1固化的过程(热处理)。因此，形成由固化的树脂材料MR1制成的密封部MR。然后，将成型模具KG1和成型模具KG2分开，并且如图25和图26所示，将引线框架LF与密封部MR一起取出。
通过上述模制工艺，形成密封部MR，在该密封部MR中密封有半导体芯片CPC、CPH和CPL、裸片焊盘DPC、DPH和DPL、多个导线BW、金属板MP1和MP2、引线耦合部LB1、LB2、LB3和LB4、以及多个引线LD的内引线部。从图25和图26中可以看出，在模制工艺中形成密封部MR，使得裸片焊盘DPC、DPH和DPL的背表面DPCb、DPHb和DPLb从密封部MR的主表面MRa露出。
注意，在使裸片焊盘DPC、DPH和DPL的主表面DPCa、DPHa和DPLa朝上的状态下，执行直到该模制工艺为止的过程。因此，在通过执行模制工艺形成密封部MR的阶段，密封部MR的背表面MRb朝上。然而，当将制造的半导体装置PKG安装在布线板等上时，半导体装置PKG在布线板上被安装为使得密封部MR的背表面MRb面向布线板。
接下来，根据需要，在引线LD的从密封部MR露出的外引线部中的每个外引线部上形成镀层(未示出)。之后，将引线框架LF的顶部和底部(正面和背面)与密封部MR一起倒置，并且然后在密封部MR外部的预定位置处切割引线LD，并使引线LD与引线框架的框架主体分离。
接下来，使引线LD的从密封部MR突出的外引线部弯曲(引线加工，引线形成)。
按照上述方式，制造图2至图10所示的半导体装置PKG。
<半导体装置PKG的安装示例>
图27至图30是示出了半导体装置PKG被安装在布线板PB1上的状态的横截面图。注意，图27对应于在与图7对应的横截面位置处的横截面图，图28对应于在与图8对应的横截面位置处的横截面图，图29对应于在与图9对应的横截面位置处的横截面图，并且图30对应于在与图10对应的横截面位置处的横截面图。
如图27至图30所示，半导体装置PKG安装在布线板PB1的主表面PB1a上，并且密封部MR的背表面MRb指向布线板PB1的主表面(上表面)PB1a。同样，每个半导体装置PKG的多个引线LD经由诸如焊料之类的导电键合材料SD键合并固定到形成在布线板PB1的主表面PB1a上的多个端子(电极)TM。即，每个半导体装置PKG的多个引线LD经由导电键合材料SD电连接到形成在布线板PB1的主表面PB1a上的多个端子TM。键合材料SD优选地由焊料制成。
另外，在图27至图30的情况下，在安装在布线基板PB1上的半导体装置PKG的密封部MR的主表面MRa上，经由绝缘粘合材料BD11布置(安装)有散热器(底架)HS。作为绝缘粘合材料BD11，例如，可以使用具有绝缘特性的导热油脂。作为散热器HS，例如，可以使用鳍型散热器。
在半导体装置PKG中，裸片焊盘DPC、DPH和DPL的背表面DPCb、DPHb和DPLb从密封部MR的主表面MRa露出，并且裸片焊盘DPC、DPH和DPL的背表面DPCb、DPHb和DPLb经由绝缘键合材料BD11键合至散热器HS。因此，在半导体装置PKG中的半导体芯片CPC、CPH和CPL中生成的热量可以通过裸片焊盘DPC、DPH和DPL以及粘合材料BD11(导热油脂)消散到散热器HS。
同样，通过使用绝缘粘合材料BD11将散热器HS附接到半导体装置PKG，可以在防止半导体装置PKG的裸片焊盘DPC、DPH和DPL通过粘合材料BD11和散热器HS彼此电连接的同时，将具有大热容量(大体积)的散热器HS附接到半导体装置PKG。
<主要特征和效果>
本实施例的主要特征在于：适当地设置半导体装置PKG中的键合材料(粘合层)BD1、BD2、BD3、BD4、BD5、BD6和BD7的弹性模量(elastic modulus)。具体地，键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量低于键合材料BD5和BD7中的每一项的弹性模量。即，键合材料BD1、BD2、BD3、BD4和BD6具有低弹性模量，并且键合材料BD5和BD7具有高弹性模量。换句话说，低弹性键合材料被用作键合材料BD1、BD2、BD3、BD4和BD6，并且高弹性键合材料被用作键合材料BD5和BD7。
注意，键合材料BD1、BD2、BD4、BD5、BD6和BD7具有导电性，而键合材料BD3根据情况可以是导电的或绝缘的。然而，更优选地，键合材料BD3(BD3a)由与键合材料BD1和BD2(BD1a、BD2a)的材料相同的材料制成。因此，可以简化半导体装置PKG的制造过程(更具体地说，裸片键合过程)，并且可以降低半导体装置PKG的制造成本。当键合材料BD3(BD3a)由与键合材料BD1和BD2(BD1a、BD2a)的材料相同的材料制成时，键合材料BD3也具有导电性。
图31是总结了低弹性键合材料和高弹性键合材料的特点以用于比较的表格，并且图31示出了低弹性键合材料和高弹性键合材料均由银浆制成的情况。
低弹性键合材料具有比高弹性键合材料的弹性模量低的弹性模量。同样，从图31的表格中可以看出，低弹性键合材料具有比高弹性键合材料的银(Ag)含量低的银(Ag)含量。这是因为当降低键合材料中的银(Ag)的比例时，键合材料中的树脂成分的比例增大，因此弹性模量降低。
同样，从图31的表格中可以看出，与高弹性键合材料相比，低弹性键合材料具有较低的热导率和较高的体积电阻率(电阻率)。这是因为当银(Ag)含量低时，热导率降低并且体积电阻率(电阻率)增大，使得与具有较高银(Ag)含量的高弹性键合材料相比，具有较低银(Ag)含量的低弹性键合材料具有低的热导率和高的体积电阻率。
考虑到低弹性键合材料和高弹性键合材料各自的特性，在本实施例中，将高弹性键合材料应用于键合材料BD5和BD7，并且将低弹性键合材料用于键合材料BD1、BD2、BD3、BD4和BD6。作为结果，可以提高半导体装置PKG的整体可靠性，并且其原因将在下面具体描述。
首先，关注键合材料BD1、BD2和BD3。键合材料BD1、BD2和BD3中的每一项是用于将半导体芯片(CPH、CPL、CPC)键合到裸片焊盘(DPH、DPL、DPC)的键合材料。如上所述，由于半导体芯片CPH和CPL都是其中形成有用于进行开关的场效应晶体管(功率晶体管)的半导体芯片，因此在操作期间生成大量的热量。因此，半导体芯片CPH和CPL可以是热源。同样，由于裸片焊盘(DPH、DPL、DPC)和半导体芯片(CPH、CPL、CPC)由不同的材料制成，因此裸片焊盘(DPH、DPL、DPC)的热膨胀系数和半导体芯片(CPH、CPL、CPC)的热膨胀系数彼此不同。因此，当由于在半导体芯片CPH和CPL的操作期间的发热而使半导体芯片CPH和CPL、键合材料BD1和BD2以及裸片焊盘DPH和DPL的温度升高时，由于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的热膨胀系数的差异，在介于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的键合材料BD1和BD2中生成强应力。该应力可能会导致在键合材料BD1和BD2中出现裂纹。由于在介于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的键合材料BD1和BD2中出现裂纹可能会导致半导体装置PKG的可靠性降低，因此期望防止这种情况。
因此，在本实施例中，优选的是减小键合材料BD1和BD2的弹性模量，因此，优选的是将低弹性键合材料用作键合材料BD1和BD2。如果键合材料BD1和BD2的弹性模量被减小，则即使半导体芯片CPH和CPL、键合材料BD1和BD2、以及裸片焊盘DPH和DPL的温度由于半导体芯片CPH和CPL的发热而升高，并且在键合材料BD1和BD2中生成了由于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的热膨胀系数的差异而引起的应力，在键合材料BD1和BD2中也不太可能出现裂纹。即，当将键合材料BD1和BD2的弹性模量低的情况与键合材料BD1和BD2的弹性模量高的情况进行比较时，在键合材料BD1和BD2的弹性模量低的情况下，在键合材料BD1和BD2中不太可能出现由于半导体芯片CPH和CPL中的发热而在键合材料BD1和BD2中生成的应力所导致的裂纹。通过减小键合材料BD1和BD2的弹性模量，当半导体芯片CPH和CPL发热时由于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的热膨胀系数的差异而在键合材料BD1和BD2中生成的应力(应变)可以被抑制，从而可以抑制键合材料BD1和BD2中的裂纹的出现。由于可以抑制键合材料BD1和BD2中的裂纹的出现，因此可以提高半导体装置PKG的可靠性。例如，当在键合材料BD1和BD2中出现裂纹时，在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的连接电阻以及在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的连接电阻增加，这导致功率MOSFET 1和2的导通电阻(在导通时的电阻)增加。同样，当在键合材料BD1和BD2中出现裂纹时，在感测MOSFET 3和4中流动的电流与在功率MOSFET 1和2中流动的电流之间的比率(感测比)变化，从而降低了由感测MOSFET 3和4对功率MOSFET1和2的电流的感测准确度。由于在本实施例中减小了键合材料BD1和BD2的弹性模量，因此可以抑制键合材料BD1和BD2中的裂纹的出现，因此可以防止这种问题。
与半导体芯片CPH和CPL相比，在操作期间，在半导体芯片CPC中生成的热量较小。因此，即使不减小键合材料BD3的弹性模量，在键合材料BD3中出现裂纹的风险也较低。因此，可以将低弹性键合材料和高弹性键合材料中的任何一种应用于键合材料BD3。此外，键合材料BD3可以是导电的或绝缘的。但是，在半导体装置PKG的制造中，优选的是使用与键合材料BD1和BD2(BD1a、BD2a)的材料相同的材料来形成键合材料BD3(BD3a)，因此，与键合材料BD1和BD2相似，优选的是将低弹性键合材料应用于键合材料BD3。通过使用与键合材料BD1和BD2(BD1a、BD2a)的材料相同的材料来形成键合材料BD3(BD3a)，可以简化半导体装置PKG的制造过程(更具体地说，裸片键合过程)，并且可以降低半导体装置PKG的制造成本。
接下来，关注键合材料BD4和BD6。键合材料BD4和BD6是用于将金属板MP1和MP2键合至半导体芯片CPH和CPL的焊盘PDHS1和PDLS1的键合材料。如上所述，在半导体芯片CPH和CPL中生成的热量大，并且半导体芯片CPH和CPL可以是热源。同样，由于金属板MP1和MP2以及半导体芯片CPH和CPL由不同的材料制成，因此金属板MP1和MP2的热膨胀系数与半导体芯片CPH和CPL的热膨胀系数彼此不同。因此，当由于在半导体芯片CPH和CPL的操作期间的发热而使半导体芯片CPH和CPL、键合材料BD4和BD6以及金属板MP1和MP2的温度升高时，由于金属板MP1和MP2与半导体芯片CPH和CPL之间的热膨胀系数的差异，在介于金属板MP1和MP2与半导体芯片CPH和CPL之间的键合材料BD4和BD6中生成强应力。该应力可能会导致在键合材料BD4和BD6中出现裂纹。由于在介于金属板MP1和MP2与半导体芯片CPH和CPL的焊盘PDHS1和PDLS1之间的键合材料BD4和BD6中出现裂纹可能会导致半导体装置PKG的可靠性降低，因此期望防止这种情况。
因此，在本实施例中，优选的是减小键合材料BD4和BD6的弹性模量，因此，优选的是将低弹性键合材料用作键合材料BD4和BD6。如果键合材料BD4和BD6的弹性模量被减小，则即使半导体芯片CPH和CPL、键合材料BD4和BD6、以及金属板MP1和MP2的温度由于半导体芯片CPH和CPL的发热而升高，并且在键合材料BD4和BD6中生成了由于金属板MP1和MP2与半导体芯片CPH和CPL之间的热膨胀系数的差异而引起的应力，在键合材料BD4和BD6中也不太可能出现裂纹。即，当将键合材料BD4和BD6的弹性模量低的情况与键合材料BD4和BD6的弹性模量高的情况进行比较时，在键合材料BD4和BD6的弹性模量低的情况下，在键合材料BD4和BD6中不太可能出现由于半导体芯片CPH和CPL中的发热而在键合材料BD4和BD6中生成的应力所导致的裂纹。通过减小键合材料BD4和BD6的弹性模量，当半导体芯片CPH和CPL发热时由于金属板MP1和MP2与半导体芯片CPH和CPL之间的热膨胀系数的差异而在键合材料BD4和BD6中生成的应力(应变)可以被抑制，从而可以抑制键合材料BD4和BD6中的裂纹的出现。由于可以抑制键合材料BD4和BD6中的裂纹的出现，因此可以提高半导体装置PKG的可靠性。例如，当在键合材料BD4和BD6中出现裂纹时，在半导体芯片CPH的焊盘PDHS1与金属板MP1之间的连接电阻以及在半导体芯片CPL的焊盘PDSL1与金属板MP2之间的连接电阻增加，这导致功率MOSFET 1和2的导通电阻(在导通时的电阻)增加。由于在本实施例中减小了键合材料BD4和BD6的弹性模量，因此可以抑制键合材料BD4和BD6中的裂纹的出现，因此可以防止这种问题。
接下来，关注键合材料BD5和BD7。键合材料BD5和BD7是用于将金属板MP1和MP2键合至引线耦合部LB2和LB4的键合材料。如上所述，在半导体芯片CPH和CPL中生成的热量大，并且半导体芯片CPH和CPL可以是热源。由于金属板MP1和MP2经由键合材料BD4和BD6键合至半导体芯片CPH和CPL的焊盘PDHS1和PDLS1，因此在半导体芯片CPH和CPL中生成的热量通过键合材料BD4和BD6传递到金属板MP1和MP2，并且通过键合材料BD5和BD7进一步传递到引线耦合部LB2和LB4。然而，金属板MP1和MP2以及引线耦合部LB2和LB4由相同的材料(相同的金属材料)制成。金属板MP1和MP2以及引线耦合部LB2和LB4优选地由铜或铜合金制成。因此，金属板MP1和MP2的热膨胀系数与引线耦合部LB2和LB4的热膨胀系数大致相等。因此，即使当在半导体芯片CPH和CPL中生成的热量传递到金属板MP1和MP2以及引线耦合部LB2和LB4，并且金属板MP1和MP2、键合材料BD5和BD7以及引线耦合部LB2和LB4的温度升高时，在介于金属板MP1和MP2与引线耦合部LB2和LB4之间的键合材料BD5和BD7中生成的应力也不会增加太多。因此，即使当在半导体芯片CPH和CPL中生成的热量传递到金属板MP1和MP2以及引线耦合部LB2和LB4时，在介于金属板MP1和MP2与引线耦合部LB2和LB4之间的键合材料BD5和BD7中出现裂纹的风险也是低的。即，与本实施例不同地，当将具有相同弹性模量的键合材料用于所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7时，由于在半导体芯片CPH和CPL中生成的热量而在键合材料BD5和BD7中出现裂纹的风险远低于由于在半导体芯片CPH和CPL中生成的热量而在键合材料BD1、BD2、BD3、BD4和BD6中出现裂纹的风险。
如上所述，为了降低由于半导体芯片CPH和CPL中生成的热量而在键合材料BD1、BD2、BD3、BD4和BD6中出现裂纹的风险，期望减小键合材料BD1、BD2、BD3、BD4和BD6的弹性模量。另一方面，因为由于在半导体芯片CPH和CPL中生成的热量而在键合材料BD5和BD7中出现裂纹的风险本来就低，所以，为了防止由于在半导体芯片CPH和CPL中生成的热量而导致的裂纹，不必减小键合材料BD5和BD7的弹性模量。相反，出于以下原因，期望增大键合材料BD5和BD7的弹性模量。
即，金属板MP1与引线耦合部LB2之间的键合面积(键合材料BD5的平面面积)小于半导体芯片CPH与裸片焊盘DPH之间的键合面积(键合材料BD1的平面面积)以及半导体芯片CPL与裸片焊盘DPL之间的键合面积(键合材料BD2的平面面积)。同样，金属板MP1与引线耦合部LB2之间的键合面积(键合材料BD5的平面面积)小于金属板MP1与半导体芯片CPH的焊盘PDHS1之间的键合面积(键合材料BD4的平面面积)以及金属板MP2与半导体芯片CPL的焊盘PDLS1之间的键合面积(键合材料BD6的平面面积)。另外，金属板MP2与引线耦合部LB4之间的键合面积(键合材料BD7的平面面积)小于半导体芯片CPH与裸片焊盘DPH之间的键合面积(键合材料BD1的平面面积)以及半导体芯片CPL与裸片焊盘DPL之间的键合面积(键合材料BD2的平面面积)。此外，金属板MP2与引线耦合部LB4之间的键合面积(键合材料BD7的平面面积)小于金属板MP1与半导体芯片CPH的焊盘PDHS1之间的键合面积(键合材料BD4的平面面积)以及金属板MP2与半导体芯片CPL的焊盘PDLS1之间的键合面积(键合材料BD6的平面面积)。即，虽然键合材料BD1、BD2、BD3、BD4和BD6中的每一项的平面尺寸(平面面积)相对较大，但是相比之下，键合材料BD5和BD7中的每一项的平面尺寸(平面面积)相对较小。因此，如果具有小的平面尺寸(平面面积)的键合材料BD5和BD7的电阻率(体积电阻率)低，则金属板MP1与引线耦合部LB2之间经由键合材料BD5的连接电阻以及金属板MP2与引线耦合部LB4之间经由键合材料BD7的连接电阻增加，这是不希望的。
因此，对于具有比键合材料BD1、BD2、BD3、BD4和BD6的平面尺寸(平面面积)小的平面尺寸(平面面积)的键合材料BD5和BD7，优选的是减小电阻率(体积电阻率)，因此使用高弹性键合材料。如上所述，由于高弹性键合材料具有高的银含量，因此具有低的电阻率(体积电阻率)，因此可以通过针对键合材料BD5和BD7使用高弹性键合材料来降低键合材料BD5和BD7的电阻率(体积电阻率)。因此，金属板MP1与引线耦合部LB2之间的经由键合材料BD5的连接电阻、以及金属板MP2与引线耦合部LB4之间的经由键合材料BD7的连接电阻可以被抑制。因此，可以提高半导体装置PKG的性能。
同时，即使当通过使用低弹性键合材料使键合材料BD1、BD2、BD3、BD4和BD6的电阻率(体积电阻率)增大时，键合材料BD1、BD2、BD3、BD4和BD6的平面尺寸(平面面积)也相对较大，因此键合材料BD1、BD2、BD3、BD4和BD6中的每一项的电阻(导电电阻)可以被抑制。因此，可以减小半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的连接电阻、半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的连接电阻、金属板MP1与半导体芯片CPH的焊盘PDHS1之间的连接电阻、以及金属板MP2与半导体芯片CPL的焊盘PDLS1之间的连接电阻。
因此，优选的是将低弹性键合材料用于键合材料BD1、BD2、BD3、BD4和BD6，以便降低由于在半导体芯片CPH和CPL中生成的热量而在键合材料BD1、BD2、BD3、BD4和BD6中出现裂纹的风险。同时，优选的是将高弹性键合材料用于键合材料BD5和BD7，以便抑制金属板MP1与引线耦合部LB2之间的经由键合材料BD5的连接电阻、以及金属板MP2与引线耦合部LB4之间的经由键合材料BD7的连接电阻。
将进一步描述期望将高弹性键合材料用作键合材料BD5和BD7的另一个原因。
在模制工艺(形成密封部MR的过程)中，将引线框LF夹在成型模具KG1与成型模具KG2之间，并且此时将每个引线LD的外引线部夹在成型模具KG1与成型模具KG2之间。引线耦合部LB2与引线LD2一体地形成，并且引线耦合部LB4与引线LD4一体地形成，并且引线LD2和LD4的外引线部也被夹在成型模具KG1与成型模具KG2之间(见图21和图22)。由于引线LD2和引线耦合部LB2一体地形成，因此在将引线耦合部LB2与金属板MP1键合的键合材料BD5中生成了应力，因为在引线LD2的外引线部被夹在成型模具KG1与成型模具KG2之间时，引线LD2的位置被稍微移动。由于相同的原因，在将引线耦合部LB4与金属板MP2键合的键合材料BD7中生成了应力。此外，当引线框架LF被夹在成型模具KG1与成型模具KG2之间时，成型模具KG1和成型模具KG2被加热至预定温度，例如160℃至190℃，更优选地约170℃至180℃。成型模具KG1和成型模具KG2的加热温度高于由于在半导体装置PKG的操作期间在半导体芯片CPH和CPL中生成的热量而使半导体芯片CPH和CPL的温度升高时所达到的温度(半导体芯片CPH和CPL的所达到的温度)。因此，当引线框架LF被夹在成型模具KG1与成型模具KG2之间时，在键合材料BD5和BD7中生成了应力，并且键合材料BD5和BD7被加热。
高弹性键合材料和低弹性键合材料在高温下均趋于变软和变弱，但是与低弹性键合材料相比，高弹性键合材料在高温下的强度降低程度较低，因此高弹性键合材料在高温下的强度高于低弹性键合材料。这是因为与低弹性键合材料相比，高弹性键合材料具有较高的银(Ag)含量和较低的树脂成分比例，并且在树脂成分比例低的高弹性键合材料中，在高温下强度降低的程度小于树脂成分比例高的低弹性键合材料。因此，优选的是使用高弹性键合材料作为键合材料BD5和BD7，因此可以增加键合材料BD5和BD7在高温下的强度。因此，即使当在模制工艺中引线框架LF被夹在成型模具KG1与成型模具KG2之间时，在将引线耦合部LB2与金属板MP1键合的键合材料BD5中以及在将引线耦合部LB4与金属板MP2键合的键合材料BD7中生成了应力，也可以抑制或防止由于该应力而出现问题(例如，键合材料BD5和BD7的破裂)。因此，可以提高半导体装置PKG的制造成品率，并且可以降低半导体装置PKG的制造成本。同样，可以提高半导体装置PKG的可靠性。
另一方面，当在模制工艺中引线框架LF被夹在成型模具KG1与成型模具KG2之间时，与在键合材料BD5和BD7中生成的应力相比，在键合材料BD1、BD2、BD3、BD4和BD6中生成的应力相对较小。这是因为引线框架LF中的被布置在成型模具KG1上的裸片焊盘DPH、DPL和DPC的背表面DPCb、DPHb和DPLb与成型模具KG1的上表面接触，因此裸片焊盘DPH、DPL和DPC的位置以及安装在裸片焊盘DPH、DPL和DPC上的半导体芯片CPH、CPL和CPC的位置是稳定的。因此，在键合材料BD1、BD2、BD3、BD4和BD6中，由于在模制工艺中引线框架LF的引线LD的外引线部被夹在成型模具KG1与成型模具KG2之间而生成的应力相对较小。因此，考虑到由于在模制工艺中引线框架LF的引线LD的外引线部被夹在成型模具KG1与成型模具KG2之间而生成的应力，不必将高弹性键合材料应用于键合材料BD1、BD2、BD3、BD4和BD6。
同样，通过在模制工艺中将引线框架LF夹在中间，裸片焊盘DPH、DPL和DPC、半导体芯片CPH、CPL和CPC、金属板MP1和MP2以及键合材料BD1、BD2、BD3、BD4和BD6的温度升高。作为结果，在键合材料BD1、BD2和BD3中可能会生成由于裸片焊盘DPH、DPL和DPC与半导体芯片CPH、CPL和CPC之间的热膨胀系数的差异而引起的应力，并且在键合材料BD4和BD6中可能会生成由于半导体芯片CPH和CPL与金属板MP1和MP2之间的热膨胀系数的差异而引起的应力。然而，由于将低弹性键合材料用于键合材料BD1、BD2和BD3，因此在模制工艺中由于裸片焊盘DPH、DPL和DPC与半导体芯片CPH、CPL和CPC之间的热膨胀系数的差异而在键合材料BD1、BD2和BD3中生成应力可以被抑制。同样，由于将低弹性键合材料用于键合材料BD4和BD6，因此在模制工艺中由于半导体芯片CPH和CPL与金属板MP1和MP2之间的热膨胀系数的差异而在键合材料BD4和BD6中生成应力可以被抑制。因此，可以抑制或防止在模制工艺中在键合材料BD1、BD2、BD3、BD4和BD6中出现问题(例如，破裂)。
另一方面，由于引线耦合部LB2与成型模具KG1和KG2分离并且处于浮置状态，所以引线耦合部LB2的位置不稳定。因此，与键合材料BD1、BD2、BD3、BD4和BD6相比，在键合材料BD5和BD7中，由于在模制工艺中引线框架LF的引线LD的外引线部被夹在成型模具KG1与成型模具KG2之间而生成的应力相对较大。因此，期望提高键合材料BD5和BD7在高温下的强度，并且优选地使用高弹性键合材料来实现这一点。此外，由于金属板MP1和MP2与引线耦合部LB2和LB4由相同的材料制成，因此在模制工艺中几乎不会在键合材料BD5和BD7中生成由于金属板MP1和MP2与引线耦合部LB2和LB4之间的热膨胀系数的差异而引起的应力。
由于上述原因，针对半导体装置PKG中的键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7适当地设置弹性模量。如上所述，优选的是，将低弹性键合材料应用于键合材料BD1、BD2、BD3、BD4和BD6，并且键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量都是低的。同时，优选的是，将高弹性键合材料应用于键合材料BD5和BD7，并且键合材料BD5和BD7中的每一项的弹性模量都是高的。
因此，作为本实施例的主要特征，使键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量低于键合材料BD5和BD7中的每一项的弹性模量。换句话说，使键合材料BD5和BD7中的每一项的弹性模量高于键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量。因此，由于可以减小键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量，并且可以增大键合材料BD5和BD7中的每一项的弹性模量，所以可以获得上述效果，并且可以提高半导体装置PKG的整体可靠性和性能。
同样，优选的是，针对键合材料BD1、BD2、BD3、BD4和BD6，使用相同(共同)的键合材料。即，优选的是，将相同(共同)的键合材料用作上述键合材料BD1a、BD2a、BD3a、BD4a和BD6a。因此，可以容易地执行半导体装置PKG的制造过程，并且可以降低半导体装置的制造成本。注意，当针对键合材料BD1、BD2、BD3、BD4和BD6使用相同的键合材料时，键合材料BD1的弹性模量、键合材料BD2的弹性模量、键合材料BD3的弹性模量、键合材料BD4的弹性模量和键合材料BD6的弹性模量彼此几乎相等。
同样，优选的是，针对键合材料BD5和BD7使用相同(共同)的键合材料。即，优选的是，将相同(共同)的键合材料用作上述的键合材料BD5a和BD7a。因此，可以容易地执行半导体装置PKG的制造过程，并且可以降低半导体装置的制造成本。注意，当针对键合材料BD5和BD7使用相同的键合材料时，键合材料BD5的弹性模量和键合材料BD7的弹性模量彼此几乎相等。
此外，更优选的是，键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量(在25℃下的弹性模量)为约1GPa至3GPa(千兆帕斯卡)。另外，更优选的是，键合材料BD5和BD7中的每一项的弹性模量(在25℃下的弹性模量)为约10GPa至20GPa(千兆帕斯卡)。因此，可以优化键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7，并且可以准确地获得上述效果。
如上所述，在银浆的情况下，银含量和弹性模量彼此相关，并且随着银含量的降低，弹性模量变低。因此，本实施例的主要特征在于，使键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量低于键合材料BD5和BD7中的每一项的弹性模量，这可以用如下的另一种方式来表述。即，当以另一种方式来表述本实施例的主要特征时，将银浆(银浆键合材料)用作键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7，并且使键合材料BD1、BD2、BD3、BD4和BD6中的每一项的银(Ag)含量低于键合材料BD5和BD7中的每一项的银(Ag)含量。因此，由于可以减小键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量，并且可以增大键合材料BD5和BD7中的每一项的弹性模量，所以可以获得上述效果，并且可以提高半导体装置PKG的整体性能和可靠性。
更优选的是，键合材料BD1、BD2、BD3、BD4和BD6中的每一项的银(Ag)含量为约82wt％(重量百分比)至88wt％。同样，更优选的是，键合材料BD5和BD7中的每一项的银(Ag)含量为大约90wt％至96wt％。因此，可以优化键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7，并且可以准确地获得上述效果。
为了简化半导体装置的制造过程，与本实施例不同，针对所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7使用相同(共同)的材料是更有利的。然而，在这种情况下，所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7被形成为具有低弹性模量，或者所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7被形成为具有高弹性模量。如果所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7的弹性模量都是高的，则存在由于在半导体芯片CPH和CPL的操作期间生成的热量而在键合材料BD1、BD2、BD3、BD4和BD6中出现问题(裂纹)的风险。同时，如果所有键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7的弹性模量都是低的，则存在在键合材料BD5和BD7中出现上述问题的风险(连接电阻增大以及在模制工艺中出现破裂)。本申请的发明人已经研究了取决于键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7中的每一项的弹性模量间的差异而出现的问题，并且作为结果，采用了像本实施例那样使键合材料BD1、BD2、BD3、BD4和BD6中的每一项的弹性模量低于键合材料BD5和BD7中的每一项的弹性模量的配置。可以说，可以实现这是因为已经针对键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7中的每一项研究了取决于弹性模量间的差异而出现的问题。
同样，在本实施例中已经描述了将半导体芯片CPH、CPL和CPC密封并封装在一起的情况。作为另一实施例，半导体芯片CPH、CPL和CPC可以单独地被密封和封装。在这种情况下，例如，包括半导体芯片CPH的半导体装置(半导体封装)的横截面结构与图7所示的结构相同，并且该半导体装置包括半导体芯片CPH、裸片焊盘DPH、金属板MP1、多个引线LD(包括引线LD1、LD2和LD6)、引线耦合部LB1和LB2、键合材料BD1、BD4和BD5、以及密封它们的密封部MR。在这种情况下，半导体芯片CPH的焊盘PDHA、PDHC、PDHG和PDHS2通过导线BW电连接到引线LD。同样，在这种情况下，在包括半导体芯片CPH的半导体装置中，键合材料BD1和BD4中的每一项的弹性模量均低于键合材料BD5的弹性模量，并且从另一个角度看，键合材料BD1和BD4中的每一项的银(Ag)含量均低于键合材料BD5的银(Ag)含量。然而，在这种情况下，包括半导体芯片CPH的半导体装置(半导体封装)不包括半导体芯片CPL和CPC、裸片焊盘DPL和DPC、金属板MP2、引线LD3、LD4、LD5a、LD5b、LD7和LD8、引线耦合部LB3和LB4、以及键合材料BD2、BD3、BD6和BD7。
(第二实施例)
图32是总结了第一实施例和第二实施例中的每个实施例中的键合材料BD1、BD2、BD3、BD4、BD5、BD6和BD7的表格。
在第一实施例中，如上所述，将低弹性键合材料应用于键合材料BD1、BD2、BD3、BD4和BD6，并且将高弹性键合材料应用于键合材料BD5和BD7。
在第二实施例中，将低弹性键合材料应用于键合材料BD1、BD2和BD3，并且将高弹性键合材料应用于键合材料BD4、BD5、BD6和BD7。即，在第二实施例中，键合材料BD1、BD2和BD3中的每一项的弹性模量低于键合材料BD4、BD5、BD6和BD7中的每一项的弹性模量。从另一个角度看，在第二实施例中，键合材料BD1、BD2和BD3中的每一项的银(Ag)含量低于键合材料BD4、BD5、BD6和BD7中的每一项的银(Ag)含量。由于第二实施例除此以外与第一实施例基本相同，因此在此将省略对第二实施例的重复描述。
在第二实施例中，与上述第一实施例一样，将低弹性键合材料应用于将半导体芯片CPH、CPL和CPC键合到裸片焊盘DPH、DPL和DPC的键合材料BD1、BD2和BD3。在第二实施例中将低弹性键合材料应用于键合材料BD1、BD2和BD3的原因与第一实施例中的原因相同。同样在第二实施例中，可以通过减小键合材料BD1和BD2的弹性模量，来抑制当半导体芯片CPH和CPL发热时由于裸片焊盘DPH和DPL与半导体芯片CPH和CPL之间的热膨胀系数的差异而在键合材料BD1和BD2中生成的应力(应变)，并且可以像第一实施例一样抑制键合材料BD1和BD2中的裂纹的出现。由于可以抑制键合材料BD1和BD2中的裂纹的出现，因此可以提高半导体装置PKG的可靠性。另外，同样在第二实施例中，与上述第一实施例一样，优选地将低弹性键合材料不仅应用于键合材料BD1和BD2，而且还应用于键合材料BD3。因此，键合材料BD3(BD3a)可以由与键合材料BD1和BD2(BD1a、BD2a)的键合材料相同的键合材料形成，从而可以简化半导体装置PKG的制造过程(更具体地说，裸片键合过程)，并且可以降低半导体装置PKG的制造成本。
同样，在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的键合面积(对应于键合材料BD1的平面面积)与半导体芯片CPH的面积基本相同，并且相对较大。此外，在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的键合面积(对应于键合材料BD2的平面面积)与半导体芯片CPL的面积基本相同，并且相对较大。半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的大键合面积用于减小在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的经由键合材料BD1的连接电阻。同样，半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的大键合面积用于减小在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的经由键合材料BD2的连接电阻。因此，即使在将低弹性键合材料用作键合材料BD1时，也可以容易地抑制在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的经由键合材料BD1的连接电阻，并且即使在将低弹性键合材料作为键合材料BD2时，也可以容易地抑制在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的经由键合材料BD2的连接电阻。
同时，键合材料BD4和BD6是用于将金属板MP1和MP2键合到半导体芯片CPH和CPL的焊盘PDHS1和PDLS1的键合材料。在金属板MP1与半导体芯片CPH的焊盘PDHS1之间的键合面积(对应于键合材料BD4的平面面积)小于在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的键合面积(对应于键合材料BD1的平面面积)。同样，在金属板MP2与半导体芯片CPL的焊盘PDLS1之间的键合面积(对应于键合材料BD6的平面面积)小于在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的键合面积(对应于键合材料BD2的平面面积)。即，键合材料BD4和BD6中的每一项的平面尺寸(平面面积)小于键合材料BD1和BD2中的每一项的平面尺寸(平面面积)。因此，在金属板MP1与半导体芯片CPH的焊盘PDHS1之间的经由键合材料BD4的连接电阻趋向于大于在半导体芯片CPH的背表面电极BEH与裸片焊盘DPH之间的经由键合材料BD1的连接电阻。同样，在金属板MP2与半导体芯片CPL的焊盘PDLS1之间的经由键合材料BD6的连接电阻趋向于大于在半导体芯片CPL的背表面电极BEL与裸片焊盘DPL之间的经由键合材料BD2的连接电阻。
因此，在第二实施例中，将高弹性键合材料应用于键合材料BD4和BD6，重点在于降低在金属板MP1与半导体芯片CPH的焊盘PDHS1之间的经由键合材料BD4的连接电阻、以及在金属板MP2与半导体芯片CPL的焊盘PDLS1之间的经由键合材料BD6的连接电阻。如上所述，高弹性键合材料具有高的银含量，并且因此具有低的电阻率(体积电阻率)，并且可以通过将高弹性键合材料用作键合材料BD4和BD6来降低键合材料BD4和BD6的电阻率(体积电阻率)。因此，可以抑制在金属板MP1与半导体芯片CPH的焊盘PDHS1之间的经由键合材料BD4的连接电阻、以及在金属板MP2与半导体芯片CPL的焊盘PDLS1之间的经由键合材料BD6的连接电阻。作为结果，可以进一步减小半导体芯片CPH(功率MOSFET 1)的导通电阻(在导通时的电阻)和半导体芯片CPL(功率MOSFET 2)的导通电阻(在导通时的电阻)。
同样在第二实施例中，与上述第一实施例一样，将高弹性键合材料应用于键合材料BD5和BD7，其原因与第一实施例相同。因此，这里将省略关于键合材料BD5和BD7的重复描述。
当着重于尽可能地防止由于在半导体芯片CPH和CPL的操作期间的发热而在键合材料BD1、BD2、BD4和BD6中出现裂纹，并且尽可能地提高半导体装置PKG的可靠性时，上述第一实施例(键合材料BD1、BD2、BD4和BD6是低弹性键合材料)是有利的。同时，当着重于在确保半导体装置PKG的可靠性的同时在一定程度上减小经由键合材料的连接电阻(具体地，减小半导体芯片CPH和CPL的导通电阻)时，第二实施例(键合材料BD1和BD2是低弹性键合材料，并且键合材料BD4和BD6是高弹性键合材料)是有利的。
此外，在第二实施例的情况下，将高弹性键合材料应用于键合金属板MP1和MP2的键合材料BD4、BD5、BD6和BD7，因此可以针对用于键合金属板MP1和MP2的键合材料BD4、BD5、BD6和BD7使用相同(共同)的键合材料。因此，可以容易地执行半导体装置PKG的制造过程，并且可以降低半导体装置的制造成本。注意，当针对键合材料BD4、BD5、BD6和BD7使用相同的键合材料时，键合材料BD4的弹性模量、键合材料BD5的弹性模量、键合材料BD6的弹性模量和键合材料BD7的弹性模量彼此几乎相等。
在上文中，已经基于实施例具体描述了本申请的发明人所做出的发明，但是不言而喻，本发明不限于上述实施例，并且可以在不脱离本发明主旨的情况下进行各种修改。

Claims (20)

1.一种半导体装置，包括：
第一半导体芯片，包括用于进行开关的第一场效应晶体管；
第一芯片安装部，所述第一半导体芯片经由第一键合材料被安装在所述第一芯片安装部上；
第一引线，通过第一金属板电连接到用于所述第一半导体芯片的源极的第一焊盘；
第一金属部，与所述第一引线一体地形成；以及
密封体，所述第一半导体芯片、所述第一金属板、所述第一金属部、所述第一芯片安装部的至少一部分、以及所述第一引线的一部分被密封在所述密封体中，
其中用于所述第一半导体芯片的漏极的第一背表面电极与所述第一芯片安装部经由所述第一键合材料键合，
所述第一金属板与用于所述第一半导体芯片的源极的所述第一焊盘经由第二键合材料键合，
所述第一金属板与所述第一金属部经由第三键合材料键合，
所述第一键合材料、所述第二键合材料和所述第三键合材料具有导电性，并且
所述第一键合材料和所述第二键合材料中的每一项的弹性模量低于所述第三键合材料的弹性模量。
2.根据权利要求1所述的半导体装置，还包括：
第二半导体芯片，包括用于进行开关的第二场效应晶体管；
第二芯片安装部，所述第二半导体芯片经由第四键合材料被安装在所述第二芯片安装部上；
第二引线，通过第二金属板电连接到用于所述第二半导体芯片的源极的第二焊盘；以及
第二金属部，与所述第二引线一体地形成，
其中所述密封体密封所述第二半导体芯片、所述第二金属板、所述第二金属部、所述第二芯片安装部的至少一部分、以及所述第二引线的一部分，
用于所述第二半导体芯片的漏极的第二背表面电极与所述第二芯片安装部经由所述第四键合材料键合，
所述第二金属板与用于所述第二半导体芯片的源极的所述第二焊盘经由第五键合材料键合，
所述第二金属板与所述第二金属部经由第六键合材料键合，
所述第四键合材料、所述第五键合材料和所述第六键合材料具有导电性，并且
所述第一键合材料、所述第二键合材料、所述第四键合材料和所述第五键合材料中的每一项的弹性模量低于所述第三键合材料和所述第六键合材料中的每一项的弹性模量。
3.根据权利要求2所述的半导体装置，
其中所述第一场效应晶体管用于高侧开关，并且
所述第二场效应晶体管用于低侧开关。
4.根据权利要求3所述的半导体装置，还包括：
第三半导体芯片，包括电路，所述电路被配置为控制所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片；以及
第三芯片安装部，所述第三半导体芯片经由第七键合材料被安装在所述第三芯片安装部上，
其中所述密封体密封所述第三半导体芯片和所述第三芯片安装部的至少一部分。
5.根据权利要求4所述的半导体装置，
其中所述第七键合材料的弹性模量低于所述第三键合材料和所述第六键合材料中的每一项的弹性模量。
6.根据权利要求5所述的半导体装置，
其中所述第一键合材料、所述第二键合材料、所述第四键合材料、所述第五键合材料和所述第七键合材料由相同的键合材料制成，并且
所述第三键合材料和所述第六键合材料由相同的键合材料制成。
7.根据权利要求6所述的半导体装置，
其中所述第一键合材料、所述第二键合材料、所述第三键合材料、所述第四键合材料、所述第五键合材料和所述第七键合材料中的每一项是银浆键合材料。
8.根据权利要求7所述的半导体装置，
其中所述第一键合材料、所述第二键合材料、所述第四键合材料、所述第五键合材料和所述第七键合材料中的每一项的银含量低于所述第三键合材料和所述第六键合材料中的每一项的银含量。
9.根据权利要求5所述的半导体装置，
其中所述第一键合材料、所述第二键合材料、所述第四键合材料、所述第五键合材料和所述第七键合材料中的每一项的弹性模量为1Gpa至3Gpa，并且
所述第三键合材料和所述第六键合材料中的每一项的弹性模量为10Gpa至20Gpa。
10.根据权利要求4所述的半导体装置，
其中所述第一金属板、所述第二金属板、所述第一金属部和所述第二金属部由相同的材料制成。
11.根据权利要求4所述的半导体装置，
其中所述第一金属板、所述第二金属板、所述第一金属部和所述第二金属部由铜或铜合金制成。
12.根据权利要求4所述的半导体装置，
其中所述第一芯片安装部的背表面、所述第二芯片安装部的背表面和所述第三芯片安装部的背表面从所述密封体露出。
13.根据权利要求4所述的半导体装置，
其中所述第一引线和所述第二引线中的每种引线为复数个，
所述第一金属部耦合多个所述第一引线，并且
所述第二金属部耦合多个所述第二引线。
14.根据权利要求4所述的半导体装置，
其中所述第一半导体芯片、所述第二半导体芯片和所述第三半导体芯片被用于形成逆变器电路。
15.根据权利要求1所述的半导体装置，
其中所述第一金属板和所述第一金属部由相同的材料制成。
16.一种半导体装置，包括：
第一半导体芯片，包括用于进行开关的第一场效应晶体管；
第一芯片安装部，所述第一半导体芯片经由第一键合材料被安装在所述第一芯片安装部上；
第一引线，通过第一金属板电连接到用于所述第一半导体芯片的源极的第一焊盘；
第一金属部，与所述第一引线一体地形成；以及
密封体，所述第一半导体芯片、所述第一金属板、所述第一金属部、所述第一芯片安装部的至少一部分、以及所述第一引线的一部分被密封在所述密封体中，
其中用于所述第一半导体芯片的漏极的第一背表面电极与所述第一芯片安装部经由所述第一键合材料键合，
所述第一金属板与用于所述第一半导体芯片的源极的所述第一焊盘经由第二键合材料键合，
所述第一金属板与所述第一金属部经由第三键合材料键合，
所述第一键合材料、所述第二键合材料和所述第三键合材料具有导电性，
所述第一键合材料、所述第二键合材料和所述第三键合材料中的每一项是银浆键合材料，并且
所述第一键合材料和所述第二键合材料中的每一项的银含量低于所述第三键合材料的银含量。
17.根据权利要求16所述的半导体装置，还包括：
第二半导体芯片，包括用于进行开关的第二场效应晶体管；
第二芯片安装部，所述第二半导体芯片经由第四键合材料被安装在所述第二芯片安装部上；
第二引线，通过第二金属板电连接到用于所述第二半导体芯片的源极的第二焊盘；以及
第二金属部，与所述第二引线一体地形成，
其中所述密封体密封所述第二半导体芯片、所述第二金属板、所述第二金属部、所述第二芯片安装部的至少一部分、以及所述第二引线的一部分，
用于所述第二半导体芯片的漏极的第二背表面电极与所述第二芯片安装部经由所述第四键合材料键合，
所述第二金属板与用于所述第二半导体芯片的源极的所述第二焊盘经由第五键合材料键合，
所述第二金属板与所述第二金属部经由第六键合材料键合，
所述第四键合材料、所述第五键合材料和所述第六键合材料具有导电性，
所述第四键合材料、所述第五键合材料和所述第六键合材料中的每一项是银浆键合材料，并且
所述第一键合材料、所述第二键合材料、所述第四键合材料和所述第五键合材料中的每一项的银含量低于所述第三键合材料和所述第六键合材料中的每一项的银含量。
18.根据权利要求17所述的半导体装置，还包括：
第三半导体芯片，包括电路，所述电路被配置为控制所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片；以及
第三芯片安装部，所述第三半导体芯片经由第七键合材料被安装在所述第三芯片安装部上，
其中所述密封体密封所述第三半导体芯片和所述第二芯片安装部的至少一部分，
所述第一场效应晶体管用于高侧开关，
所述第二场效应晶体管用于低侧开关，
所述第七键合材料是银浆键合材料，并且
所述第七键合材料的银含量低于所述第三键合材料和所述第六键合材料中的每一项的银含量。
19.一种半导体装置，包括：
第一半导体芯片，包括用于进行开关的第一场效应晶体管；
第一芯片安装部，所述第一半导体芯片经由第一键合材料被安装在所述第一芯片安装部上；
第一引线，通过第一金属板电连接到用于所述第一半导体芯片的源极的第一焊盘；
第一金属部，与所述第一引线一体地形成；以及
密封体，所述第一半导体芯片、所述第一金属板、所述第一金属部、所述第一芯片安装部的至少一部分、以及所述第一引线的一部分被密封在所述密封体中，
其中用于所述第一半导体芯片的漏极的第一背表面电极与所述第一芯片安装部经由所述第一键合材料键合，
所述第一金属板与用于所述第一半导体芯片的源极的所述第一焊盘经由第二键合材料键合，
所述第一金属板与所述第一金属部经由第三键合材料键合，
所述第一键合材料、所述第二键合材料和所述第三键合材料具有导电性，
所述第一键合材料的弹性模量低于所述第二键合材料和所述第三键合材料中的每一项的弹性模量，并且
在所述第一金属板与用于所述第一半导体芯片的源极的所述第一焊盘之间的经由所述第二键合材料的键合面积小于在所述第一芯片安装部与用于所述第一半导体芯片的漏极的所述第一背表面电极之间的经由所述第一键合材料的键合面积。
20.根据权利要求19所述的半导体装置，还包括：
第二半导体芯片，包括用于进行开关的第二场效应晶体管；
第二芯片安装部，所述第二半导体芯片经由第四键合材料被安装在所述第二芯片安装部上；
第二引线，通过第二金属板电连接到用于所述第二半导体芯片的源极的第二焊盘；以及
第二金属部，与所述第二引线一体地形成，
其中所述密封体密封所述第二半导体芯片、所述第二金属板、所述第二金属部、所述第二芯片安装部的至少一部分、以及所述第二引线的一部分，
用于所述第二半导体芯片的漏极的第二背表面电极与所述第二芯片安装部经由所述第四键合材料键合，
所述第二金属板与用于所述第二半导体芯片的源极的所述第二焊盘经由第五键合材料键合，
所述第二金属板与所述第二金属部经由第六键合材料键合，
所述第四键合材料、所述第五键合材料和所述第六键合材料具有导电性，
所述第一键合材料和所述第四键合材料中的每一项的弹性模量低于所述第二键合材料、所述第三键合材料、所述第五键合材料和所述第六键合材料中的每一项的弹性模量，并且
在所述第二金属板与用于所述第二半导体芯片的源极的所述第二焊盘之间的经由所述第五键合材料的键合面积小于在所述第二芯片安装部与用于所述第二半导体芯片的漏极的所述第二背表面电极之间的经由所述第四键合材料的键合面积。
CN202011126718.7A 2019-10-21 2020-10-20 半导体装置 Pending CN112768414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019192015A JP7266508B2 (ja) 2019-10-21 2019-10-21 半導体装置
JP2019-192015 2019-10-21

Publications (1)

Publication Number Publication Date
CN112768414A true CN112768414A (zh) 2021-05-07

Family

ID=73013170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011126718.7A Pending CN112768414A (zh) 2019-10-21 2020-10-20 半导体装置

Country Status (5)

Country Link
US (1) US11444010B2 (zh)
EP (1) EP3813106A1 (zh)
JP (1) JP7266508B2 (zh)
CN (1) CN112768414A (zh)
TW (1) TW202129866A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488903B2 (en) * 2020-01-28 2022-11-01 Littelfuse, Inc. Semiconductor chip package and method of assembly
US11373941B2 (en) * 2020-10-12 2022-06-28 Renesas Electronics Corporation Sense MOSFET electrically connected to a source pad via a plurality of source extraction ports
WO2024018790A1 (ja) * 2022-07-19 2024-01-25 ローム株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260263B2 (ja) 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
JP5119678B2 (ja) * 2007-02-20 2013-01-16 富士通株式会社 実装構造、接続部材の製造方法、および半導体装置
JP2008294384A (ja) 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
JP5123633B2 (ja) 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5823798B2 (ja) * 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
US20130256894A1 (en) * 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6770452B2 (ja) 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
JP7016015B2 (ja) * 2017-05-09 2022-02-04 パナソニックＩｐマネジメント株式会社 実装構造体
JP6998826B2 (ja) * 2018-04-27 2022-01-18 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
TW202129866A (zh) 2021-08-01
EP3813106A1 (en) 2021-04-28
US11444010B2 (en) 2022-09-13
JP2021068783A (ja) 2021-04-30
JP7266508B2 (ja) 2023-04-28
US20210118781A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
KR101168972B1 (ko) 반도체장치
US10204849B2 (en) Semiconductor device
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
JP6791621B2 (ja) 半導体装置
TWI675418B (zh) 半導體裝置及其製造方法
US8198712B2 (en) Hermetically sealed semiconductor device module
CN112768414A (zh) 半导体装置
CN107731779B (zh) 电子装置
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
CN108109927B (zh) 半导体器件及其制造方法
US20180233424A1 (en) Semiconductor package device
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
US20150084173A1 (en) Semiconductor device and method of manufacturing the same
US20220115302A1 (en) Semiconductor device and electronic device
US10643930B2 (en) Semiconductor device with semiconductor chips of different sizes and manufacturing method threreof
JP2004303854A (ja) 半導体装置
JP5083294B2 (ja) 電力用半導体装置
CN114203659A (zh) 多层互连带
US20230361009A1 (en) Semiconductor package having an embedded electrical conductor connected between pins of a semiconductor die and a further device
US20230230940A1 (en) Semiconductor device
JP4800290B2 (ja) 半導体装置
JP2023141693A (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination