TW202129866A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202129866A
TW202129866A TW109135296A TW109135296A TW202129866A TW 202129866 A TW202129866 A TW 202129866A TW 109135296 A TW109135296 A TW 109135296A TW 109135296 A TW109135296 A TW 109135296A TW 202129866 A TW202129866 A TW 202129866A
Authority
TW
Taiwan
Prior art keywords
bonding material
bonding
semiconductor chip
lead
semiconductor
Prior art date
Application number
TW109135296A
Other languages
English (en)
Other versions
TWI855173B (zh
Inventor
長谷川和功
谷藤雄一
中村弘幸
佐藤幸弘
下山浩哉
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW202129866A publication Critical patent/TW202129866A/zh
Application granted granted Critical
Publication of TWI855173B publication Critical patent/TWI855173B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/84498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84499—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/84498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84598—Fillers
    • H01L2224/84599—Base material
    • H01L2224/846—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體裝置包含：一半導體晶片，其包含用於開關的場效電晶體；一晶粒座，該第一半導體晶片係經由第一接合材料而安裝在該晶粒座上；一引線，其係經由金屬板而電連接至用於該半導體晶片之源極的銲墊；一引線耦合部，其係與該引線一體地成形；以及用於將它們密封的一密封部。用於該半導體晶片之汲極的背表面電極與該晶粒座係經由該第一接合材料而接合，該金屬板與用於該半導體晶片之源極的該銲墊係經由第二接合材料而接合，且該金屬板與該引線耦合部係經由第三接合材料而接合。該第一、第二、及第三接合材料具有導電性，並且該第一及第二接合材料之各者的彈性模數低於該第三接合材料的彈性模數。

Description

半導體裝置
[相關申請案的交互參照]在此將2019年10月21日提交的日本專利申請案第2019-192015號之揭示內容(包括說明書、圖式、及摘要)其全文引入以供參照。
本發明係關於半導體裝置，且可合適地用於例如密封有包含用於開關之場效電晶體之半導體晶片的半導體裝置。
廣泛用作電源電路之示例的反向器電路具有以下配置：用於高側開關的功率MOSFET與用於低側開關的功率MOSFET係在供應有電源電壓之端子與供應有接地電壓之端子之間串聯連接。藉由透過控制電路控制用於高側開關之功率MOSFET的閘極電壓與用於低側開關之功率MOSFET的閘極電壓，可藉由反向器電路對電源電壓進行轉換。
專利文獻1揭示與一半導體裝置相關的技術，其中包含用於高側開關之功率MOSFET的半導體晶片、包含用於低側開關之功率MOSFET的半導體晶片、及用於控制它們的半導體晶片被密封在該半導體裝置中。
以下列出經揭示之技術 [專利文獻1] 日本之未經審查的專利公開案第2018-121035號。
期望改善密封有包含用於開關之場效電晶體之半導體晶片的半導體裝置的可靠度。
透過說明書及附圖之說明，其他目的及新穎特徵將變得明顯。
依據一實施例，一種半導體裝置包含：一第一半導體晶片，其包含用於開關的第一場效電晶體；一第一晶片安裝部，該第一半導體晶片係經由第一接合材料而安裝在該第一晶片安裝部上；一第一引線，其係經由第一金屬板而電連接至用於該第一半導體晶片之源極的第一銲墊；一第一金屬部，其係與該第一引線一體地成形；以及一密封體，用以將它們密封。用於該第一半導體晶片之汲極的第一背表面電極與該第一晶片安裝部係經由該第一接合材料而接合，該第一金屬板與用於該第一半導體晶片之源極的該第一銲墊係經由第二接合材料而接合，且該第一金屬板與該第一金屬部係經由第三接合材料而接合。該第一接合材料、該第二接合材料、及該第三接合材料具有導電性。該第一接合材料及該第二接合材料之各者的彈性模數低於該第三接合材料的彈性模數。
依據一實施例，可改善半導體裝置的可靠度。
在下述實施例中，為方便起見而於需要時在複數章節或實施例中描述本發明。然而，除非另有說明，否則該等章節或實施例彼此並不相關，且一者涉及另一者的全部或一部分以作為其修改、細節、或補充說明。並且，在下述實施例中，當提及元素的數目(包括件數、數值、數量、範圍等)時，除非另有說明或原則上該數目顯然限於特定數目的情況，否則元素的數目並不限於特定數目，且大於或小於指定數目的數目亦適用。再者，在下述實施例中，不言而喻，除非另有說明或原則上元件顯然必不可少的情況，否則該等元件(包含組成步驟)並非總是必不可少。相似地，在下述實施例中，當提及元件的形狀、其位置關係等時，除非另有說明或原則上可設想顯然不包含他們的情況，否則其中包括實質近似相似的形狀等。上述之數值及範圍亦適用。
在下文中，將參照附圖而詳細描述本發明之實施例。應注意，在用於描述實施例的所有圖式中，具有相同功能的元件係由相同參考符號表示，且將省略其重複敘述。此外，除非在以下實施例中特別需要，否則原則上不重複相同或相似部分的敘述。
並且，在以下實施例中所使用的一些圖式中，即使在橫剖面圖中亦將陰影線省略，以便使圖式易於觀看。此外，即使在平面圖中亦使用陰影線，以便使圖式易於觀看。
再者，在本申請案中，場效電晶體被描述為MOSFET(金屬氧化物半導體場效電晶體)或簡稱為MOS，但此並不表示非氧化物膜被排除作為閘極絕緣膜。亦即，當於本申請案中提及MOSFET時，該MOSFET不僅包含將氧化物膜(矽氧化物膜)使用於閘極絕緣膜的MISFET(金屬絕緣體半導體場效電晶體)，而且還包含將氧化物膜(矽氧化物膜)以外的絕緣膜使用於閘極絕緣膜的MISFET。 (第一實施例) ＜電路組態＞
圖1為顯示使用根據此實施例之半導體裝置(半導體封裝) PKG之電子裝置的範例的電路圖，並且在此顯示在使用該半導體裝置PKG配置一反向器電路INV之情況下的電路圖。在圖1中，在半導體晶片CPH中形成由CPH表示且以虛線包圍的部分；在半導體晶片CPL中形成由CPL表示且以虛線包圍的部分；在半導體晶片CPL中形成由CPL表示且以虛線包圍的部分；在半導體晶片CPC中形成由CPC表示且以虛線包圍的部分；並且半導體裝置PKG中形成由PKG表示且以單點劃線包圍的部分。
在圖1中所顯示之反向器電路INV中使用的半導體裝置PKG包含兩個功率MOSFET 1及2、用於感測在功率MOSFET 1中流動之電流的感測MOSFET 3、用於感測在功率MOSFET 2中流動之電流的感測MOSFET 4、以及控制電路CLC。控制電路CLC係形成於半導體晶片(控制半導體晶片) CPC中，功率MOSFET 1及感測MOSFET 3係形成於半導體晶片(高壓側半導體晶片、功率晶片) CPH中，並且功率MOSFET 2及感測MOSFET 4係形成於半導體晶片(低壓側半導體晶片、功率晶片) CPL中。接著，將該三個半導體晶CPC、CPH、及CPL係密封為同一封裝，從而形成半導體裝置PKG。
控制電路CLC包含控制功率MOSFET 1之閘極電位的高壓側驅動器電路、及控制功率MOSFET 2之閘極電位的低壓側驅動器電路。控制電路CLC為一電路，其係配置以根據從半導體裝置PKG外部的控制電路CT提供至控制電路CLC之信號，藉由控制功率MOSFET 1及2之各別的閘極電位以控制功率MOSFET 1及2的操作。
功率MOSFET 1的閘極係連接至控制電路CLC的高壓側驅動器電路，且功率MOSFET 2的閘極係連接至控制電路CLC的低壓側驅動器電路。功率MOSFET 1的汲極D1係連接至端子TE1，功率MOSFET 1的源極S1係連接至端子TE2，功率MOSFET 2的汲極D2係連接至端子TE3，並且功率MOSFET 2的源極S2係連接至端子TE4。控制電路CLC係連接至端子TE5，並且端子TE5係連接至設置於半導體裝置PKG外部的控制電路CT。端子TE1、TE2、TE3、TE4、及TE5皆為半導體裝置PKG的外部連接端子，且係由稍後描述的引線LD所形成。端子TE1為被提供有電源供應電位(VIN)的端子，且端子TE4為被提供有低於電源供應電位之參考電位(例如接地電位(GND))的端子。端子TE2及端子TE3係在半導體裝置PKG的外部電連接。因此，功率MOSFET 1與功率MOSFET 2係在用於提供電源供應電位的端子TE1與用於提供參考電位的端子TE4之間串聯連接。
在功率MOSFET 1的源極S1與功率MOSFET 2的汲極D1之間的連接點TE6係設置於半導體裝置PKG的外部(例如，在裝有半導體裝置PKG的配線板上)，且連接點TE6係連接至一負載(在此情況下為馬達MOT的線圈CL)。供應至使用半導體裝置PKG之反向器電路INV的DC功率被反向器電路INV轉換為AC功率，並接著被供應至負載(在此情況下為馬達MOT的線圈CL)。
功率MOSFET 1對應於用於高側開關(高電位側開關)的場效電晶體，而功率MOSFET 2對應於用於低側開關(低電位側開關)的場效電晶體。功率MOSFET 1及2之各者可視為用於開關的功率電晶體。
透過感測MOSFET 3感測功率MOSFET 1中流動的電流，且根據在感測MOSFET 3中流動的電流而控制功率MOSFET 1。並且，透過感測MOSFET 4感測功率MOSFET 2中流動的電流，且根據在感測MOSFET 4中流動的電流而控制功率MOSFET 2。
感測MOSFET 3的汲極D3係電連接至功率MOSFET 1的汲極D1，且感測MOSFET 3的閘極係電連接至功率MOSFET 1的閘極。感測MOSFET 3的源極S3係電連接至控制電路CLC。感測MOSFET 4的汲極D4係電連接至功率MOSFET 2的汲極D2，且感測MOSFET 4的閘極係電連接至功率MOSFET 2的閘極。感測MOSFET 4的源極S4係電連接至控制電路CLC。 ＜半導體裝置之結構＞
圖2為根據此實施例之半導體裝置PKG的俯視圖，圖3為半導體裝置PKG的底視圖(背側視圖)，圖4至6為半導體裝置PKG的平面透視圖，並且圖7至10為半導體裝置PKG的橫剖面圖。圖4顯示一平面透視圖，在該平面透視圖中係從下表面側穿過密封部MR觀看半導體裝置PKG。並且，圖5顯示半導體裝置PKG之下表面側的平面透視圖，在該平面透視圖中係進一步穿過(同時省略)圖4中之導線BW及金屬板MP1及MP2而觀看半導體裝置PKG。此外，圖6顯示半導體裝置PKG之下表面側的平面透視圖，在該平面透視圖中係進一步穿過(同時省略)圖5中之半導體晶片CPC、CPH、及CPL而觀看半導體裝置PKG。在圖3至6中，半導體裝置PKG具有相同的定向。再者，在圖4至6中，密封部MR之外周的位置係以虛線表示。半導體裝置PKG在圖2至4中之線A1-A1之位置處的橫截面幾乎對應於圖7，半導體裝置PKG在圖2至4中之線A2-A2之位置處的橫截面幾乎對應於圖8，半導體裝置PKG在圖2至4中之線A3-A3之位置處的橫截面幾乎對應於圖9，且半導體裝置PKG在圖2至4中之線A4-A4之位置處的橫截面幾乎對應於圖10。應注意，每個平面圖中所顯示之參考符號X指示第一方向(以下稱為X方向)，且參考符號Y指示與第一方向X正交的第二方向(以下稱為Y方向)。亦即，X方向與Y方向為彼此正交的方向。
圖2至10中所示之根據此實施例的半導體裝置(半導體封裝)PKG為樹脂密封之半導體封裝類型的半導體裝置，且在此例中為SOP(小型封裝)類型的半導體裝置。半導體裝置PKG之配置將於下文中參照圖2至10而加以描述。
圖2至10中所示之根據此實施例的半導體裝置PKG包含晶粒座(晶片安裝部)DPC、DPH、及DPL、安裝在晶粒座DPC、DPH、及DPL之主表面上的半導體晶片CPC、CPH、及CPL、金屬板MP1及MP2、複數導線(銲線)BW、複數引線LD、及將它們密封的密封部(密封體)MR。
作為樹脂密封部(樹脂密封體)的密封部MR係由樹脂材料(例如熱固性材料)所製成，且可包含填料等。例如，可透過使用包含填料的環氧樹脂而形成密封部MR。除了基於環氧樹脂的樹脂之外，為了減低應力，還可使用例如添加有酚類固化劑、矽氧橡膠、填料等的聯苯類熱固性樹脂作為密封部MR的材料。
密封部MR具有主表面(上表面) MRa、位在與主表面MRa相反之一側的背表面(下表面、底表面) MRb、以及與主表面MRa和背表面MRb相交的側表面MRc1、MRc2、MRc3、及MRc4。亦即，密封部MR的外觀為由主表面MRa、背表面MRb、及側表面MRc1、MRc2、MRc3、及MRc4圍繞的薄板形狀。在密封部MR的側表面MRc1、MRc2、MRc3、及MRc4中，側表面MRc1及側表面MRc3位於彼此相對的兩側，側表面MRc2及側表面MRc4位於彼此相對的兩側，側表面MRc1、側表面MRc2、及側表面MRc4彼此相交，且側表面MRc3、側表面MRc2、及側表面MRc4彼此相交。側表面MRc1及MRc3大致平行於X方向，且側表面MRc2及MRc4大致平行於Y方向。並且，主表面MRa及背表面MRb之各者為與X方向及Y方向兩者均平行的表面。
密封部MR的平面形狀(亦即，密封部MR之主表面MRa及背表面MRb的平面形狀)為例如矩形(長方形)。應注意，構成密封部MR之平面形狀的矩形為具有平行於X方向之側邊及平行於Y方向之側邊的矩形，且密封部MR在X方向上的尺寸大於在Y方向上的尺寸。
複數引線LD之各者具有密封在密封部MR中的一部分、及自密封部MR之側表面突出至外部的另一部分。在下文中，引線LD之位在密封部MR內部的部分稱為內側引線部，而引線LD之位在密封部MR外部的部分稱為外側引線部。可在引線LD之外側引線部上形成諸如焊料鍍層的鍍層(未圖示)。因此，在配線板等上安裝半導體裝置PKG(焊接安裝)變得容易。
應注意，根據此實施例的半導體裝置PKG具有每條引線LD之一部分(外側引線部)自密封部MR之側表面突出的結構，且該結構將於以下描述。然而，半導體裝置PKG之結構不限於此。例如，亦可能採用以下配置：每條引線LD幾乎不從密封部MR之側表面突出，且每條引線LD之一部分在密封部MR之背表面MRb上暴露(SON(小型無引線式封裝)配置)。
複數引線LD包含設置於靠近密封部MR之側表面MRc1的一側的引線LD、以及設置於靠近密封部MR之側表面MRc3的一側的引線LD。在圖2至10所示之情況下，引線LD未被設置於靠近密封部MR之側表面MRc2的一側及靠近密封部MR之側表面MRc4的一側。在平面圖中，設置於靠近密封部MR之側表面MRc1的一側的複數引線LD在Y方向上延伸，且在X方向上按預定間隔排列。並且，在平面圖中，設置於靠近密封部MR之側表面MRc3的一側的複數引線LD在Y方向上延伸，且在X方向上按預定間隔排列。使每條引線LD的外側引線部彎曲，俾使外側引線部之端部附近的下表面係位在與密封部MR之背表面MRb實質相同的平面上。引線LD的外側引線部用作半導體裝置PKG的外部連接端子(外部端子)。應注意，半導體裝置PKG之複數引線LD包含稍後描述的引線LD1、LD2、LD3、LD4、LD5a、LD5b、LD6、LD7、及LD8。
晶粒座DPC為用以安裝半導體晶片CPC的晶片安裝部，晶粒座DPH為用以安裝半導體晶片CPH的晶片安裝部，且晶粒座DPL為用以安裝半導體晶片CPL的晶片安裝部。晶粒座DPC、DPH、及DPL之各者的平面形狀為例如具有平行於X方向之側邊及平行於Y方向之側邊的矩形形狀。在圖2至10之情況下，由於半導體晶片CPC、CPH、及CPL之各者在Y方向上的尺寸大於在X方向上的尺寸，因此晶粒座DPC、DPH、及DPL之各者在Y方向上的尺寸大於在X方向上的尺寸。
晶粒座DPH、晶粒座DPC、及晶粒座DPL在X方向上係按此順序設置。因此，晶粒座DPC係設置於晶粒座DPH與晶粒座DPL之間。晶粒座DPH與晶粒座DPC在X方向上彼此相鄰但彼此不相接觸，且係以一預定間隔分開，並且密封部MR之一部分係介於它們之間。並且，晶粒座DPC與晶粒座DPL在X方向上彼此相鄰但彼此不相接觸，且係以一預定間隔分開，並且密封部MR之另一部分係介於它們之間。
晶粒座DPC、DPH、及DPL、以及複數引線LD係由導電材料(金屬材料)所製成，且較佳係由銅(Cu)或銅合金所製成。再者，晶粒座DPC、DPH、及DPL、複數引線LD、以及引線耦合部LB1、LB2、LB3、及LB4較佳係由相同材料(相同金屬材料)所形成，由此可容易地製造在其中將晶粒座DPC、DPH、及DPL、以及複數引線LD耦合的引線框架，並且使用該引線框架來製造半導體裝置PKG變得容易。
晶粒座DPC具有其上安裝有半導體晶片CPC的主表面DPCa、以及位在與主表面DPCa相反之一側的背表面DPCb。並且，晶粒座DPH具有其上安裝有半導體晶片CPH的主表面DPHa、以及位在與主表面DPHa相反之一側的背表面DPHb。再者，晶粒座DPL具有其上安裝有半導體晶片CPL的主表面DPLa、以及位在與主表面DPLa相反之一側的背表面DPLb。
在此實施例中，晶粒座DPC、DPH、及DPL之各者的至少一部分係被密封部MR所密封，且晶粒座DPC之背表面DPCb、晶粒座DPH之背表面DPHb、及晶粒座DPL之背表面DPLb從密封部MR的主表面MRa暴露。因此，在半導體晶片CPC、CPH、及CPL之運行期間所產生的熱，可主要經由晶粒座DPC、DPH、及DPL而從半導體晶片CPC、CPH、及CPL的背表面散逸至半導體裝置PKG的外部。
此外，在晶粒座DPC、DPH、及DPL、引線LD、及引線耦合部LB2及LB4中，可在安裝半導體晶片CPC、CPH、及CPL的區域、與導線BW連接的區域、及與金屬板MP1及MP2連接的區域中形成由銀(Ag)等所製成的鍍層(未圖示)。因此，半導體晶片CPC、CPH、及CPL、金屬板MP1及MP2、及導線BW可更精確地連接至晶粒座DPC、DPH、及DPL、引線LD、及引線耦合部LB2及LB4。
半導體晶片CPH係安裝在晶粒座DPH的主表面DPHa上，且背表面係指向晶粒座DPH。半導體晶片CPH係經由導電接合材料(黏合層)BD1而安裝在晶粒座DPH的主表面DPHa上。背表面電極(電極、汲極電極、背表面汲極電極)BEH係形成於半導體晶片CPH的背表面(整個背表面)上，且背表面電極BEH係經由導電接合材料BD1而接合和電連接至晶粒座DPH。
並且，半導體晶片CPL係安裝在晶粒座DPL的主表面DPLa上，且背表面係指向晶粒座DPL。半導體晶片CPL係經由導電接合材料(黏合層)BD2而安裝在晶粒座DPL的主表面DPLa上。背表面電極(電極、汲極電極、背表面汲極電極)BEL係形成於半導體晶片CPL的背表面(整個背表面)上，且背表面電極BEL係經由導電接合材料BD2而接合和電連接至晶粒座DPL。
此外，半導體晶片CPC係安裝在晶粒座DPC的主表面DPCa上，且背表面係指向晶粒座DPC。半導體晶片CPC係經由接合材料(黏合層)BD3而安裝在晶粒座DPC的主表面DPCa上，但接合材料BD3可為導電或絕緣的。
半導體晶片CPC、CPH、及CPL之各者的平面形狀為例如矩形形狀，更具體而言，為具有平行於X方向之側邊及平行於Y方向之側邊的矩形形狀。晶粒座DPH的平面尺寸(平面面積)大於半導體晶片CPH的平面尺寸，晶粒座DPL的平面尺寸大於半導體晶片CPL的平面尺寸，並且晶粒座DPC的平面尺寸大於半導體晶片CPC的平面尺寸。因此，在平面圖中，半導體晶片CPH係包含在晶粒座DPH的主表面DPHa中，半導體晶片CPL係包含在晶粒座DPL的主表面DPLa中，並且半導體晶片CPC係包含在晶粒座DPC的主表面DPCa中。半導體晶片CPC、CPH、及CPL被密封在密封部MR中，且並未從密封部MR暴露。
半導體晶片CPH的背表面電極BEH兼用作功率MOSFET 1的汲極電極及感測MOSFET 3的汲極電極。因此，半導體晶片CPH的背表面電極BEH係電連接至形成於半導體晶片CPH中之功率MOSFET 1的汲極(D1)及感測MOSFET 3的汲極(D3)。並且，半導體晶片CPL的背表面電極BEL兼用作功率MOSFET 2的汲極電極及感測MOSFET 4的汲極電極。因此，半導體晶片CPL的背表面電極BEL係電連接至形成於半導體晶片CPL中之功率MOSFET 2的汲極(D2)及感測MOSFET 4的汲極(D4)。
接合材料BD1及BD2較佳係由諸如銀膠(銀膠接合材料)的糊狀導電性接合材料所製成。在半導體裝置PKG中，構成接合材料BD1及BD2之各者的糊狀導電性接合材料已經處於固化狀態。
在半導體晶片CPH的前表面(與形成背表面電極BEH之側相反的一側上的主表面)上，設置用於閘極的接合墊PDHG、用於源極的接合墊PDHS1及PDHS2、用於溫度偵測二極體之陽極的接合墊PDHA、及用於溫度偵測二極體之陰極的接合墊PDHC。並且，在半導體晶片CPL的前表面(與形成背表面電極BEL之側相反的一側上的主表面)上，設置用於閘極的接合墊PDLG、用於源極的接合墊PDLS1及PDLS2、用於溫度偵測二極體之陽極的接合墊PDLA、及用於溫度偵測二極體之陰極的接合墊PDLC。此外，在半導體晶片CPC的前表面(背表面側的相反側上的主表面)上，設置複數接合墊PDC。在下文中，「接合墊」、「接合墊電極」、「銲墊電極」、或「電極」簡稱為「銲墊」。
半導體晶片CPC之銲墊PDC係經由半導體晶片CPC之內部佈線而電連接至形成於半導體晶片CPC中的控制電路CLC。
用於半導體晶片CPH之閘極的銲墊PDHG係電連接至形成於半導體晶片CPH中的功率MOSFET 1之閘極電極及感測MOSFET 3之閘極電極。並且，用於半導體晶片CPH之源極的銲墊PDHS1係電連接至形成於半導體晶片CPH中的功率MOSFET 1之源極(S1)，且用於半導體晶片CPH之源極的銲墊PDHS2係電連接至形成於半導體晶片CPH中的感測MOSFET 3之源極(S3)。在半導體晶片CPH中，用於源極的銲墊PDHS1之平面尺寸(面積)大於其他銲墊PDHG、PDHS2、PDHA、及PDHC之各者的平面尺寸。
再者，用於半導體晶片CPL之閘極的銲墊PDLG係電連接至形成於半導體晶片CPL中的功率MOSFET 2之閘極電極及感測MOSFET 4之閘極電極。並且，用於半導體晶片CPL之源極的銲墊PDLS1係電連接至形成於半導體晶片CPL中的功率MOSFET 2之源極(S2)，且用於半導體晶片CPL之源極的銲墊PDLS2係電連接至形成於半導體晶片CPL中的感測MOSFET 4之源極(S4)。在半導體晶片CPL中，用於源極的銲墊PDLS1之平面尺寸(面積)大於其他銲墊PDLG、PDLS2、PDLA、及PDLC之各者的平面尺寸。
應注意，構成功率MOSFET 1的複數單元電晶體晶胞係形成於構成半導體晶片CPH的半導體基板上，且功率MOSFET 1係透過並聯連接該複數單元電晶體晶胞而形成。並且，構成功率MOSFET 2的複數單元電晶體晶胞係形成於構成半導體晶片CPL的半導體基板上，且功率MOSFET 2係透過並聯連接該複數單元電晶體晶胞而形成。每個單元電晶體晶胞係由例如溝槽閘極MISFET所製成。在半導體晶片CPH及CPL之各者中，功率MOSFET (1, 2)的源極-汲極電流在構成半導體晶片之半導體基板的厚度方向上流動。
在半導體晶片CPH中不僅形成功率MOSFET 1及感測MOSFET 3，而且還形成溫度偵測二極體，且銲墊PDHA係電連接至溫度偵測二極體的陽極，而銲墊PDHC係電連接至溫度偵測二極體的陰極。再者，在半導體晶片CPL中不僅形成功率MOSFET 2及感測MOSFET 4，而且還形成溫度偵測二極體，且銲墊PDLA係電連接至溫度偵測二極體的陽極，而銲墊PDLC係電連接至溫度偵測二極體的陰極。應注意，在圖1的電路圖中將溫度偵測二極體之圖示省略。
在半導體晶片CPH的前表面上，除了用於源極之銲墊PDHS1以外的銲墊(在此例中為銲墊PDHG、PDHS2、PDHA、及PDHC)係沿著面對半導體晶片CPC的一側設置。然後，除了用於半導體晶片CPH之源極的銲墊PDHS1以外的銲墊PDHG、PDHS2、PDHA、及PDHC係經由導線BW而分別電連接至半導體晶片CPC的銲墊PDC。亦即，導線BW的一端係連接至銲墊PDHG、PDHS2、PDHA、及PDHC，而導線BW的另一端係連接至半導體晶片CPC的銲墊PDC。
並且，在半導體晶片CPL的前表面上，除了用於源極之銲墊PDLS1以外的銲墊(在此例中為銲墊PDLG、PDLS2、PDLA、及PDLC)係沿著面對半導體晶片CPC的一側設置。然後，除了用於半導體晶片CPL之源極的銲墊PDLS1以外的銲墊PDLG、PDLS2、PDLA、及PDLC係經由導線BW而分別電連接至半導體晶片CPC的銲墊PDC。亦即，導線BW的一端係連接至銲墊PDLG、PDLS2、PDLA、及PDLC，而導線BW的另一端係連接至半導體晶片CPC的銲墊PDC。
導線(銲線)BW為導電性連接構件，更具體而言，為導電性接線。由於導線BW係由金屬所製成，因此其亦可被視為金屬線(金屬細線)。金(Au)線、銅(Cu)線、鋁(Al)線等可合適地用作導線BW。導線BW被密封在密封部MR中，且未從密封部MR暴露。每條引線LD與導線BW連接的一部分為位在密封部MR內部的內側引線部。
用於半導體晶片CPH之源極的銲墊PDHS1係經由金屬板MP1而電連接至引線耦合部(引線配線部、金屬部)LB2。亦即，金屬板MP1係經由導電性接合材料(黏合層)BD4而接合至用於半導體晶片CPH之源極的銲墊PDHS1，且經由導電性接合材料(黏合層)BD5而接合至引線耦合部LB2。引線耦合部LB2亦可被視為用以透過接合材料BD5而接合金屬板MP1的金屬部。
用於半導體晶片CPL之源極的銲墊PDLS1係經由金屬板MP2而電連接至引線耦合部(引線配線部、金屬部)LB4。亦即，金屬板MP2係經由導電性接合材料(黏合層)BD6而接合至用於半導體晶片CPL之源極的銲墊PDLS1，且經由導電性接合材料(黏合層)BD7而接合至引線耦合部LB4。引線耦合部LB4亦可被視為用以透過接合材料BD7而接合金屬板MP2的金屬部。
由於使用金屬板MP1代替導線以將用於半導體晶片CPH之源極的銲墊PDHS1與引線LD2電連接，因此可使功率MOSFET 1的導通電阻降低。並且，由於使用金屬板MP2代替導線以將用於半導體晶片CPL之源極的銲墊PDLS1與引線LD4電連接，因此可使功率MOSFET 2的導通電阻降低。因此，可減小封裝電阻，且可減小傳導損耗。
接合材料BD4、BD5、BD6、及BD7較佳係由諸如銀膠(銀膠接合材料)的糊狀導電性接合材料所製成。在半導體裝置PKG中，構成接合材料BD4、BD5、BD6、及BD7之各者的糊狀導電性接合材料已經處於固化狀態。
金屬板MP1及MP2為由導電性材料所製成的導體板，且較佳係由與晶粒座DPH、DPL、及DPC、引線LD、及引線耦合部LB1、LB2、LB3、及LB4相同的材料(相同的金屬材料)所形成。因此，金屬板MP1及MP2較佳係由銅(Cu)或銅(Cu)合金所製成。金屬板MP1及MP2之各者在X方向及Y方向上的尺寸(寬度)大於導線BW的直徑。
半導體晶片CPH及CPL中所產生的熱係經由金屬板MP1及MP2而從半導體晶片CPH及CPL之前表面散逸，且經由晶粒座DPH及DPL而從半導體晶片CPH及CPL之背表面散逸，因此可使從半導體晶片CPH及CPL的熱散逸獲得改善。
在半導體晶片CPC的複數銲墊PDC中，未連接至半導體晶片CPH之銲墊及半導體晶片CPL之銲墊的銲墊PDC係電連接至半導體裝置PKG之複數引線LD的引線LD5a及LD5b。亦即，導線BW的一端係連接至半導體晶片CPC之未連接至半導體晶片CPH之銲墊及半導體晶片CPL之銲墊的銲墊PDC，而導線BW的另一端係連接至引線LD5a的內側引線部或引線LD5b的內側引線部。引線LD5a及LD5b之各者可用作半導體裝置PKG中之半導體晶片CPC與半導體裝置PKG外部之控制電路CT之間的信號傳輸路徑。
在複數引線LD5a及LD5b中，引線LD5a係設置於靠近密封部MR之側表面MRc1的一側，而引線LD5b係設置於靠近密封部MR之側表面MRc3的一側。引線LD5a及LD5b之各者未經由導體而連接至晶粒座DPC、DPH、及DPL、引線LD1、LD2、LD3、及LD4、以及引線耦合部LB1、LB2、LB3、及LB4中之任一者，而為隔離的引線。
引線耦合部LB2在Y方向上鄰近晶粒座DPH，且在密封部MR中於X方向上沿著側表面MRc3延伸，但與晶粒座DPH相隔開。並且，引線耦合部LB4在Y方向上鄰近晶粒座DPL，且在密封部MR中於X方向上沿著側表面MRc1延伸，但與晶粒座DPL相隔開。引線耦合部LB2及LB4被密封在密封部MR中，且未從密封部MR暴露。
半導體裝置PKG之複數引線LD的引線LD2係集體地連接(耦合)至引線耦合部LB2。亦即，引線耦合部LB2及引線LD2係一體地成形。複數引線LD2在X方向上彼此相鄰，且複數引線LD2的內側引線部係透過在密封部MR中於X方向上延伸的引線耦合部LB2加以耦合。複數引線LD2及引線耦合部LB2係經由金屬板MP1等而電連接至半導體晶片CPH的銲墊PDHS1，並因此電連接至形成於半導體晶片CPH中的功率MOSFET 1之源極(S1)，並且對應於上述的端子TE2。
並且，半導體裝置PKG之複數引線LD的引線LD4係集體地連接(耦合)至引線耦合部LB4。亦即，引線耦合部LB4及引線LD4係一體地成形。複數引線LD4在X方向上彼此相鄰，且複數引線LD4的內側引線部係透過在密封部MR中於X方向上延伸的引線耦合部LB4加以耦合。複數引線LD4及引線耦合部LB4係經由金屬板MP2等而電連接至半導體晶片CPL的銲墊PDLS1，並因此電連接至形成於半導體晶片CPL中的功率MOSFET 2之源極(S2)，並且對應於上述的端子TE4。
由於引線LD2係集體地連接至引線耦合部LB2，因此與複數引線LD2分開的情況相比，可使得體積增加，從而可減小配線電阻，並且可減小功率MOSFET 1傳導損耗。複數引線LD4及引線耦合部LB4亦相同。
在半導體裝置PKG之複數引線LD中，引線LD1係與晶粒座DPH一體地成形。因此，複數引線LD1係經由晶粒座DPH及導電性接合材料BD1而電連接至半導體晶片CPH的背表面電極BEH，並且對應於上述的端子TE1。
並且，在半導體裝置PKG之複數引線LD中，引線LD3係與晶粒座DPL一體地成形。因此，複數引線LD3係經由晶粒座DPL及導電性接合材料BD2而電連接至半導體晶片CPL的背表面電極BEL，並且對應於上述的端子TE3。
當僅看半導體裝置PKG時，半導體裝置PKG的複數引線LD2及複數引線LD4並未經電連接。然而，在使用該半導體裝置PKG形成反向器電路INV之情況下，藉由將半導體裝置PKG安裝在配線板等上，半導體裝置PKG的複數引線LD2及複數引線LD4係經由配線板的佈線等而加以電連接。
複數引線LD1係設置於靠近密封部MR之側表面MRc1的一側，從而在Y方向上鄰近晶粒座DPH，且複數引線LD3係設置於靠近密封部MR之側表面MRc3的一側，從而在Y方向上鄰近晶粒座DPL。
複數引線LD1在X方向上彼此相鄰，且複數引線LD1的內側引線部係透過在密封部MR中於X方向上延伸的引線耦合部LB1加以耦合。引線耦合部LB1係一體地經由在Y方向上延伸的耦合部LB1a而連接至晶粒座DPH。
並且，複數引線LD3在X方向上彼此相鄰，且複數引線LD3的內側引線部係透過在密封部MR中於X方向上延伸的引線耦合部LB3加以耦合。引線耦合部LB3係一體地經由在Y方向上延伸的耦合部LB3a而連接至晶粒座DPL。
並且，複數引線LD8係一體地耦合至晶粒座DPC。該等引線LD8係用以在製造半導體裝置PKG時將晶粒座DPC支撐至引線框架的框架主體。此外，引線LD6係一體地耦合至晶粒座DPH。此引線LD6係用以在製造半導體裝置PKG時將晶粒座DPH支撐至引線框架的框架主體。再者，引線LD7係一體地耦合至晶粒座DPL。此引線LD7係用以在製造半導體裝置PKG時將晶粒座DPL支撐至引線框架的框架主體。
並且，一體地耦合至晶粒座DPH的懸浮引線TL係設置於靠近密封部MR之側表面MRc2的一側，且一體地耦合至晶粒座DPL的懸浮引線TL係設置於靠近密封部MR之側表面MRc4的一側。該等懸浮引線TL係用以在製造半導體裝置PKG時將晶粒座DPH及DPL支撐至引線框架的框架主體。懸浮引線TL暴露未從密封部MR的側表面暴露。
在半導體裝置PKG中，當功率MOSFET 1處於導通(ON)狀態時，電流從用於功率MOSFET 1之汲極的引線LD1通過半導體晶片CPH(功率MOSFET 1)而流至用於功率MOSFET 1之源極的引線LD2。並且，在半導體裝置PKG中，當功率MOSFET 2處於導通(ON)狀態時，電流從用於功率MOSFET 2之汲極的引線LD3通過半導體晶片CPL(功率MOSFET 2)而流至用於功率MOSFET 2之源極的引線LD4。 ＜半導體裝置之製造程序＞
接著，將描述以上圖2至10中所示之半導體裝置PKG的製造程序(組裝程序)。圖11至26為根據此實施例之半導體裝置PKG的製造程序中的平面圖及橫剖面圖。在圖11至26中，圖11、12、16、及20為平面圖，而圖13至15、17至19、及21至26為橫剖面圖。應注意，圖13、17、21、23、及25對應於在對應於圖7之橫剖面位置處的橫剖面圖，圖14及18對應於在對應於圖8之橫剖面位置處的橫剖面圖，且圖15、19、22、24、及26對應於在對應於圖9之橫剖面位置處的橫剖面圖。
為了製造半導體裝置PKG，首先，製備引線框架LF，並且製備半導體晶片CPC、CPH、及CPL。製備引線框架LF及半導體晶片CPC、CPH、及CPL的順序不受特別限制，且其可同時地製備。
如圖11所示，引線框架LF一體地包含框架主體(未圖示)、晶粒座DPC、DPH、及DPL、複數引線LD、引線耦合部LB1、LB2、LB3、及LB4、以及懸浮引線TL。各個引線LD的一端係耦合至框架主體。晶粒座DPC係透過引線LD8而耦合至框架主體，晶粒座DPH係透過引線LD1及LD6及懸浮引線TL而耦合至框架主體，且晶粒座DPL係透過引線LD3及LD7及懸浮引線TL而耦合至框架主體。引線框架LF較佳係由金屬材料所製成，該金屬材料主要係由銅(Cu)所製成，且具體上係由銅(Cu)或銅(Cu)合金所製成。圖11顯示引線框架LF之用於製造一個半導體裝置PKG的區域。
應注意，在引線框架LF之晶粒座DPC、DPH、及DPL的主表面DPCa、DPHa、及DPLa指向上方的狀態下執行以下程序，直到透過模製程序形成密封部MR為止。
接著，如圖12至15所示，進行半導體晶片CPH、CPL、及CPC的晶粒接合程序。亦即，半導體晶片CPH係經由接合材料BD1a而安裝(設置)於引線框架LF之晶粒座DPH的主表面DPHa上，半導體晶片CPL係經由接合材料BD2a而安裝(設置)於引線框架LF之晶粒座DPL的主表面DPLa上，且半導體晶片CPC係經由接合材料BD3a而安裝(設置)於引線框架LF之晶粒座DPC的主表面DPCa上。例如，在將接合材料BD1a塗佈(提供)於晶粒座DPH的主表面DPHa上、將接合材料BD2a塗佈(提供)於晶粒座DPL的主表面DPLa上、且將接合材料BD3a塗佈(提供)於晶粒座DPC的主表面DPCa上之後，可在晶粒座DPH、DPL、及DPC的主表面DPHa、DPLa、及DPCa上分別安裝半導體晶片CPH、CPL、及CPC。此時，半導體晶片CPH、CPL、及CPC係安裝成使得半導體晶片CPH、CPL、及CPC的背表面指向晶粒座DPH、DPL、及DPC的主表面DPHa、DPLa、及DPCa。接合材料BD1a、BD2a、及BD3a之各者為糊狀接合材料(黏合材料)，且較佳為銀膠，但尚未固化。
接著，進行設置金屬板MP1及MP2的程序。具體而言，首先，將接合材料BD5a塗佈(提供)於引線耦合部LB2上，將接合材料BD7a塗佈(提供)於引線耦合部LB4上，將接合材料BD4a塗佈(提供)至用於半導體晶片CPH之源極的銲墊PDHS1上，並且將接合材料BD6a塗佈(提供)至用於半導體晶片CPL之源極的銲墊PDLS1上。接著，如圖16至19所示，將金屬板MP1設置(安裝)於半導體晶片CPH及引線耦合部LB2上，並且將金屬板MP2設置(安裝)於半導體晶片CPL及引線耦合部LB4上。此時，金屬板MP1係設置成使得金屬板MP1的一部分係經由接合材料BD4a而設置在用於半導體晶片CPH之源極的銲墊PDHS1上，而金屬板MP1的另一部分係經由接合材料BD5a而設置在引線耦合部LB2上。並且，金屬板MP2係設置成使得金屬板MP2的一部分係經由接合材料BD6a而設置在用於半導體晶片CPL之源極的銲墊PDLS1上，而金屬板MP2的另一部分係經由接合材料BD7a而設置在引線耦合部LB4上。接合材料BD4a、BD5a、BD6a、及BD7a之各者為糊狀接合材料(黏合材料)，且較佳為銀膠，但尚未固化。
接著，進行使接合材料BD1a、BD2a、BD3a、BD4a、BD5a、BD6a、及BD7a固化的程序(熱處理)。因此，形成由固化的接合材料BD1a所製成的接合材料(黏合層)BD1、由固化的接合材料BD2a所製成的接合材料(黏合層)BD2、以及由固化的接合材料BD3a所製成的接合材料(黏合層)BD3。此外，亦形成由固化的接合材料BD4a所製成的接合材料(黏合層)BD4、由固化的接合材料BD5a所製成的接合材料(黏合層)BD5、由固化的接合材料BD6a所製成的接合材料(黏合層)BD6、以及由固化的接合材料BD7a所製成的接合材料(黏合層)BD7。半導體晶片CPH係藉由接合材料BD1而接合和固定至晶粒座DPH，半導體晶片CPL係藉由接合材料BD2而接合和固定至晶粒座DPL，並且半導體晶片CPC係藉由接合材料BD3而接合和固定至晶粒座DPC。金屬板MP1係藉由接合材料BD4而接合和固定至用於半導體晶片CPH之源極的銲墊PDHS1，且藉由接合材料BD5而接合和固定至引線耦合部LB2。金屬板MP2係藉由接合材料BD6而接合和固定至用於半導體晶片CPL之源極的銲墊PDLS1，且藉由接合材料BD7而接合和固定至引線耦合部LB4。
接著，如圖20所示，進行導線接合程序。具體而言，半導體晶片CPH的複數銲墊(PDHG、PDHS2、PDHA、PDHC)與半導體晶片CPC的複數銲墊(PDC)係經由導線BW而電連接，半導體晶片CPL的複數銲墊(PDLG、PDLS2、PDLA、PDLC)與半導體晶片CPC的複數銲墊(PDC)係經由導線BW而電連接，且半導體晶片CPC的複數銲墊(PDC)與引線框架LF的複數引線(LD5a、LD5b)係經由導線BW而電連接。
亦可使用由與導線BW不同之材料所製成的複數類型的導線。例如，半導體晶片CPC的複數銲墊(PDC)與引線框架LF的複數引線(LD5a、LD5b)係經由銅(Cu)所製成之導線BW而電連接。然後，半導體晶片CPH的複數銲墊(PDHG、PDHS2、PDHA、PDHC)與半導體晶片CPC的複數銲墊(PDC)係經由金(Au)所製成之導線BW而電連接，且半導體晶片CPL的複數銲墊(PDLG、PDLS2、PDLA、PDLC)與半導體晶片CPC的複數銲墊(PDC)係經由金(Au)所製成之導線BW而電連接。
接著，進行模製程序(形成密封部MR之程序)。具體而言，首先，如圖21及22所示，藉由模製模具(下部模製模具)KG1及模製模具(上部模製模具)KG2將引線框架LF夾在中間。此時，引線框架LF係被模製模具KG1及模製模具KG2夾在中間，使得晶粒座DPH、DPL、及DPC、半導體晶片CPH、CPL、及CPC、金屬板MP1及MP2、導線BW、引線LD的內側引線部、及引線耦合部LB1、LB2、LB3、及LB4係設置於模製模具KG1與KG2之間的空腔CAV中。晶粒座DPH、DPL、及DPC的背表面DPCb、DPHb、及DPLb之各者係與模製模具KG1的上表面相接觸。引線LD的外側引線部位在空腔CAV的外部，且被夾在模製模具KG1與模製模具KG2之間。然後，如圖23及24所示，將用以形成密封部MR之樹脂材料MR1注入(導入)模製模具KG1與KG2之間的空腔CAV中。欲注入之樹脂材料MR1係由例如熱固性樹脂材料所製成，且可包含填料等。之後，進行使注入空腔CAV中之樹脂材料MR1固化的程序(熱處理)。因此，形成由固化的樹脂材料MR1所製成的密封部MR。然後，將模製模具KG1及模製模具KG2分離，並且將引線框架LF與密封部MR一起取出，如圖25及26所示。
藉由如上述之模製程序，形成半導體晶片CPC、CPH、及CPL、晶粒座DPC、DPH、及DPL、複數導線BW、金屬板MP1及MP2、引線耦合部LB1、LB2、LB3、及LB4、及複數引線LD之內側引線部被密封於其中的密封部MR。從圖25及圖26可看出，在模製程序中形成密封部MR，使得晶粒座DPC、DPH、及DPL的背表面DPCb、DPHb、及DPLb係從密封部MR的主表面MRa暴露。
應注意，直到此模製程序為止的該等程序係在晶粒座DPC、DPH、及DPL的主表面DPCa、DPHa、及DPLa朝上的狀態下進行。因此，在透過進行模製程序而形成密封部MR的階段，密封部MR的背表面MRb係朝向上方。然而，當加工後之半導體裝置PKG被安裝在配線板等上時，半導體裝置PKG係安裝在配線板上以使得密封部MR的背表面MRb面向配線板。
接著，根據需要而在從密封部MR暴露的引線LD之外側引線部之各者上形成鍍層(未圖示)。之後，將引線框架LF的頂部及底部(前後)與密封部MR一起倒置，然後在密封部MR外部的預定位置處切割引線LD，並且使其與引線框架LF的框架主體分離。
接著，使從密封部MR突出的引線LD之外側引線部彎曲(引線處理、引線形成)。
藉上述方法，製造了圖2至10所示之半導體裝置PKG。 ＜半導體裝置PKG之安裝範例＞
圖27至30為顯示半導體裝置PKG安裝在配線板PB1上之狀態的橫剖面圖。應注意，圖27對應於在對應於圖7之橫剖面位置處的橫剖面圖，圖28對應於在對應於圖8之橫剖面位置處的橫剖面圖，圖29對應於在對應於圖9之橫剖面位置處的橫剖面圖，且圖30對應於在對應於圖10之橫剖面位置處的橫剖面圖。
如圖27至30所示，半導體裝置PKG係安裝在配線板PB1的主表面PB1a上，其中密封部MR的背表面MRb指向配線板PB1的主表面(上表面)PB1a。並且，各個半導體裝置PKG的複數引線LD係經由導電性接合材料SD(如銲料)而接合和固定至形成於配線板PB1之主表面PB1a上的複數端子(電極)TM。亦即，各個半導體裝置PKG的複數引線LD係經由導電性接合材料SD而電連接至形成於配線板PB1之主表面PB1a上的複數端子TM。接合材料SD較佳係由銲料所製成。
此外，在圖27至30之情況下，在安裝在配線板PB1上之半導體裝置PKG之密封部MR的主表面MRa上，經由絕緣黏合材料BD11而設置(安裝)散熱器(底盤)HS。作為絕緣黏合材料BD11，例如，可使用具有絕緣特性的導熱膏。作為散熱器HS，例如，可使用鰭片型散熱器。
在半導體裝置PKG中，晶粒座DPC、DPH、及DPL的背表面DPCb、DPHb、及DPLb係從密封部MR的主表面MRa暴露，且晶粒座DPC、DPH、及DPL的背表面DPCb、DPHb、及DPLb係經由絕緣接合材料BD11而接合至散熱器HS。因此，在半導體裝置PKG中之半導體晶片CPC、CPH、及CPL中所產生的熱可透過晶粒座DPC、DPH、及DPL與黏合材料BD11(導熱膏)而散逸至散熱器HS。
並且，藉由使用絕緣黏合材料BD11將散熱器HS附著於半導體裝置PKG，可將具有大熱容量(大體積)的散熱器HS附著於半導體裝置PKG，同時避免半導體裝置PKG的晶粒座DPC、DPH、及DPL經由黏合材料BD11及散熱器HS而彼此電連接。 ＜主要特徵及功效＞
此實施例的主要特徵在於適當地設置半導體裝置PKG中之接合材料(黏合層)BD1、BD2、BD3、BD4、BD5、BD6、及BD7的彈性模數。具體而言，接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數低於接合材料BD5及BD7之各者的彈性模數。亦即，接合材料BD1、BD2、BD3、BD4、及BD6的彈性模數低，而接合材料BD5及BD7的彈性模數高。換言之，低彈性接合材料用作接合材料BD1、BD2、BD3、BD4、及BD6，而高彈性接合材料用作接合材料BD5及BD7。
應注意，接合材料BD1、BD2、BD4、BD5、BD6、及BD7具有導電性，而接合材料BD3可根據情況而為具導電性或絕緣性。然而，接合材料BD3(BD3a)較佳係由與接合材料BD1及BD2(BD1a、BD2a)相同的材料所製成。因此，可使半導體裝置PKG的製造程序(更具體而言，晶粒接合程序)簡化，並且可使半導體裝置PKG的製造成本降低。當接合材料BD3(BD3a)係由與接合材料BD1及BD2(BD1a、BD2a)相同的材料所製成時，接合材料BD3亦具有導電性。
圖31為匯總了低彈性接合材料與高彈性接合材料之特性以進行比較的表格，且顯示出低彈性接合材料與高彈性接合材料皆由銀膠所製成的情況。
低彈性接合材料具有比高彈性接合材料更低的彈性模數。並且，從圖31的表格可看出，低彈性接合材料具有比高彈性接合材料更低的銀(Ag)含量。此歸因於當接合材料中之銀(Ag)的比率減低時，接合材料中之樹脂成分的比率增加，因此使得彈性模數減低。
並且，從圖31的表格可看出，低彈性接合材料具有比高彈性接合材料更低的導熱性和更高的體積電阻率(電阻率)。此歸因於當銀(Ag)含量低時，導熱性減低且體積電阻率(電阻率)增加，因此與具有較高銀(Ag)含量的高彈性接合材料相比，具有較低銀(Ag)含量的低彈性接合材料具有低導熱性和高體積電阻率。
考慮到低彈性接合材料與高彈性接合材料之各者的特性，在此實施例中，將高彈性接合材料應用於接合材料BD5及BD7，並且將低彈性接合材料應用於接合材料BD1、BD2、BD3、BD4、及BD6。因此，可使得半導體裝置PKG的整體可靠度獲得改善，以下將具體描述其原因。
首先，探討接合材料BD1、BD2、及BD3。接合材料BD1、BD2、及BD3之各者為用於將半導體晶片(CPH、CPL、CPC)接合至晶粒座(DPH、DPL、DPC)的接合材料。如上所述，由於半導體晶片CPH及CPL皆為在其中形成用於開關之場效電晶體(功率電晶體)的半導體晶片，因此大量的熱在運行期間產生。因此，半導體晶片CPH及CPL可能為熱源，並且，由於晶粒座(DPH、DPL、DPC)及半導體晶片(CPH、CPL、CPC)係由不同材料所製成，因此晶粒座(DPH、DPL、DPC)的熱膨脹係數與半導體晶片(CPH、CPL、CPC)的熱膨脹係數彼此不同。因此，當半導體晶片CPH及CPL、接合材料BD1及BD2、以及晶粒座DPH及DPL的溫度因半導體晶片CPH及CPL運行期間之熱生成而增加時，由於晶粒座DPH及DPL與半導體晶片CPH及CPL之間的熱膨脹係數差異，使得在介於晶粒座DPH及DPL與半導體晶片CPH及CPL之間的接合材料BD1及BD2中產生強應力。此應力可能導致在接合材料BD1及BD2中產生裂紋。由於介於晶粒座DPH及DPL與半導體晶片CPH及CPL之間的接合材料BD1及BD2中之裂紋的出現可能導致半導體裝置PKG的可靠度降低，因此期望將其避免。
因此，在此實施例中，較佳係使接合材料BD1及BD2的彈性模數減低，因此較佳係將低彈性接合材料應用於接合材料BD1及BD2。當接合材料BD1及BD2的彈性模數減低時，即使半導體晶片CPH及CPL、接合材料BD1及BD2、及晶粒座DPH及DPL的溫度因半導體晶片CPH及CPL之熱生成而增加、且因晶粒座DPH及DPL與半導體晶片CPH及CPL之間的熱膨脹係數差異而造成之應力在接合材料BD1及BD2中產生，仍然較不易在接合材料BD1及BD2中出現裂紋。亦即，當對接合材料BD1及BD2的彈性模數較低的情況與其彈性模數較高的情況進行比較時，在接合材料BD1及BD2之彈性模數較低的情況下，較不易在接合材料BD1及BD2中出現因半導體晶片CPH及CPL中之熱生成導致的產生於接合材料BD1及BD2中之應力而造成之裂紋。藉由減低接合材料BD1及BD2之彈性模數，當半導體晶片CPH及CPL產生熱時因晶粒座DPH及DPL與半導體晶片CPH及CPL之間的熱膨脹係數差異而在接合材料BD1及BD2中產生之應力(應變)可受到抑制，因此可抑制接合材料BD1及BD2中之裂紋的發生。由於可抑制接合材料BD1及BD2中之裂紋的發生，因此可改善半導體裝置PKG的可靠度。例如，當在接合材料BD1及BD2中出現裂紋時，半導體晶片CPH之背表面電極BEH與晶粒座DPH之間的連接電阻及半導體晶片CPL之背表面電極BEL與晶粒座DPL之間的連接電阻增加，導致功率MOSFET 1及2的導通電阻(導通時之電阻)增加。並且，當在接合材料BD1及BD2中出現裂紋時，感測MOSFET 3及4中流動之電流與功率MOSFET 1及2中流動之電流之間的比率(感測比率)改變，因此感測MOSFET 3及4對功率MOSFET 1及2之電流的感測精確度降低。由於在此實施例中使得接合材料BD1及BD2的彈性模數減低，因此可抑制接合材料BD1及BD2中之裂紋的發生，因此可避免此等問題。
與半導體晶片CPH及CPL相比，在運行期間於半導體晶片CPC中產生的熱量較小。因此，即使未使接合材料BD3的彈性模數減低，在接合材料BD3中出現裂紋的風險仍是低的。因此，可將低彈性接合材料及高彈性接合材料之任一者應用於接合材料BD3。再者，接合材料BD3可具導電性或絕緣性。然而，在半導體裝置PKG的製造中，較佳係使用與接合材料BD1及BD2(BD1a、BD2a)相同的材料以形成接合材料BD3(BD3a)，因此較佳係與接合材料BD1及BD2相似地將低彈性接合材料應用於接合材料BD3。藉由使用與接合材料BD1及BD2(BD1a、BD2a)相同的材料以形成接合材料BD3(BD3a)，可使半導體裝置PKG的製造程序(更具體而言，晶粒接合程序)簡化，並且可使半導體裝置PKG的製造成本降低。
接著，探討接合材料BD4及BD6。接合材料BD4及BD6為用於將金屬板MP1及MP2接合至半導體晶片CPH及CPL之銲墊PDHS1及PDLS1的接合材料。如上所述，在半導體晶片CPH及CPL中產生的熱量很大，且半導體晶片CPH及CPL可能為熱源。並且，由於金屬板MP1及MP2與半導體晶片CPH及CPL係由不同材料所製成，因此金屬板MP1及MP2之熱膨脹係數與半導體晶片CPH及CPL之熱膨脹係數彼此不同。因此，當半導體晶片CPH及CPL、接合材料BD4及BD6、以及金屬板MP1及MP2的溫度因半導體晶片CPH及CPL運行期間之熱生成而增加時，由於金屬板MP1及MP2與半導體晶片CPH及CPL之間的熱膨脹係數差異，使得在介於金屬板MP1及MP2與半導體晶片CPH及CPL之間的接合材料BD4及BD6中產生強應力。此應力可能導致在接合材料BD4及BD6中產生裂紋。由於介於金屬板MP1及MP2與半導體晶片CPH及CPL的銲墊PDHS1及PDLS1之間的接合材料BD4及BD6中之裂紋的出現可能導致半導體裝置PKG的可靠度降低，因此期望將其避免。
因此，在此實施例中，較佳係使接合材料BD4及BD6的彈性模數減低，因此較佳係將低彈性接合材料應用於接合材料BD4及BD6。當接合材料BD4及BD6的彈性模數減低時，即使半導體晶片CPH及CPL、接合材料BD4及BD6、及金屬板MP1及MP2的溫度因半導體晶片CPH及CPL之熱生成而增加、且因金屬板MP1及MP2與半導體晶片CPH及CPL之間的熱膨脹係數差異而造成之應力在接合材料BD4及BD6中產生，仍然較不易在接合材料BD4及BD6中出現裂紋。亦即，當對接合材料BD4及BD6的彈性模數較低的情況與其彈性模數較高的情況進行比較時，在接合材料BD4及BD6之彈性模數較低的情況下，較不易在接合材料BD4及BD6中出現因半導體晶片CPH及CPL中之熱生成導致的產生於接合材料BD4及BD6中之應力而造成之裂紋。藉由減低接合材料BD4及BD6之彈性模數，當半導體晶片CPH及CPL產生熱時因金屬板MP1及MP2與半導體晶片CPH及CPL之間的熱膨脹係數差異而在接合材料BD4及BD6中產生之應力(應變)可受到抑制，因此可抑制接合材料BD4及BD6中之裂紋的發生。由於可抑制接合材料BD4及BD6中之裂紋的發生，因此可改善半導體裝置PKG的可靠度。例如，當在接合材料BD4及BD6中出現裂紋時，半導體晶片CPH之銲墊PDHS1與金屬板MP1之間的連接電阻及半導體晶片CPL之銲墊PDLS1與金屬板MP2之間的連接電阻增加，導致功率MOSFET 1及2的導通電阻(導通時之電阻)增加。由於在此實施例中使得接合材料BD4及BD6的彈性模數減低，因此可抑制接合材料BD4及BD6中之裂紋的發生，因此可避免此等問題。
接著，探討接合材料BD5及BD7。接合材料BD5及BD7為用於將金屬板MP1及MP2接合至引線耦合部LB2及LB4的接合材料。如上所述，在半導體晶片CPH及CPL中產生的熱量很大，且半導體晶片CPH及CPL可能為熱源。由於金屬板MP1及MP2係經由接合材料BD4及BD6而接合至半導體晶片CPH及CPL的銲墊PDHS1及PDLS1，因此在半導體晶片CPH及CPL中產生的熱係透過接合材料BD4及BD6而傳遞至金屬板MP1及MP2，並且進一步透過接合材料BD5及BD7而傳遞至引線耦合部LB2及LB4。然而，金屬板MP1及MP2與引線耦合部LB2及LB4係由相同材料(相同金屬材料)所製成。引線耦合部LB2及LB4較佳係由銅或銅合金所製成。因此，金屬板MP1及MP2之熱膨脹係數與引線耦合部LB2及LB4之熱膨脹係數係實質上彼此相等。因此，即使在半導體晶片CPH及CPL中產生的熱被傳遞至金屬板MP1及MP2及引線耦合部LB2及LB4、且金屬板MP1及MP2、接合材料BD5及BD7、及引線耦合部LB2及LB4之溫度增加時，在介於金屬板MP1及MP2與引線耦合部LB2及LB4之間的接合材料BD5及BD7中產生的應力也不會增加太多。因此，即使在半導體晶片CPH及CPL中產生的熱被傳遞至金屬板MP1及MP2及引線耦合部LB2及LB4時，在介於金屬板MP1及MP2與引線耦合部LB2及LB4之間的接合材料BD5及BD7中出現裂紋的風險仍是低的。亦即，當與此實施例不同而將具有相同彈性模數的接合材料使用於所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7時，因半導體晶片CPH及CPL中所產生之熱而導致在接合材料BD5及BD7中出現裂紋的風險比因半導體晶片CPH及CPL中所產生之熱而導致在接合材料BD1、BD2、BD3、BD4、及BD6中出現裂紋的風險小得多。
如上所述，為了降低因半導體晶片CPH及CPL中所產生之熱而導致在接合材料BD1、BD2、BD3、BD4、及BD6中出現裂紋的風險，期望使接合材料BD1、BD2、BD3、BD4、及BD6的彈性模數減低。另一方面，由於因半導體晶片CPH及CPL中所產生之熱而導致在接合材料BD5及BD7中出現裂紋的風險原本即較低，因此不需為了防止因半導體晶片CPH及CPL中產生之熱所導致之裂紋而減低接合材料BD5及BD7的彈性模數。而是，出於以下理由而期望使接合材料BD5及BD7的彈性模數增加。
亦即，金屬板MP1與引線耦合部LB2之間的接合面積(接合材料BD5的平面面積)小於半導體晶片CPH與晶粒座DPH之間的接合面積(接合材料BD1的平面面積)及半導體晶片CPL與晶粒座DPL之間的接合面積(接合材料BD2的平面面積)。並且，金屬板MP1與引線耦合部LB2之間的接合面積(接合材料BD5的平面面積)小於金屬板MP1與半導體晶片CPH的銲墊PDHS1之間的接合面積(接合材料BD4的平面面積)及金屬板MP2與半導體晶片CPL的銲墊PDLS1之間的接合面積(接合材料BD6的平面面積)。此外，金屬板MP2與引線耦合部LB4之間的接合面積(接合材料BD7的平面面積)小於半導體晶片CPH與晶粒座DPH之間的接合面積(接合材料BD1的平面面積)及半導體晶片CPL與晶粒座DPL之間的接合面積(接合材料BD2的平面面積)。再者，金屬板MP2與引線耦合部LB4之間的接合面積(接合材料BD7的平面面積)小於金屬板MP1與半導體晶片CPH的銲墊PDHS1之間的接合面積(接合材料BD4的平面面積)及金屬板MP2與半導體晶片CPL的銲墊PDLS1之間的接合面積(接合材料BD6的平面面積)。亦即，當進行比較時，雖然接合材料BD1、BD2、BD3、BD4、及BD6之各者的平面尺寸(平面面積)相對大，但接合材料BD5及BD7之各者的平面尺寸(平面面積)相對小。因此，若具有小平面尺寸(平面面積)之接合材料BD5及BD7的電阻率(體積電阻率)低，則金屬板MP1與引線耦合部LB2之間通過接合材料BD5的連接電阻及金屬板MP2與引線耦合部LB4之間通過接合材料BD7的連接電阻增加，此為非所欲的。
因此，對於平面尺寸(平面面積)小於接合材料BD1、BD2、BD3、BD4、及BD6的接合材料BD5及BD7而言，較佳係減小電阻率(體積電阻率)，因此使用高彈性接合材料。如上所述，由於高彈性接合材料具有高銀含量，並從而具有低電阻率(體積電阻率)，因此可藉由將高彈性接合材料使用於接合材料BD5及BD7而使接合材料BD5及BD7的電阻率(體積電阻率)減小。因此，可抑制金屬板MP1與引線耦合部LB2之間通過接合材料BD5的連接電阻及金屬板MP2與引線耦合部LB4之間通過接合材料BD7的連接電阻。因此，可改善半導體裝置PKG的性能。
同時，即使當接合材料BD1、BD2、BD3、BD4、及BD6的電阻率(體積電阻率)係因使用低彈性接合材料而增加時，接合材料BD1、BD2、BD3、BD4、及BD6的平面尺寸(平面面積)也相對較大，因此可抑制接合材料BD1、BD2、BD3、BD4、及BD6之各者的電阻(傳導電阻)。因此，可降低半導體晶片CPH之背表面電極BEH與晶粒座DPH之間的連接電阻、半導體晶片CPL之背表面電極BEL與晶粒座DPL之間的連接電阻、金屬板MP1與半導體晶片CPH之銲墊PDHS1之間的連接電阻、以及金屬板MP2與半導體晶片CPL之銲墊PDLS1之間的連接電阻。
因此，為了降低因半導體晶片CPH及CPL中所產生之熱而導致在接合材料BD1、BD2、BD3、BD4、及BD6中出現裂紋的風險，較佳係將低彈性接合材料使用於接合材料BD1、BD2、BD3、BD4、及BD6。同時，為了抑制金屬板MP1與引線耦合部LB2之間通過接合材料BD5的連接電阻及金屬板MP2與引線耦合部LB4之間通過接合材料BD7的連接電阻，較佳係將高彈性接合材料使用於接合材料BD5及BD7。
將進一步描述期望使用高彈性接合材料作為接合材料BD5及BD7的另一個原因。
引線框架LF在模製程序(形成密封部MR之程序)中被夾在模製模具KG1與模製模具KG2之間，且各個引線LD的外側引線部在此時被夾在模製模具KG1與模製模具KG2之間。引線耦合部LB2係與引線LD2一體地形成，而引線耦合部LB4係與引線LD4一體地形成，並且引線LD2及LD4之外側引線部亦被夾在模製模具KG1與模製模具KG2之間(見圖21及圖22)。由於引線LD2與引線耦合部LB2係一體地形成，因此在將引線耦合部LB2與金屬板MP1接合的接合材料BD5中產生應力，因為引線LD2的位置在引線LD2之外側引線部被夾在模製模具KG1與模製模具KG2之間時稍微移動。由於相同的理由，在將引線耦合部LB4與金屬板MP2接合的接合材料BD7中產生應力。再者，當引線框架LF被夾在模製模具KG1與模製模具KG2之間時，模製模具KG1及模製模具KG2被加熱至一預定溫度，例如160至190°C，更佳為大約170至180°C。模製模具KG1及模製模具KG2之加熱溫度高於當半導體晶片CPH及CPL之溫度在半導體裝置PKG運行期間因半導體晶片CPH及CPL中產生的熱而增加時所到達的溫度(半導體晶片CPH及CPL之到達溫度)。因此，當引線框架LF被夾在模製模具KG1與模製模具KG2之間時，在接合材料BD5及BD7中產生應力，且接合材料BD5及BD7被加熱。
高彈性接合材料及低彈性接合材料在高溫下皆易於軟化和減弱強度，但與低彈性接合材料相比，高彈性接合材料在高溫下的強度減低程度較低，因此高彈性接合材料在高溫下具有比低彈性接合材料更高的強度。這是因為，與低彈性接合材料相比，高彈性接合材料具有較高的銀(Ag)含量和較低比例的樹脂成分，且與具有高比例的樹脂成分之低彈性接合材料相比，具有低比例的樹脂成分之高彈性接合材料在高溫下的強度減低程度較小。因此，較佳係使用高彈性接合材料作為接合材料BD5及BD7，因此可增加在高溫下接合材料BD5及BD7的強度。因此，即使當引線框架LF於模製程序中被夾在模製模具KG1與模製模具KG2之間時，在將引線耦合部LB2與金屬板MP1接合的接合材料BD5及將引線耦合部LB4與金屬板MP2接合的接合材料BD7中產生應力，亦可抑制或避免因應力而引起之問題(例如，接合材料BD5及BD7之斷裂)發生。因此，可改善半導體裝置PKG之製造良率，並且可減低半導體裝置PKG之製造成本。並且，可改善半導體裝置PKG的可靠度。
另一方面，當引線框架LF於模製程序中被夾在模製模具KG1與模製模具KG2之間時，與在接合材料BD5及BD7中產生之應力相比，在接合材料BD1、BD2、BD3、BD4、及BD6中產生之應力相對較小。這是因為，設置在模製模具KG1上之引線框架LF中的晶粒座DPH、DPL、及DPC的背表面DPCb、DPHb、及DPLb係與模製模具KG1的上表面相接觸，因此晶粒座DPH、DPL、及DPC、以及安裝於其上之半導體晶片CPH、CPL、及CPC的位置係穩定的。因此，在接合材料BD1、BD2、BD3、BD4、及BD6中，經由在模製程序中將引線框架LF之引線LD的外側引線部夾在模製模具KG1與模製模具KG2之間而產生的應力相對較小。因此，無需在經由於模製程序中將引線框架LF之引線LD的外側引線部夾在模製模具KG1與模製模具KG2之間而產生的應力之考量下將高彈性接合材料應用於接合材料BD1、BD2、BD3、BD4、及BD6。
並且，經由在模製程序中將引線框架LF夾在中間，使得晶粒座DPH、DPL、及DPC、半導體晶片CPH、CPL、及CPC、金屬板MP1及MP2、以及接合材料BD1、BD2、BD3、BD4、及BD6的溫度增加。因此，可能在接合材料BD1、BD2、及BD3中產生因晶粒座DPH、DPL、及DPC與半導體晶片CPH、CPL、及CPC之間的熱膨脹係數差異而導致的應力，並且可能在接合材料BD4及BD6中產生因半導體晶片CPH及CPL與金屬板MP1及MP2之間的熱膨脹係數差異而導致的應力。然而，由於將低彈性接合材料使用於接合材料BD1、BD2、及BD3，因此可抑制在模製程序中於接合材料BD1、BD2、及BD3中因晶粒座DPH、DPL、及DPC與半導體晶片CPH、CPL、及CPC之間的熱膨脹係數差異而導致的應力產生。並且，由於將低彈性接合材料使用於接合材料BD4及BD6，因此可抑制在模製程序中於接合材料BD4及BD6中因半導體晶片CPH及CPL與金屬板MP1及MP2之間的熱膨脹係數差異而導致的應力產生。因此，可抑制或防止在模製程序中於接合材料BD1、BD2、BD3、BD4、及BD6中發生問題(例如，斷裂)。
另一方面，由於引線耦合部LB2係與模製模具KG1及KG2分離且處於漂浮狀態，因此其位置係不穩定的。因此，與接合材料BD1、BD2、BD3、BD4、及BD6相比，在接合材料BD5及BD7中，經由於模製程序中將引線框架LF之引線LD的外側引線部夾在模製模具KG1與模製模具KG2之間而產生的應力係相對大的。因此，期望增加接合材料BD5及BD7於高溫下的強度，且較佳係使用高彈性接合材料來實現。再者，由於金屬板MP1及MP2及引線耦合部LB2及LB4係由相同材料所製成，因此因金屬板MP1及MP2與引線耦合部LB2及LB4之間的熱膨脹係數差異而導致的應力幾乎不會在模製程序中於接合材料BD5及BD7中產生。
由於上述原因，針對半導體裝置PKG中之接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7適當地設定彈性模數。如上所述，較佳係將低彈性接合材料應用於接合材料BD1、BD2、BD3、BD4、及BD6，且接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數較低。同時，較佳係將高彈性接合材料應用於接合材料BD5及BD7，且接合材料BD5及BD7之各者的彈性模數較高。
因此，作為此實施例的主要特徵，使接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數低於接合材料BD5及BD7之各者的彈性模數。換言之，使接合材料BD5及BD7之各者的彈性模數高於接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數。因此，由於可減小接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數，並且可增加接合材料BD5及BD7之各者的彈性模數，因此可獲得上述效果，並且可改善半導體裝置PKG之整體可靠度及性能。
並且，較佳係將相同(通用)的接合材料使用於接合材料BD1、BD2、BD3、BD4、及BD6。亦即，較佳係將相同(通用)的接合材料使用於上述的接合材料BD1a、BD2a、BD3a、BD4a、及BD6a。因此，可簡單地執行半導體裝置PKG的製造程序，並且可減少半導體裝置的製造成本。應注意，當將相同的接合材料使用於接合材料BD1、BD2、BD3、BD4、及BD6時，接合材料BD1之彈性模數、接合材料BD2之彈性模數、接合材料BD3之彈性模數、接合材料BD4之彈性模數、及接合材料BD6之彈性模數幾乎彼此相等。
並且，較佳係將相同(通用)的接合材料使用於接合材料BD5及BD7。亦即，較佳係將相同(通用)的接合材料使用於上述的接合材料BD5a及BD7a。因此，可簡單地執行半導體裝置PKG的製造程序，並且可減少半導體裝置的製造成本。應注意，當將相同的接合材料使用於接合材料BD5及BD7時，接合材料BD5之彈性模數及接合材料BD7之彈性模數幾乎彼此相等。
再者，接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數(在25°C下的彈性模數)更佳為大約1至3 GPa(十億帕)。此外，接合材料BD5及BD7之各者的彈性模數(在25°C下的彈性模數)更佳為大約10至20 GPa。因此，可使接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7最佳化，並且可精確地獲得上述效果。
如上所述，在銀膠的實例中，銀含量與彈性模數彼此相關，且彈性模數隨著銀含量減低而變得更低。因此，此實施例的主要特徵為使接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數低於接合材料BD5及BD7之各者的彈性模數，且這可用另一種方式表示如下。亦即，當以另一種方式表示此實施例的主要特徵時，使用銀膠(銀膠接合材料)作為接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7，並且使接合材料BD1、BD2、BD3、BD4、及BD6之各者的銀(Ag)含量低於接合材料BD5及BD7之各者的銀(Ag)含量。因此，由於可減小接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數，且可增加接合材料BD5及BD7之各者的彈性模數，因此可獲得上述效果，並且可改善半導體裝置PKG之整體性能及可靠度。
接合材料BD1、BD2、BD3、BD4、及BD6之各者的銀(Ag)含量更佳為大約82至88之重量百分比(wt%)。並且，接合材料BD5及BD7之各者的銀(Ag)含量更佳為大約90至96之重量百分比。因此，可使接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7最佳化，並且可精確地獲得上述效果。
為了簡化半導體裝置的製造程序，與此實施例不同而將相同(通用)的材料使用於所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7係更有利的。然而，在此情況下，所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7係形成為具有低彈性模數，或者所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7係形成為具有高彈性模數。若所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7之彈性模數較高，則存在因半導體晶片CPH及CPL之運行期間所產生之熱而導致在接合材料BD1、BD2、BD3、BD4、及BD6中發生問題(裂紋)的風險。同時，若所有的接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7之彈性模數較低，則存在接合材料BD5及BD7中發生上述問題(連接電阻增加和在模製程序中發生斷裂)的風險。本申請案之發明人研究了依據接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7之各者的彈性模數差異而發生的問題，並因此採用如本實施例之接合材料BD1、BD2、BD3、BD4、及BD6之各者的彈性模數低於接合材料BD5及BD7之各者的彈性模數之配置。亦即，因為已針對接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7之各者研究了依據彈性模數差異而發生的問題，因此可達到此效果。
並且，在此實施例中已說明將半導體晶片CPH、CPL、及CPC密封和封裝在一起的情況。作為另一實施例，可將半導體晶片CPH、CPL、及CPC分開地密封和封裝。在此情況下，例如，包含半導體晶片CPH之半導體裝置(半導體封裝)的橫剖面結構與圖7所示者相同，並且此半導體裝置包含半導體晶片CPH、晶粒座DPH、金屬板MP1、複數引線LD(包括引線LD1、LD2、及LD6)、引線耦合部LB1及LB2、接合材料BD1、BD4、及BD5、以及將其密封的密封部MR。在此情況下，半導體晶片CPH之銲墊PDHA、PDHC、PDHG、及PDHS2係經由導線BW而電連接至引線LD。同樣在此情況下，在包含半導體晶片CPH的半導體裝置中，接合材料BD1及BD4之各者的彈性模數低於接合材料BD5的彈性模數，並且從另一個觀點來看，接合材料BD1及BD4之各者的銀(Ag)含量低於接合材料BD5的銀(Ag)含量。在此情況下，包含半導體晶片CPH的半導體裝置(半導體封裝)不包含半導體晶片CPL及CPC、晶粒座DPL及CPC、金屬板MP2、複數引線LD3、LD4、LD5a、LD5b、LD7、及LD8、引線耦合部LB3及LB4、及接合材料BD2、BD3、BD6、及BD7。 (第二實施例)
圖32為匯總了第一實施例及第二實施例之各者中之接合材料BD1、BD2、BD3、BD4、BD5、BD6、及BD7的表格。
在第一實施例中，如上所述，將低彈性接合材料應用於接合材料BD1、BD2、BD3、BD4、及BD6，並且將高彈性接合材料應用於接合材料BD5及BD7。
在第二實施例中，將低彈性接合材料應用於接合材料BD1、BD2、及BD3，並且將高彈性接合材料應用於接合材料BD4、BD5、BD6、及BD7。亦即，在第二實施例中，接合材料BD1、BD2、及BD3之各者的彈性模數低於接合材料BD4、BD5、BD6、及BD7之各者的彈性模數。從另一個觀點來看，在第二實施例中，接合材料BD1、BD2、及BD3之各者的銀(Ag)含量低於接合材料BD4、BD5、BD6、及BD7之各者的銀(Ag)含量。由於除此之外第二實施例與第一實施例實質相同，因此在此將省略其重複敘述。
在第二實施例中，如同上述的第一實施例，將低彈性接合材料應用於將半導體晶片CPH、CPL、及CPC接合至晶粒座DPH、DPL、及CPC的接合材料BD1、BD2、及BD3。在第二實施例中將低彈性接合材料應用於接合材料BD1、BD2、及BD3的理由與第一實施例相同。同樣在第二實施例中，藉由減低接合材料BD1及BD2之彈性模數，當半導體晶片CPH及CPL產生熱時因晶粒座DPH及DPL與半導體晶片CPH及CPL之間的熱膨脹係數差異而在接合材料BD1及BD2中產生之應力(應變)可受到抑制，並且可抑制接合材料BD1及BD2中之裂紋的發生，如同第一實施例。由於可抑制接合材料BD1及BD2中之裂紋的發生，因此可改善半導體裝置PKG的可靠度。此外，同樣在第二實施例中，較佳係不僅將低彈性接合材料應用於接合材料BD1及BD2，而且還應用於接合材料BD3，如同上述的第一實施例。因此，接合材料BD3(BD3a)可由與接合材料BD1及BD2(BD1a、BD2a)相同的接合材料形成，因此可使半導體裝置PKG的製造程序(更具體而言，晶粒接合程序)簡化，並且可使半導體裝置PKG的製造成本降低。
並且，半導體晶片CPH的背表面電極BEH與晶粒座DPH之間的接合面積(對應於接合材料BD1的平面面積)係與半導體晶片CPH的面積實質相同，並且係相對較大。再者，半導體晶片CPL的背表面電極BEL與晶粒座DPL之間的接合面積(對應於接合材料BD2的平面面積)係與半導體晶片CPL的面積實質相同，並且係相對較大。半導體晶片CPH的背表面電極BEH與晶粒座DPH之間的大接合面積係用以減小半導體晶片CPH的背表面電極BEH與晶粒座DPH之間通過接合材料BD1的連接電阻。並且，半導體晶片CPL的背表面電極BEL與晶粒座DPL之間的大接合面積係用以減小半導體晶片CPL的背表面電極BEL與晶粒座DPL之間通過接合材料BD2的連接電阻。因此，即使在將低彈性接合材料用作接合材料BD1的情況下，亦可輕易地抑制半導體晶片CPH的背表面電極BEH與晶粒座DPH之間通過接合材料BD1的連接電阻，並且即使在將低彈性接合材料用作接合材料BD2的情況下，亦可輕易地抑制半導體晶片CPL的背表面電極BEL與晶粒座DPL之間通過接合材料BD2的連接電阻。
同時，接合材料BD4及BD6為用於將金屬板MP1及MP2接合至半導體晶片CPH及CPL之銲墊PDHS1及PDLS1的接合材料。金屬板MP1與半導體晶片CPH之銲墊PDHS1之間的接合面積(對應於接合材料BD4的平面面積)小於半導體晶片CPH的背表面電極BEH與晶粒座DPH之間的接合面積(對應於接合材料BD1的平面面積)。並且，金屬板MP2與半導體晶片CPL之銲墊PDLS1之間的接合面積(對應於接合材料BD6的平面面積)小於半導體晶片CPL的背表面電極BEL與晶粒座DPL之間的接合面積(對應於接合材料BD2的平面面積)。亦即，接合材料BD4及BD6之各者的平面尺寸(平面面積)小於接合材料BD1及BD2之各者的平面尺寸(平面面積)。因此，金屬板MP1與半導體晶片CPH之銲墊PDHS1之間通過接合材料BD4的連接電阻往往大於半導體晶片CPH的背表面電極BEH與晶粒座DPH之間通過接合材料BD1的連接電阻。並且，金屬板MP2與半導體晶片CPL之銲墊PDLS1之間通過接合材料BD6的連接電阻往往大於半導體晶片CPL的背表面電極BEL與晶粒座DPL之間通過接合材料BD2的連接電阻。
因此，在第二實施例中，在著重於減小金屬板MP1與半導體晶片CPH之銲墊PDHS1之間通過接合材料BD4的連接電阻、及金屬板MP2與半導體晶片CPL之銲墊PDLS1之間通過接合材料BD6的連接電阻之情況下，將高彈性接合材料應用於接合材料BD4及BD6。如上所述，高彈性接合材料具有高銀含量且因此具有低電阻率(體積電阻率)，並且可藉由使用高彈性接合材料作為接合材料BD4及BD6而使接合材料BD4及BD6的電阻率(體積電阻率)減小。因此，可抑制金屬板MP1與半導體晶片CPH之銲墊PDHS1之間通過接合材料BD4的連接電阻、及金屬板MP2與半導體晶片CPL之銲墊PDLS1之間通過接合材料BD6的連接電阻。因此，可進一步減小半導體晶片CPH(功率MOSFET 1)之導通電阻(導通時之電阻)及半導體晶片CPL(功率MOSFET 2)之導通電阻(導通時之電阻)。
同樣在第二實施例中，如同上述之第一實施例而將高彈性接合材料應用於接合材料BD5及BD7，且其原因與第一實施例相同。因此，在此將省略關於接合材料BD5及BD7的重複敘述。
當著重於盡可能防止因半導體晶片CPH及CPL運行期間之熱生成而導致在接合材料BD1、BD2、BD4、及BD6中出現裂紋、和盡可能改善半導體裝置PKG的可靠度時，上述的第一實施例(接合材料BD1、BD2、BD4、及BD5為低彈性接合材料)係有利的。同時，當著重於減小經由接合材料之連接電阻(具體而言，減小半導體晶片CPH及CPL的導通電阻)並同時在一定程度上確保半導體裝置PKG的可靠度時，第二實施例(接合材料BD1及BD2為低彈性接合材料，而接合材料BD4及BD6為高彈性接合材料)係有利的。
再者，在第二實施例之情況下，將高彈性接合材料應用於用以接合金屬板MP1及MP2的接合材料BD4、BD5、BD6、及BD7，因此可將相同(通用)的接合材料使用於用以接合金屬板MP1及MP2的接合材料BD4、BD5、BD6、及BD7。因此，可簡單地執行半導體裝置PKG的製造程序，並且可減少半導體裝置的製造成本。應注意，當將相同的接合材料使用於接合材料BD4、BD5、BD6、及BD7時，接合材料BD4之彈性模數、接合材料BD5之彈性模數、接合材料BD6之彈性模數、及接合材料BD7之彈性模數幾乎彼此相等。
在上文中，已基於實施例而具體描述由本申請案之發明人所做出之發明，但不言而喻，本發明並不限於上述實施例，且可在不偏離本發明之要旨下進行各種修改。
BD1:接合材料 BD1a:接合材料 BD2:接合材料 BD2a:接合材料 BD3:接合材料 BD3a:接合材料 BD4:接合材料 BD4a:接合材料 BD5:接合材料 BD5a:接合材料 BD6:接合材料 BD6a:接合材料 BD7:接合材料 BD7a:接合材料 BD11:絕緣黏合材料 BEH:背表面電極 BEL:背表面電極 BW:導線 CAV:空腔 CL:線圈 CLC:控制電路 CPC:半導體晶片 CPH:半導體晶片 CPL:半導體晶片 CT:控制電路 D1:汲極 D2:汲極 D3:汲極 D4:汲極 DPC:晶粒座 DPCa:主表面 DPCb:背表面 DPH:晶粒座 DPHa:主表面 DPHb:背表面 DPL:晶粒座 DPLa:主表面 DPLb:背表面 HS:散熱器 INV:反向器電路 KG1:模製模具 KG2:模製模具 LB1:引線耦合部 LB1a:耦合部 LB2:引線耦合部 LB3:引線耦合部 LB3a:耦合部 LB4:引線耦合部 LD1:引線 LD2:引線 LD3:引線 LD4:引線 LD5a:引線 LD5b:引線 LD6:引線 LD7:引線 LD8:引線 LD:引線 LF:引線框架 MOT:馬達 MP1:金屬板 MP2:金屬板 MR1:樹脂材料 MR:密封部 MRa:主表面 MRb:背表面 MRc1:側表面 MRc2:側表面 MRc3:側表面 MRc4:側表面 PB1:配線板 PB1a:主表面 PDC:銲墊 PDHA:銲墊 PDHC:銲墊 PDHG:銲墊 PDHS1:銲墊 PDHS2:銲墊 PDLA:銲墊 PDLC:銲墊 PDLG:銲墊 PDLS1:銲墊 PDLS2:銲墊 PKG:半導體裝置 S1:源極 S2:源極 S3:源極 S4:源極 SD:接合材料 TE1:端子 TE2:端子 TE3:端子 TE4:端子 TE5:端子 TE6:連接點 TL:懸浮引線 TM:複數端子 VIN:電源供應電位
圖1為顯示使用根據實施例之半導體裝置的反向器電路的電路圖； 圖2為根據實施例之半導體裝置的俯視圖； 圖3為根據實施例之半導體裝置的底視圖； 圖4為根據實施例之半導體裝置的平面透視圖； 圖5為根據實施例之半導體裝置的平面透視圖； 圖6為根據實施例之半導體裝置的平面透視圖； 圖7為根據實施例之半導體裝置的橫剖面圖； 圖8為根據實施例之半導體裝置的橫剖面圖； 圖9為根據實施例之半導體裝置的橫剖面圖； 圖10為根據實施例之半導體裝置的橫剖面圖； 圖11為在根據實施例之製造程序中之半導體裝置的平面圖； 圖12為在從圖11繼續之製造程序中之半導體裝置的平面圖； 圖13為在與圖12相同之製造程序中之半導體裝置的橫剖面圖； 圖14為在與圖12相同之製造程序中之半導體裝置的橫剖面圖； 圖15為在與圖12相同之製造程序中之半導體裝置的橫剖面圖； 圖16為在從圖12繼續之製造程序中之半導體裝置的平面圖； 圖17為在與圖16相同之製造程序中之半導體裝置的橫剖面圖； 圖18為在與圖16相同之製造程序中之半導體裝置的橫剖面圖； 圖19為在與圖16相同之製造程序中之半導體裝置的橫剖面圖； 圖20為在從圖16繼續之製造程序中之半導體裝置的平面圖； 圖21為在從圖20繼續之製造程序中之半導體裝置的橫剖面圖； 圖22為在與圖21相同之製造程序中之半導體裝置的橫剖面圖； 圖23為在從圖21繼續之製造程序中之半導體裝置的橫剖面圖； 圖24為在與圖23相同之製造程序中之半導體裝置的橫剖面圖； 圖25為在從圖23繼續之製造程序中之半導體裝置的橫剖面圖； 圖26為在與圖25相同之製造程序中之半導體裝置的橫剖面圖； 圖27為顯示根據實施例之半導體裝置的安裝範例的橫剖面圖； 圖28為顯示根據實施例之半導體裝置的安裝範例的橫剖面圖； 圖29為顯示根據實施例之半導體裝置的安裝範例的橫剖面圖； 圖30為顯示根據實施例之半導體裝置的安裝範例的橫剖面圖； 圖31為匯總了低彈性接合材料與高彈性接合材料之特性以進行比較的表格； 圖32為匯總了該實施例及另一實施例之各者中之接合材料的表格。
CL:線圈
CLC:控制電路
CPC:半導體晶片
CPH:半導體晶片
CPL:半導體晶片
CT:控制電路
D1:汲極
D2:汲極
D3:汲極
D4:汲極
LD1:引線
LD2:引線
LD3:引線
LD4:引線
LD5a:引線
LD5b:引線
MOT:馬達
PKG:半導體裝置
S1:源極
S2:源極
S3:源極
S4:源極
TE1:端子
TE2:端子
TE3:端子
TE4:端子
TE5:端子
TE6:連接點
VIN:電源供應電位

Claims (20)

  1. 一種半導體裝置，包含： 一第一半導體晶片，其包含用於開關的第一場效電晶體； 一第一晶片安裝部，該第一半導體晶片係經由第一接合材料而安裝在該第一晶片安裝部上； 一第一引線，其係經由第一金屬板而電連接至用於該第一半導體晶片之源極的第一銲墊； 一第一金屬部，其係與該第一引線一體地成形；以及 一密封體，該第一半導體晶片、該第一金屬板、該第一金屬部、該第一晶片安裝部的至少一部分、及該第一引線的一部分被密封在該密封體中， 其中用於該第一半導體晶片之汲極的第一背表面電極與該第一晶片安裝部係經由該第一接合材料而接合， 該第一金屬板與用於該第一半導體晶片之源極的該第一銲墊係經由第二接合材料而接合， 該第一金屬板與該第一金屬部係經由第三接合材料而接合， 該第一接合材料、該第二接合材料、及該第三接合材料具有導電性，並且 該第一接合材料及該第二接合材料之各者的彈性模數低於該第三接合材料的彈性模數。
  2. 如請求項1之半導體裝置，更包含： 一第二半導體晶片，其包含用於開關的第二場效電晶體； 一第二晶片安裝部，該第二半導體晶片係經由第四接合材料而安裝在該第二晶片安裝部上； 一第二引線，其係經由第二金屬板而電連接至用於該第二半導體晶片之源極的第二銲墊；以及 一第二金屬部，其係與該第二引線一體地成形， 其中該密封體將該第二半導體晶片、該第二金屬板、該第二金屬部、該第二晶片安裝部的至少一部分、及該第二引線的一部分密封， 用於該第二半導體晶片之汲極的第二背表面電極與該第二晶片安裝部係經由該第四接合材料而接合， 該第二金屬板與用於該第二半導體晶片之源極的該第二銲墊係經由第五接合材料而接合， 該第二金屬板與該第二金屬部係經由第六接合材料而接合， 該第四接合材料、該第五接合材料、及該第六接合材料具有導電性，並且 該第一接合材料、該第二接合材料、該第四接合材料、及該第五接合材料之各者的彈性模數低於該第三接合材料及該第六接合材料之各者的彈性模數。
  3. 如請求項2之半導體裝置， 其中該第一場效電晶體係用於高側開關，並且 該第二場效電晶體係用於低側開關。
  4. 如請求項3之半導體裝置，更包含： 一第三半導體晶片，其包含一電路，該電路係配置以控制該第一半導體晶片及該第二半導體晶片之各者；以及 第三晶片安裝部，該第三半導體晶片係經由第七接合材料而安裝在該第三晶片安裝部上， 其中該密封體將該第三半導體晶片及該第三晶片安裝部的至少一部分密封。
  5. 如請求項4之半導體裝置， 其中該第七接合材料的彈性模數低於該第三接合材料及該第六接合材料之各者的彈性模數。
  6. 如請求項5之半導體裝置， 其中該第一接合材料、該第二接合材料、該第四接合材料、該第五接合材料、及該第七接合材料係由相同的接合材料所製成，並且 該第三接合材料及該第六接合材料係由相同的接合材料所製成。
  7. 如請求項6之半導體裝置， 其中該第一接合材料、該第二接合材料、該第三接合材料、該第四接合材料、該第五接合材料、該第六接合材料、及該第七接合材料之各者為銀膠接合材料。
  8. 如請求項7之半導體裝置， 其中該第一接合材料、該第二接合材料、該第四接合材料、該第五接合材料、及該第七接合材料之各者的銀含量低於該第三接合材料及該第六接合材料之各者的銀含量。
  9. 如請求項5之半導體裝置， 其中該第一接合材料、該第二接合材料、該第四接合材料、該第五接合材料、及該第七接合材料之各者的彈性模數為1至3 GPa，並且 該第三接合材料及該第六接合材料之各者的彈性模數為10至20 GPa。
  10. 如請求項4之半導體裝置， 其中該第一金屬板、該第二金屬板、該第一金屬部、及該第二金屬部係由相同的材料所製成。
  11. 如請求項4之半導體裝置， 其中該第一金屬板、該第二金屬板、該第一金屬部、及該第二金屬部係由銅或銅合金所製成。
  12. 如請求項4之半導體裝置， 其中該第一晶片安裝部、該第二晶片安裝部、及該第三晶片安裝部的背表面係從該密封體暴露。
  13. 如請求項4之半導體裝置， 其中該第一引線及該第二引線之各者的數量為複數， 該第一金屬部耦合該複數第一引線，並且 該第二金屬部耦合該複數第二引線。
  14. 如請求項4之半導體裝置， 其中該第一半導體晶片、該第二半導體晶片、及該第三半導體晶片係用以形成一反向器電路。
  15. 如請求項1之半導體裝置， 其中該第一金屬板及該第一金屬部係由相同的材料所製成。
  16. 一種半導體裝置，包含： 一第一半導體晶片，其包含用於開關的第一場效電晶體； 一第一晶片安裝部，該第一半導體晶片係經由第一接合材料而安裝在該第一晶片安裝部上； 一第一引線，其係經由第一金屬板而電連接至用於該第一半導體晶片之源極的第一銲墊； 一第一金屬部，其係與該第一引線一體地成形；以及 一密封體，該第一半導體晶片、該第一金屬板、該第一金屬部、該第一晶片安裝部的至少一部分、及該第一引線的一部分被密封在該密封體中， 其中用於該第一半導體晶片之汲極的第一背表面電極與該第一晶片安裝部係經由該第一接合材料而接合， 該第一金屬板與用於該第一半導體晶片之源極的該第一銲墊係經由第二接合材料而接合， 該第一金屬板與該第一金屬部係經由第三接合材料而接合， 該第一接合材料、該第二接合材料、及該第三接合材料具有導電性， 該第一接合材料、該第二接合材料、及該第三接合材料之各者為銀膠接合材料，並且 該第一接合材料及該第二接合材料之各者的銀含量低於該第三接合材料的銀含量。
  17. 如請求項16之半導體裝置，更包含： 一第二半導體晶片，其包含用於開關的第二場效電晶體； 一第二晶片安裝部，該第二半導體晶片係經由第四接合材料而安裝在該第二晶片安裝部上； 一第二引線，其係經由第二金屬板而電連接至用於該第二半導體晶片之源極的第二銲墊；以及 一第二金屬部，其係與該第二引線一體地成形， 其中該密封體將該第二半導體晶片、該第二金屬板、該第二金屬部、該第二晶片安裝部的至少一部分、及該第二引線的一部分密封， 用於該第二半導體晶片之汲極的第二背表面電極與該第二晶片安裝部係經由該第四接合材料而接合， 該第二金屬板與用於該第二半導體晶片之源極的該第二銲墊係經由第五接合材料而接合， 該第二金屬板與該第二金屬部係經由第六接合材料而接合， 該第四接合材料、該第五接合材料、及該第六接合材料具有導電性， 該第四接合材料、該第五接合材料、及該第六接合材料之各者為銀膠接合材料，並且 該第一接合材料、該第二接合材料、該第四接合材料、及該第五接合材料之各者的銀含量低於該第三接合材料及該第六接合材料之各者的銀含量。
  18. 如請求項17之半導體裝置，更包含： 一第三半導體晶片，其包含一電路，該電路係配置以控制該第一半導體晶片及該第二半導體晶片之各者；以及 第三晶片安裝部，該第三半導體晶片係經由第七接合材料而安裝在該第三晶片安裝部上， 其中該密封體將該第三半導體晶片及該第三晶片安裝部的至少一部分密封， 該第一場效電晶體係用於高側開關， 該第二場效電晶體係用於低側開關， 該第七接合材料為銀膠接合材料，並且 該第七接合材料的銀含量低於該第三接合材料及該第六接合材料之各者的銀含量。
  19. 一種半導體裝置，包含： 一第一半導體晶片，其包含用於開關的第一場效電晶體； 一第一晶片安裝部，該第一半導體晶片係經由第一接合材料而安裝在該第一晶片安裝部上； 一第一引線，其係經由第一金屬板而電連接至用於該第一半導體晶片之源極的第一銲墊； 一第一金屬部，其係與該第一引線一體地成形；以及 一密封體，該第一半導體晶片、該第一金屬板、該第一金屬部、該第一晶片安裝部的至少一部分、及該第一引線的一部分被密封在該密封體中， 其中用於該第一半導體晶片之汲極的第一背表面電極與該第一晶片安裝部係經由該第一接合材料而接合， 該第一金屬板與用於該第一半導體晶片之源極的該第一銲墊係經由第二接合材料而接合， 該第一金屬板與該第一金屬部係經由第三接合材料而接合， 該第一接合材料、該第二接合材料、及該第三接合材料具有導電性， 該第一接合材料的彈性模數低於該第二接合材料及該第三接合材料之各者的彈性模數，並且 經由該第二接合材料而接合的該第一金屬板與用於該第一半導體晶片之源極的該第一銲墊之間的接合面積小於經由該第一接合材料而接合的該第一晶片安裝部與用於該第一半導體晶片之汲極的該第一背表面電極之間的接合面積。
  20. 如請求項19之半導體裝置，更包含： 一第二半導體晶片，其包含用於開關的第二場效電晶體； 一第二晶片安裝部，該第二半導體晶片係經由第四接合材料而安裝在該第二晶片安裝部上； 一第二引線，其係經由第二金屬板而電連接至用於該第二半導體晶片之源極的第二銲墊；以及 一第二金屬部，其係與該第二引線一體地成形， 其中該密封體將該第二半導體晶片、該第二金屬板、該第二金屬部、該第二晶片安裝部的至少一部分、及該第二引線的一部分密封， 用於該第二半導體晶片之汲極的第二背表面電極與該第二晶片安裝部係經由該第四接合材料而接合， 該第二金屬板與用於該第二半導體晶片之源極的該第二銲墊係經由第五接合材料而接合， 該第二金屬板與該第二金屬部係經由第六接合材料而接合， 該第四接合材料、該第五接合材料、及該第六接合材料具有導電性， 該第一接合材料及該第四接合材料之各者的彈性模數低於該第二接合材料、該第三接合材料、該第五接合材料、及該第六接合材料之各者的彈性模數，並且 經由該第五接合材料而接合的該第二金屬板與用於該第二半導體晶片之源極的該第二銲墊之間的接合面積小於經由該第四接合材料而接合的該第二晶片安裝部與用於該第二半導體晶片之汲極的該第二背表面電極之間的接合面積。
TW109135296A 2019-10-21 2020-10-13 半導體裝置 TWI855173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019192015A JP7266508B2 (ja) 2019-10-21 2019-10-21 半導体装置
JP2019-192015 2019-10-21

Publications (2)

Publication Number Publication Date
TW202129866A true TW202129866A (zh) 2021-08-01
TWI855173B TWI855173B (zh) 2024-09-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871366A (zh) * 2021-10-08 2021-12-31 彭钰 一种芯片封装用多基岛碳化硅功率开关管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871366A (zh) * 2021-10-08 2021-12-31 彭钰 一种芯片封装用多基岛碳化硅功率开关管

Also Published As

Publication number Publication date
EP3813106A1 (en) 2021-04-28
JP7266508B2 (ja) 2023-04-28
JP2021068783A (ja) 2021-04-30
CN112768414A (zh) 2021-05-07
US20210118781A1 (en) 2021-04-22
US11444010B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI675418B (zh) 半導體裝置及其製造方法
JP6791621B2 (ja) 半導体装置
TWI588919B (zh) 半導體封裝結構及其製造方法
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
KR101168972B1 (ko) 반도체장치
US7800208B2 (en) Device with a plurality of semiconductor chips
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
US11011445B2 (en) Semiconductor package device
US8198712B2 (en) Hermetically sealed semiconductor device module
US7944044B2 (en) Semiconductor package structure having enhanced thermal dissipation characteristics
US12033922B2 (en) Semiconductor device and electronic device
CN108109927B (zh) 半导体器件及其制造方法
EP3813106A1 (en) Semiconductor device
US20120235293A1 (en) Semiconductor device including a base plate
KR20090104477A (ko) 반도체 소자 패키지
US20130249008A1 (en) Semiconductor device
JP6510123B2 (ja) 半導体装置
TWI855173B (zh) 半導體裝置
US20230378032A1 (en) Method of manufacturing semiconductor device
CN115810607A (zh) 半导体器件及其制造方法
JP4246598B2 (ja) 電力用半導体装置
JP2019169512A (ja) 半導体パッケージ
JP2014187250A (ja) 半導体装置