CN1453870A - 半导体集成电路装置和安装基板装置及其布线切断方法 - Google Patents
半导体集成电路装置和安装基板装置及其布线切断方法 Download PDFInfo
- Publication number
- CN1453870A CN1453870A CN02127406A CN02127406A CN1453870A CN 1453870 A CN1453870 A CN 1453870A CN 02127406 A CN02127406 A CN 02127406A CN 02127406 A CN02127406 A CN 02127406A CN 1453870 A CN1453870 A CN 1453870A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- wiring
- circuit
- power
- ground connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000004020 conductor Substances 0.000 claims description 83
- 230000001681 protective effect Effects 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 39
- 230000003068 static effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 229920005591 polysilicon Polymers 0.000 claims 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 101000978766 Homo sapiens Neurogenic locus notch homolog protein 1 Proteins 0.000 description 10
- 101000802053 Homo sapiens THUMP domain-containing protein 1 Proteins 0.000 description 10
- 101000760764 Homo sapiens Tyrosyl-DNA phosphodiesterase 1 Proteins 0.000 description 10
- 102000011202 Member 2 Subfamily B ATP Binding Cassette Transporter Human genes 0.000 description 10
- 108010023335 Member 2 Subfamily B ATP Binding Cassette Transporter Proteins 0.000 description 10
- 102100023181 Neurogenic locus notch homolog protein 1 Human genes 0.000 description 10
- 102100024579 Tyrosyl-DNA phosphodiesterase 1 Human genes 0.000 description 10
- 238000012856 packing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
第1电源布线对具有第1功能的电路供给电源电位。第1接地布线对具有上述第1功能的电路供给接地电位。第1保护电路连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路。第2电源布线对具有第2功能的电路供给电源电位。第2接地布线对具有上述第2功能的电路供给接地电位。第2保护电路连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路。元件连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使上述一方之间成为切断状态。
Description
(一)技术领域
本发明涉及具备用来防止因静电引起的电路破坏的保护电路的半导体集成电路装置，安装了该半导体集成电路装置的安装基板装置和在半导体集成电路装置上形成的功能不同的电路组的电源线的解除方法，特别是涉及在混合装载了数字电路和模拟电路的半导体集成电路装置中具备的保护电路。
(二)背景技术
迄今为止，在具有MOS晶体管电路的大规模集成电路(以下，记为LSI)中，内置了对电路进行保护以避免静电破坏用的保护电路(由保护二极管、保护晶体管等构成)。该保护电路例如由保护晶体管、保护二极管等构成。
上述保护电路在LSI被实际上安装在电路基板上并被使用以前的处理操作中，在从人体或各种装置对LSI的信号输入输出端子产生了静电放电(以下记为ESD)时，使静电以不到达LSI内部的MOS晶体管电路的方式放电来保护MOS晶体管电路。
近年来，在系统LSI中，有在1个芯片上安装多个其它功能的电路以提高集成度的趋势。例如，在便携装置中，有对融合了RF模块等的模拟电路与基带(base band)LSI的混合装载了数字电路和模拟电路的IC的要求和希望越来越增加的趋势。
在以这种方式混合了模拟电路和数字电路的情况下，必须尽可能避免模拟电路与数字电路间的干扰。例如在数字电路以满摆幅工作时的电源线和接地线中，从其自身发生噪声，对被混合装载的模拟电路有影响。
但是，除了要注意噪声的影响外，在数字电路部的电源布线没有通向模拟电路部的情况下，不能确保ESD的浪涌所散逸的电流通路。
如上所述，由于起因于数字电路的工作而在该电源布线中产生的电源噪声妨碍模拟电路部的信号传送，故与混合装载了数字电路和模拟电路的现有的混合装载LSI的保护元件有关的电源布线成为妨碍模拟电路部的准确的电路工作的主要原因。
例如，假定在电路基板上安装了模拟专用LSI和数字/模拟混合装载LSI。从模拟专用LSI输出模拟信号(具有某个电压的增益信号)。在数字/模拟混合装载LSI中具备模拟/数字(A/D)变换器和数字信号处理器(DSP)，A/D变换器接受上述模拟信号并将其变换为数字信号，将该数字信号传递给DSP。
现在，考虑下述情况，即，在用数字/模拟混合装载LSI接受从模拟专用LSI输出的模拟信号时，由于DSP的数字电路的缘故而发生噪声，该噪声进入模拟专用LSI的电源中。假定数字电路和模拟电路都由电源电压1.5V来驱动。假定数字/模拟混合装载LSI中具备的A/D变换器接受的模拟信号的摆幅为1.5V，检测该电压用的A/D变换器的位(bit)是10位，即分割为1024份来使用。在这样的情况下，将模拟信号中的约每1.46mV的变化作为数字信号来取样。因而，由于数字电路的工作的缘故，只要模拟专用LSI的电源变动了百分之几，就在数字/模拟混合装载LSI中发生误工作。即，数字/模拟混合装载LSI就从模拟专用LSI接受带有自身的电源噪声的模拟信号，由于用DSP对该模拟信号进行了运算，故引起将错误的数据传送给其它的电路或芯片的问题。
此外，之所以LSI的ESD保护元件的必要性高，是因为在LSI的制造工序中有从硅芯片的状态封入封装体中并进行打包、运送等的处理操作的过程和安装到电路基板上的过程。在实际上将LSI安装到电路基板上并连接到电路基板的布线上之后，由于电路基板整体的静电电容变大及LSI自身的信号输入输出端子露出的机会变少，故保护的必要性降低，即使去掉ESD保护元件，也几乎没有障碍。
(三)发明内容
从某一方面看的本发明的半导体集成电路装置具备：第1电源布线，对具有第1功能的电路供给电源电位；第1接地布线，对具有上述第1功能的电路供给接地电位；第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；第2电源布线，对具有第2功能的电路供给电源电位；第2接地布线，对具有上述第2功能的电路供给接地电位；第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使上述一方之间成为切断状态。
此外，从另一方面看的本发明的安装基板装置具备半导体集成电路装置和被安装了上述半导体集成电路装置的电路基板。上述半导体集成电路装置具有：第1电源布线，对具有第1功能的电路供给电源电位；第1接地布线，对具有上述第1功能的电路供给接地电位；第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；第2电源布线，对具有第2功能的电路供给电源电位；第2接地布线，对具有上述第2功能的电路供给接地电位；第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及熔断元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使上述一方之间成为切断状态，上述电路基板具有分别连接到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线上的多个布线图形。
此外，从再一方面看的本发明的安装基板装置的布线切断方法具备下述步骤：形成半导体集成电路装置；将上述半导体集成电路装置安装到电路基板上；以及对上述半导体集成电路装置内的上述熔断元件施加电压以切断上述半导体集成电路装置内的上述熔断元件。上述半导体集成电路装置具备：第1电源布线，对具有第1功能的电路供给电源电位；第1接地布线，对具有上述第1功能的电路供给接地电位；第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；第2电源布线，对具有第2功能的电路供给电源电位；第2接地布线，对具有上述第2功能的电路供给接地电位；第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及熔断元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使上述一方之间成为连接状态和切断状态的某一方的状态。
(四)附图说明
图1A和图1B是示出本发明的第1实施例的半导体集成电路装置内部的ESD保护电路的结构的电路图。
图2是示出本发明的第2实施例的安装基板装置的结构的斜视图。
图3是放大了上述第2实施例的安装基板装置中的安装了半导体集成电路装置的部分的平面图。
图4是示出本发明的第3实施例的安装基板装置中的电源布线的切断方法的平面图。
图5是示出本发明的第3实施例的安装基板装置中的接地布线的切断方法的平面图。
(五)具体实施方式
以下，参照附图说明本发明的实施例。在说明时，对于在整个图中共同的部分附以共同的参照符号。
第1实施例
首先，说明本发明的第1实施例的半导体集成电路装置。
图1A和图1B是示出本发明的第1实施例的半导体集成电路装置内部的ESD保护电路的结构的电路图。图1A示出未切断后述的熔断元件的状态，图1B示出切断了后述的熔断元件的状态。
如图1A中所示，在半导体集成电路装置内混合装载了数字电路部和模拟电路部。数字电路部和模拟电路部分别由具有规定功能的电路构成。将信号输入输出端子T1连接到集成电路内的数字电路部中设置的ESD保护元件上。此外，将信号输入输出端子T2连接到集成电路内的模拟电路部中设置的ESD保护元件上。
在上述数字电路部的电源布线VDD与模拟电路部的电源布线VDD-A之间连接了第1熔断元件F1。再者，在数字电路部的接地布线VSS与模拟电路部的接地布线VSS-A之间连接了第2熔断元件F2。
此外，在数字电路部的电源布线VDD与接地布线VSS之间，连接了构成上述ESD保护元件的p沟道MOS晶体管TDP1和n沟道MOS晶体管TDN1。在模拟电路部的电源布线VDD-A与接地布线VSS-A之间，连接了构成上述ESD保护元件的p沟道MOS晶体管TAP1和n沟道MOS晶体管TAN1。
将上述MOS晶体管TDN1的栅、源、衬底区连接到接地布线VSS上。MOS晶体管TDN1的漏连接到MOS晶体管TDP1的漏上。将该MOS晶体管TDP1的栅、源、衬底区连接到电源布线VDD上。而且，将上述的信号输入输出端子T1连接到MOS晶体管TDP1和TDN1的漏上。
此外，将MOS晶体管TAN1的栅、源、衬底区连接到接地布线VSS-A上。MOS晶体管TAN1的漏连接到MOS晶体管TAP1的漏上。将该MOS晶体管TAP1的栅、源、衬底区连接到电源布线VDD-A上。而且，将上述的信号输入输出端子T2连接到MOS晶体管TAP1和TAN1的漏上。
在以这种方式构成的保护电路中，在对MOS晶体管的衬底区与源和漏之间的pn结施加了正方向的电压时，在正方向上流过电流。另一方面，在对上述pn结施加了反方向的电压时、即在反偏置中接受了浪涌时，在pn结中发生击穿，由该击穿产生的电压成为触发脉冲，使作为衬底的基极的电位有所提高。由此，MOS晶体管的源-漏间作为双极型晶体管而导通。而且，由于在源-漏间流过大电流，故形成低阻抗的电流通路。利用以上的现象，构成保护电路的MOS晶体管TDP1、TDN1、TAP1和TAN1起到保护元件的作用。
在作为半导体芯片制造了具有上述保护电路的半导体集成电路装置的状态下，保护电路内的熔断元件F1和F2未被切断。即，在将该半导体集成电路装置实际上安装在电路基板上以前，熔断元件F1和F2成为非切断状态。
在半导体集成电路装置的制造工序中，存在从硅芯片的状态封入封装体中并进行打包、运送等的处理操作的过程和将硅芯片安装到电路基板上的过程。在上述半导体集成电路装置中，由于熔断元件F1和F2未被切断，故在这些过程中，即使在半导体集成电路装置中发生的ESD的放电通路由从数字电路部的信号输入输出端子T1朝向模拟电路部的电源布线VDD-A(或接地布线VSS-A)的电流通路引起的情况下或由从模拟电路部的信号输入输出端子T2朝向数字电路部的电源布线VDD(或接地布线VSS)的电流通路引起的情况下，也能进行通常的ESD保护工作。
在通常工作时，上述保护电路中的MOS晶体管TDP1、TDN1、TAP1和TAN1关断。因此，在数字电路部的电源布线VDD与接地布线VSS之间和模拟电路部的电源布线VDD-A与接地布线VSS-A之间不流过电流，对电路工作没有影响。
与此不同，在对输入输出端子T1或T2施加了正的ESD时，在MOS晶体管TDP1、TAP1中，从漏的扩散层朝向n阱区流过正方向电流，将电荷放电到电源布线VDD(或VDD-A)上。此外，在MOS晶体管TDN1、TAN1中，流过超过这些MOS晶体管TDN1和TAN1的漏耐压的反方向电流，将电荷放电到接地布线VSS(或VSS-A)上。因而，正的ESD不到达集成电路内部的元件。
此外，在对输入输出端子T1或T2施加了负的ESD时，在MOS晶体管TDN1、TAN1中，从漏的扩散层朝向p型衬底流过正方向电流，将电荷放电到接地布线VSS(或VSS-A)上。此外，在MOS晶体管TDP1、TAP1中，流过超过这些MOS晶体管TDP1和TAP1的漏耐压的反方向电流，将电荷放电到电源布线VDD(或VDD-A)上。因而，负的ESD不到达集成电路内部的元件。
即，由上述MOS晶体管TDN1和TDP1构成的保护电路将对输入输出端子T1输入的过电压(例如浪涌电压)散逸到电源布线VDD、接地布线VSS、电源布线VDD-A和接地布线VSS-A中的某一布线上。同样，由上述MOS晶体管TAN1和TAP1构成的保护电路将对输入输出端子T2输入的过电压(例如浪涌电压)散逸到电源布线VDD、接地布线VSS、电源布线VDD-A和接地布线VSS-A中的某一布线上。
此外，对于半导体集成电路装置，进行以下那样的静电耐量试验。在该试验中，将多个基准端子中的任意的1个端子接地，此外，对多个信号端子中的任意的1个端子以2000V施加100pF的电荷。剩下的基准端子和信号端子是开放的。所谓基准端子，指的是分别连接到电源布线VDD、VDD-A、接地布线VSS和接地布线VSS-A上的端子。在上述半导体集成电路装置中，由于熔断元件F1和F2未被切断，故也可进行这样的静电耐量试验。
另一方面，在将上述半导体集成电路装置实际上安装到电路基板上后，利用来自半导体集成电路装置的外部的控制，如图1B中所示，切断保护电路内的熔断元件F1和F2。通过切断熔断元件F1，隔断数字电路部的电源布线VDD与模拟电路部的电源布线VDD-A(成为电绝缘状态)。同样，通过切断熔断元件F2，隔断数字电路部的接地布线VSS与模拟电路部的接地布线VSS-A(成为电绝缘状态)。
根据以上所述，在安装到电路基板上之前的半导体集成电路装置中，由于利用熔断元件F1连接了电源布线VDD与电源布线VDD-A之间，利用熔断元件F2连接了接地布线VSS与接地布线VSS-A之间，故在施加了ESD的情况下，可防止因静电的放电能量而产生的集成电路的破坏或性能恶化。再者，通常，可进行必须对于LSI来实施的上述静电耐量试验。
在将上述半导体集成电路装置安装到电路基板上的安装基板装置中，由于能分别将数字电路部的电源布线VDD和接地布线VSS与模拟电路部的电源布线VDD-A和接地布线VSS-A隔断，故可防止起因于数字电路部的工作的电源噪声对模拟电路部的工作产生不良影响。其结果，在模拟电路中可实现良好的特性。
再有，如上所述，在将半导体集成电路装置(半导体芯片)安装到电路基板上后，通过切断电源布线VDD与电源布线VDD-A之间的熔断元件F1和接地布线VSS与接地布线VSS-A之间的熔断元件F2，没有了从数字电路部的输入输出端子T1朝向模拟电路部的电源布线VDD-A和接地布线VSS-A的放电通路或从模拟电路部的输入输出端子T2朝向数字电路部的电源布线VDD和接地布线VSS的放电通路。但是，即使没有了这些放电通路，因为安装了半导体集成电路装置的电路基板的静电电容变大及半导体集成电路装置的信号输入端子露出的机会变少、再者存在其它的保护电路，由于输入保护的必要性降低，故也几乎没有障碍。
第2实施例
其次，说明本发明的第2实施例的半导体集成电路装置被安装到电路基板上的安装基板装置。
图2是示出本发明的第2实施例的安装基板装置的结构的斜视图。
该安装基板装置如图2中所示，是将上述第1实施例的半导体集成电路装置11和其它的半导体集成电路装置12安装到电路基板13上的装置。在电路基板13上形成了与半导体集成电路装置11具有的电源布线VDD、电源布线VDD-A、接地布线VSS、接地布线VSS-A和信号输入输出端子T1、T2对应地分别连接的布线图形14。将这些布线图形14配置在电路基板13的绝缘基板上。
图3中示出放大安装了上述半导体集成电路装置11的部分的平面图。
如图3中所示，在上述半导体集成电路装置11的周围配置了连接到半导体集成电路装置11内的电源布线VDD上的布线图形14A。同样，在半导体集成电路装置11的周围分别配置了连接到电源布线VDD-A上的布线图形14B、连接到接地布线VSS上的布线图形14C、连接到接地布线VSS-A上的布线图形14D、连接到信号输入输出端子T1上的布线图形14E和连接到信号输入输出端子T2上的布线图形14F。这些布线图形14A～14F的前端部作为安装基板装置的电源端子、接地端子和信号输入输出端子来使用。
具有上述结构的安装基板装置13，在被安装的半导体集成电路装置11的熔断元件F1和F2被切断之前的状态下，在进行打包、运送等的处理操作的过程中，即使在ESD的放电通路由从数字电路一侧的布线图形14E(输入输出端子T1)朝向模拟电路一侧的布线图形14B、14D(电源布线VDD-A、接地布线VSS-A)的电流通路引起的情况下或由从模拟电路一侧的布线图形14F(输入输出端子T2)朝向数字电路一侧的布线图形14A、14C(电源布线VDD、接地布线VSS)的电流通路引起的情况下，也能进行通常的ESD保护工作。
与此不同，利用来自半导体集成电路装置11的外部的控制，切断熔断元件F1和F2，在隔断了数字电路部的电源布线VDD与模拟电路部的电源布线VDD-A和数字电路部的接地布线VSS与模拟电路部的接地布线VSS-A的状态(电绝缘状态)下，可防止起因于数字电路部的工作的电源噪声对模拟电路部的工作产生的不良影响。其结果，在模拟电路中可实现良好的特性的工作。
再有，如上所述，在安装了半导体集成电路装置11的安装基板装置中，通过切断电源布线VDD与电源布线VDD-A之间的熔断元件F1和接地布线VSS与接地布线VSS-A之间的熔断元件F2，就消除了从数字电路一侧的布线图形14E(输入输出端子T1)朝向模拟电路一侧的布线图形14B、14D(电源布线VDD-A、接地布线VSS-A)的电流通路或从模拟电路一侧的布线图形14F(输入输出端子T2)朝向数字电路一侧的布线图形14A、14C(电源布线VDD、接地布线VSS)的电流通路。但是，即使没有了这些放电通路，因为安装了半导体集成电路装置11的电路基板13的静电电容变大及安装基板装置的电源端子、接地端子和信号输入输出端子露出的机会变少、再者存在其它的保护电路，由于输入保护的必要性降低，故也几乎没有障碍。
第3实施例
其次，在本发明的第3实施例中，说明在安装了半导体集成电路装置的安装基板装置中切断数字电路部与模拟电路部之间的电源布线或接地布线的方法。
图4是示出本发明的第3实施例的安装基板装置中的电源布线的切断方法的平面图，图5是示出上述安装基板装置中的接地布线的切断方法的平面图。
首先，如图4中所示，使试验装置的探针21与电路基板上的布线图形14A和布线图形14B接触。将布线图形14A连接到半导体集成电路装置11内的数字电路部的电源布线VDD上，将布线图形14B连接到模拟电路部的电源布线VDD-A上。
其后，在布线图形14A中流过正或负的电流，在两者间施加直流电压V1。由此，切断第1熔断元件F1，使电源布线VDD与电源布线VDD-A之间成为电绝缘状态。
其次，如图5中所示，使试验装置的探针21与电路基板上的布线图形14C和布线图形14D接触。将布线图形14C连接到半导体集成电路装置11内的数字电路部的接地布线VSS上，将布线图形14D连接到模拟电路部的接地布线VSS-A上。
其后，在布线图形14C中流过正或负的电流，在两者间施加直流电压V2。由此，切断第2熔断元件F2，使接地布线VSS与接地布线VSS-A之间成为电绝缘状态。
如以上所说明的那样，在该第3实施例中，在将半导体集成电路装置安装到电路基板上后，通过对第1熔断元件F1的两端施加电压，可切断电源布线VDD与电源布线VDD-A之间。同样，通过对第2熔断元件F2的两端施加电压，可切断接地布线VSS与接地布线VSS-A之间。
近年来，在将半导体集成电路装置安装到电路基板上后，为了切断半导体集成电路装置内的电源线或接地线，只采用激光的方法或使用FIB(聚焦离子束)的方法等。如果使用该第3实施例，则在进行布局设计之前已知了不良分析在工作容限的评价等中打算切断的场所等的情况下，通过在预先打算切断的场所中插入熔断元件，可迅速地作成不良分析等的取样芯片。由此，可提高半导体集成电路装置的评价、分析的轮转周期(turnaround time)。
再有，本发明也可应用于在已知了数字电路中的电源布线的噪声对模拟电路没有影响的情况下重视对于正的ESD的输入保护而只设置第2熔断元件作为ESD保护电路的情况。同样，也可应用于在已知了数字电路中的接地布线的噪声对模拟电路没有影响的情况下重视对于负的ESD的输入保护而只设置第1熔断元件作为ESD保护电路的情况。
此外，由于不是使用激光束的照射、而是利用来自半导体集成电路装置的外部的电压施加来进行熔断元件F1、F2的切断，故也可在具有多层布线结构的半导体集成电路装置中在多层布线中的任意的金属布线层中形成熔断元件。
此外，在上述的实施例中，在半导体集成电路装置内的电源布线VDD与电源布线VDD-A之间和接地布线VSS与接地布线VSS-A之间分别设置熔断元件F1、F2，通过切断这些熔断元件，隔断了电源布线间和接地布线间，但不限于熔断元件，也可使用熔断元件以外的其它的元件。
此外，不仅可单独地分别实施上述的各实施例，也可将其适当地组合来实施。再者，在上述的各实施例中包含了各种阶段的发明，利用在各实施例中已公开的多个构成要素的适当的组合，也可抽出各种阶段的发明。
如以上所述，按照本发明的实施例，可提供下述的半导体集成电路装置、安装基板装置和电源线的切断方法：在集成电路芯片的封装、打包、运送等的操作处理中，可防止起因于静电放电的元件破坏，同时在通常的使用时，能将数字电源线与模拟电源线隔断，可防止起因于数字电路工作的电源噪声朝向模拟电路的传播。
对于本领域的专业人员来说，可容易地实现本发明的附加的优点和变型。因而，本发明在其更宽的方面不限于在这里示出的和描述的特定的细节和代表性的实施例。因此，在不偏离由后附的权利要求及其等效内容所限定的本发明的普遍性的概念的精神和范围的情况下，可作各种各样的修正。
Claims (33)
1.一种半导体集成电路装置，包括：
第1电源布线，对具有第1功能的电路供给电源电位；
第1接地布线，对具有上述第1功能的电路供给接地电位；
第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；
第2电源布线，对具有第2功能的电路供给电源电位；
第2接地布线，对具有上述第2功能的电路供给接地电位；
第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及
连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间的元件，使该一方之间成为切断状态。
2.如权利要求1中所述的半导体集成电路装置，其特征在于：
具有上述第1功能的电路是数字电路，具有上述第2功能的电路是模拟电路。
3.如权利要求1中所述的半导体集成电路装置，其特征在于：
将输入输出端子分别连接到上述第1、第2保护电路上，上述第1、第2保护电路将输入到上述输入输出端子上的浪涌电压散逸到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线中的某一布线上。
4.如权利要求1中所述的半导体集成电路装置，其特征在于：
上述熔断元件由金属布线来构成。
5.如权利要求1中所述的半导体集成电路装置，其特征在于：
上述熔断元件由多晶硅布线来构成。
6.一种半导体集成电路装置，包括：
第1电源布线，对具有第1功能的电路供给电源电位；
第1接地布线，对具有上述第1功能的电路供给接地电位；
第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；
第2电源布线，对具有第2功能的电路供给电源电位；
第2接地布线，对具有上述第2功能的电路供给接地电位；
第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及
熔断元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使该一方之间成为切断状态。
7.如权利要求6中所述的半导体集成电路装置，其特征在于：
具有上述第1功能的电路是数字电路，具有上述第2功能的电路是模拟电路。
8.如权利要求6中所述的半导体集成电路装置，其特征在于：
将输入输出端子分别连接到上述第1、第2保护电路上，上述第1、第2保护电路将输入到上述输入输出端子上的浪涌电压散逸到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线中的某一布线上。
9.如权利要求6中所述的半导体集成电路装置，其特征在于：
上述熔断元件由金属布线来构成。
10.如权利要求6中所述的半导体集成电路装置，其特征在于：
上述熔断元件由多晶硅布线来构成。
11.一种半导体集成电路装置，包括：
第1电源布线，对具有第1功能的电路供给电源电位；
第1接地布线，对具有上述第1功能的电路供给接地电位；
第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；
第2电源布线，对具有第2功能的电路供给电源电位；
第2接地布线，对具有上述第2功能的电路供给接地电位；
第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及
熔断元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使该一方之间成为连接状态和切断状态的某一种状态。
12.如权利要求11中所述的半导体集成电路装置，其特征在于：
具有上述第1功能的电路是数字电路，具有上述第2功能的电路是模拟电路。
13.如权利要求11中所述的半导体集成电路装置，其特征在于：
将输入输出端子分别连接到上述第1、第2保护电路上，上述第1、第2保护电路将输入到上述输入输出端子上的浪涌电压散逸到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线中的某一布线上。
14.如权利要求11中所述的半导体集成电路装置，其特征在于：
上述熔断元件由金属布线来构成。
15.如权利要求11中所述的半导体集成电路装置，其特征在于：
上述熔断元件由多晶硅布线来构成。
16.如权利要求11中所述的半导体集成电路装置，其特征在于：
在将上述半导体集成电路装置安装到电路基板上后，切断上述熔断元件。
17.一种安装基板装置，包括半导体集成电路装置和被安装了上述半导体集成电路装置的电路基板，
上述半导体集成电路装置具有：
第1电源布线，对具有第1功能的电路供给电源电位；
第1接地布线，对具有上述第1功能的电路供给接地电位；
第1保护电路，连接在上述第1电源布线与上述第1接地布线之间，保护具有上述第1功能的电路；
第2电源布线，对具有第2功能的电路供给电源电位；
第2接地布线，对具有上述第2功能的电路供给接地电位；
第2保护电路，连接在上述第2电源布线与上述第2接地布线之间，保护具有上述第2功能的电路；以及
熔断元件，连接在上述第1电源布线与上述第2电源布线之间和上述第1接地布线与上述第2接地布线之间的至少某一方之间，使该一方之间成为切断状态，
上述电路基板具有分别连接到上述第1电源布线、第2电源布线、第1接地布线和第2接地布线上的多个布线图形。
18.如权利要求17中所述的安装基板装置，其特征在于：
具有上述第1功能的电路是数字电路，具有上述第2功能的电路是模拟电路。
19.如权利要求17中所述的安装基板装置，其特征在于：
将输入输出端子分别连接到上述第1、第2保护电路上，上述第1、第2保护电路将输入到上述输入输出端子上的浪涌电压散逸到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线中的某一布线上。
20.如权利要求17中所述的安装基板装置，其特征在于：
上述熔断元件由金属布线来构成。
21.如权利要求17中所述的安装基板装置，其特征在于：
上述熔断元件由多晶硅布线来构成。
22.如权利要求17中所述的安装基板装置，其特征在于：
在将上述半导体集成电路装置安装到电路基板上后，切断上述熔断元件。
23.一种安装基板装置的布线切断方法，包括下述步骤：
形成具备熔断元件的半导体集成电路装置；
将上述半导体集成电路装置安装到电路基板上；以及
切断上述半导体集成电路装置内的上述熔断元件，
其中，上述熔断元件被连接在第1电源布线与第2电源布线之间和第1接地布线与第2接地布线之间的至少某一方之间，使该一方之间成为连接状态和切断状态的某一种状态。
24.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
通过对上述熔断元件施加电压来进行上述熔断元件的切断。
25.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
在将上述半导体集成电路装置安装到电路基板上后，切断上述熔断元件。
26.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
在对上述半导体集成电路装置进行了静电耐量试验后，切断上述熔断元件。
27.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
上述半导体集成电路装置是将半导体芯片封入到封装体内的装置。
28.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
上述第1电源布线对具有第1功能的电路供给电源电位，
上述第1接地布线对具有上述第1功能的电路供给接地电位，
上述第2电源布线对具有第2功能的电路供给电源电位，
上述第2接地布线对具有上述第2功能的电路供给接地电位。
29.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
具备连接在上述第1电源布线与上述第1接地布线之间、保护具有上述第1功能的电路的第1保护电路和连接在上述第2电源布线与上述第2接地布线之间、保护具有上述第2功能的电路的第2保护电路。
30.如权利要求28中所述的安装基板装置的布线切断方法，其特征在于：
具有上述第1功能的电路是数字电路，具有上述第2功能的电路是模拟电路。
31.如权利要求29中所述的安装基板装置的布线切断方法，其特征在于：
将输入输出端子分别连接到上述第1、第2保护电路上，上述第1、第2保护电路将输入到上述输入输出端子上的浪涌电压散逸到上述第1电源布线、第1接地布线、第2电源布线和第2接地布线中的某一布线上。
32.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
上述熔断元件由金属布线来构成。
33.如权利要求23中所述的安装基板装置的布线切断方法，其特征在于：
上述熔断元件由多晶硅布线来构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP126554/2002 | 2002-04-26 | ||
| JP2002126554A JP2003324151A (ja) | 2002-04-26 | 2002-04-26 | 半導体集積回路装置、実装基板装置、及び実装基板装置の配線切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1453870A true CN1453870A (zh) | 2003-11-05 |
Family
ID=29243807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02127406A Pending CN1453870A (zh) | 2002-04-26 | 2002-07-31 | 半导体集成电路装置和安装基板装置及其布线切断方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6813130B2 (zh) |
| JP (1) | JP2003324151A (zh) |
| KR (1) | KR100523504B1 (zh) |
| CN (1) | CN1453870A (zh) |
| TW (1) | TW550784B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102113117A (zh) * | 2008-08-12 | 2011-06-29 | 高通股份有限公司 | 用于多裸片封装中的过电压保护的系统和方法 |
| CN102117803A (zh) * | 2009-12-31 | 2011-07-06 | 无锡中星微电子有限公司 | 一种具有高静电释放性能的芯片 |
| CN102565681A (zh) * | 2011-12-05 | 2012-07-11 | 北京创毅视讯科技有限公司 | 混合信号芯片中测试模拟电路的装置和方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030053655A1 (en) * | 2001-08-16 | 2003-03-20 | Barone Samuel T. | Digital data monitoring and logging in an ITV system |
| JP4004500B2 (ja) * | 2002-07-24 | 2007-11-07 | 三菱電機株式会社 | 半導体装置 |
| JP2009206127A (ja) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | 半導体集積回路 |
| WO2010099622A1 (en) * | 2009-03-04 | 2010-09-10 | Microbridge Technologies Inc. | Passive resistive-heater addressing network |
| US9184130B2 (en) * | 2012-10-05 | 2015-11-10 | Qualcomm Incorporated | Electrostatic protection for stacked multi-chip integrated circuits |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596466A (en) * | 1995-01-13 | 1997-01-21 | Ixys Corporation | Intelligent, isolated half-bridge power module |
| US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
| US5991135A (en) * | 1998-05-11 | 1999-11-23 | Vlsi Technology, Inc. | System including ESD protection |
| US6002568A (en) * | 1998-06-29 | 1999-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection scheme for mixed-voltage CMOS integrated circuits |
| JP3123984B2 (ja) | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
| WO2000028594A1 (en) * | 1998-11-09 | 2000-05-18 | Koninklijke Philips Electronics N.V. | Over-voltage protection for integrated analog and digital circuits |
| JP3275893B2 (ja) | 1999-09-27 | 2002-04-22 | 日本電気株式会社 | 半導体記憶素子 |
| US6411485B1 (en) * | 1999-11-04 | 2002-06-25 | United Microelectrics Corp. | Electrostatic discharge protection circuit for multi-voltage power supply circuit |
| JP2001244338A (ja) | 2000-02-25 | 2001-09-07 | Toshiba Corp | 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法 |
-
2002
- 2002-04-26 JP JP2002126554A patent/JP2003324151A/ja not_active Abandoned
- 2002-06-06 US US10/162,610 patent/US6813130B2/en not_active Expired - Fee Related
- 2002-06-19 TW TW091113343A patent/TW550784B/zh not_active IP Right Cessation
- 2002-07-30 KR KR10-2002-0044896A patent/KR100523504B1/ko not_active IP Right Cessation
- 2002-07-31 CN CN02127406A patent/CN1453870A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102113117A (zh) * | 2008-08-12 | 2011-06-29 | 高通股份有限公司 | 用于多裸片封装中的过电压保护的系统和方法 |
| CN102117803A (zh) * | 2009-12-31 | 2011-07-06 | 无锡中星微电子有限公司 | 一种具有高静电释放性能的芯片 |
| CN102117803B (zh) * | 2009-12-31 | 2014-10-08 | 无锡中星微电子有限公司 | 一种具有高静电释放性能的芯片 |
| CN102565681A (zh) * | 2011-12-05 | 2012-07-11 | 北京创毅视讯科技有限公司 | 混合信号芯片中测试模拟电路的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003324151A (ja) | 2003-11-14 |
| KR20030084541A (ko) | 2003-11-01 |
| KR100523504B1 (ko) | 2005-10-25 |
| TW550784B (en) | 2003-09-01 |
| US6813130B2 (en) | 2004-11-02 |
| US20030202309A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| US8338890B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN1780146A (zh) | 半导体集成电路 | |
| CN1139995C (zh) | 静电放电保护电路和使用该保护电路的单片机系统 | |
| CN1901192A (zh) | 高电压静电放电防护装置及其制作方法 | |
| CN100350611C (zh) | 半导体集成电路器件 | |
| US6815821B2 (en) | Method of fabricating seal-ring structure with ESD protection | |
| CN1624913A (zh) | 用于esd保护的半导体集成电路器件 | |
| CN1453870A (zh) | 半导体集成电路装置和安装基板装置及其布线切断方法 | |
| CN1705117A (zh) | 半导体集成电路器件 | |
| CN1914731A (zh) | 具有静电放电保护功能的缓冲器电路 | |
| US9437590B2 (en) | Electrostatic discharge protection device and electrostatic discharge protection system | |
| US20220352710A1 (en) | Electrostatic discharge protection circuit | |
| US7368768B2 (en) | Semiconductor integrated circuit device with protection capability for protection circuits from static electrical charge | |
| JP2009081293A (ja) | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 | |
| US6787858B2 (en) | Carrier injection protection structure | |
| CN1156911C (zh) | 半导体集成电路 | |
| KR20000012114A (ko) | 반도체집적회로장치 | |
| US20100067155A1 (en) | Method and apparatus for enhancing the triggering of an electrostatic discharge protection device | |
| CN1596058A (zh) | 静电放电保护电路 | |
| CN1241262C (zh) | 静电放电防护电路与相关的金属氧化半导体晶体管结构 | |
| JP5310020B2 (ja) | 集積回路用保護装置 | |
| US6507089B1 (en) | Semiconductor device, semiconductor integrated circuit, and method for manufacturing semiconductor device | |
| JP2008021852A (ja) | 半導体装置 | |
| US20220052035A1 (en) | Vertical electrostatic discharge protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |