TW550784B - Semiconductor integrated circuit device, package substrate device and the cutting method of the wire of package substrate device - Google Patents
Semiconductor integrated circuit device, package substrate device and the cutting method of the wire of package substrate device Download PDFInfo
- Publication number
- TW550784B TW550784B TW091113343A TW91113343A TW550784B TW 550784 B TW550784 B TW 550784B TW 091113343 A TW091113343 A TW 091113343A TW 91113343 A TW91113343 A TW 91113343A TW 550784 B TW550784 B TW 550784B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- circuit
- function
- ground
- power
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000000758 substrate Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 29
- 238000005520 cutting process Methods 0.000 title claims description 24
- 238000004806 packaging method and process Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 230000003068 static effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 101000760764 Homo sapiens Tyrosyl-DNA phosphodiesterase 1 Proteins 0.000 description 10
- 102100024579 Tyrosyl-DNA phosphodiesterase 1 Human genes 0.000 description 10
- 230000002079 cooperative effect Effects 0.000 description 10
- 101000978766 Homo sapiens Neurogenic locus notch homolog protein 1 Proteins 0.000 description 9
- 101000802053 Homo sapiens THUMP domain-containing protein 1 Proteins 0.000 description 9
- 102100023181 Neurogenic locus notch homolog protein 1 Human genes 0.000 description 9
- 102000011202 Member 2 Subfamily B ATP Binding Cassette Transporter Human genes 0.000 description 8
- 108010023335 Member 2 Subfamily B ATP Binding Cassette Transporter Proteins 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 230000005611 electricity Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 235000012054 meals Nutrition 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 TDN1 Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
550784 9587pif.doc/008 A7 B7 五、發明說明（I ) 本申請案主張日本專利申請案第20〇2_126554號之優 先權，該申請案係於2〇02年4月26日申請，且內容倂入 本案參考。 (請先閱讀背面之注意事項再填寫本頁) 發明所屬的技術領域 本發明係有關於一種具備防止靜電對電路破壞之保 護電路的半導體積體電路裝置，此半導體積體電路裝置封 裝所得的封裝基板裝置，以及形成於半導體積體電路裝置 且功能互異的電路群之電源線的解除方法，特別是關於混 載有數位(Digital)電路與類比(Analog)電路之半導體積體電 路裝置所具備的保護電路。 習知的技術 習知以來，具有金屬氧化半導體電晶體電路（Metal Oxide Semiconductor Transistor Circuit, MOS Transistor Circuit)的大班積體電路(Large Scale Integration，以下稱爲 LSI)中，內藏有爲了保護靜電對電路破壞的保護電路（由保 護二極體、保護電晶體等構成）。此保護電路例如是由保 護電晶體、保護二極體等所構成。 經濟部智慧財產局員工消脅合作社印製 前述保護電路，在LSI實際封裝於電路基板之前的 處理時，_人體或是各種裝置對LSI的信號輸出入端子產生 靜電放電（Electrostatic Discharge，以下稱爲ESD)時，使 靜電無法到達LSI內部的MOS電晶體電路而放電，以保 護MOS電晶體電路。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550784 9587pif.doc/008 A7 B7 五、發明說明u ) 丨丨丨丨丨丨丨丨-裝·-- (請先閱讀背面之注意事項再填寫本頁) 近年來，系統（System)LSI係朝向將多數不同功能的 電路搭載於1個晶片（Chip)，並提高集積度發展。例如是 於攜帶機器中，RF模組(Module)等類比電路與基帶（Base band)LSI的融合等，數位電路與類比電路之混載LSI的需 求亦有逐漸增加的趨勢。 依此類比電路與數位電路混載的場合，必須盡量避 免類比電路與數位電路之間的干涉。例如是數位電路在完 全操作時的電源線以及接地線，其本身所產生的雜訊(Noise) 會對混載的類比電路產生影響。 但是，在注意雜訊的影響之餘，數位電路部的電源 配線於類比電路部未起作用時，則不能確保將ESD之電 湧（Surge)電流通路(Pass)釋放出。 如前所述，連接於混載數位電路與類比電路之習知 混載LSI的保護元件之電源配線，由於數位電路動作所引 起的此電源配線產生的電源雜訊會妨礙類比電路部的信號 傳送，因而成爲妨礙類比電路部正確的電路動作之要因。 經濟部智慧財產局員工消費合作社印製 例如是將類比專用LSI與數位/類比混載LSI封裝於電 路基板上。由類比專用LSI輸出類比信號（具有預定電壓 的增益信號（Gain))。於數位/類比混載LSI具有類比/數位 (Analog/Digital，A/D)變換器（Converter)與數位信號處理器 (Digital Signal Processor，DSP)，A/D 變換器係接收前述類 比信號並將之轉換爲數位信號，此數位信號傳送至DSP。 現在’考慮到在由類比專用LSI輸出的類比信號被A/D 變換器接收之際，由DSP形成之數位電路產生雜訊，此雜 5 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） 550784 9587ρ: d 〇 c / 0 0 8 A7 B7 五、發明說明（） 訊回傳進入類比專用LSI之電源的場合。類比電路與數位 電路係共以1.5V的電壓驅動。數位/類比混載LSI具有之 A/D變換器所接收的類比信號其震盪幅寬爲1.5V，用以感 測此電壓的A/D變換器之位元爲1〇位元，亦即是依照1024 加以分割使用。於此場合，類比信號每1.46mV的變化係 作爲類比信號而加以取樣。因此，藉由數位電路的動作， 即便類比專用LSI的電源數僅有數％的變動，於數位/類比 混載LSI會產生誤動作。亦即是，於數位/類比混載LSI， 係接收到乘上由數位/類比混載LSI本身之電源雜訊的類 比fg號’此類比信號經由DSP計算’而將此錯誤資料傳送 至其他電路或晶片則會產生問題。
而且，LSI之ESD保護元件具有高度必要性，於LSI 的製程中，具有由矽晶片的狀態封入封裝、捆包、運送等 的處理過程與封裝於電路基板的製程。LSI封裝於電路基 板並與電路基板的配線連接後，由電路基板全體的靜電電 容變大，或是L—SI本身的信號輸出入端子露出的機會變少， 保護的必要性降低，即使刪除ESD保護元件亦幾乎沒有 妨礙。 經濟部智慧財產局員工消t合作社印製‘ (請先閱讀背面之注意事項再填寫本頁) 發明的揭示 由預定側面所見之本發明的半導體積體電路裝置， 具有：第一電源配線，供給電源電位至具有第一功能之電 路；第一接地配線，供給接地電位至前述具有第一功能之 電路；第一保護電路，連結於前述第一電源配線與前述第 6 本紙張尺度適用中國國家標軍(CNS)A4 ^^·1〇 χ ------------ 五 . . 經濟部智慧財產局員工消費合作社印製 550784 9587pif.doc/008 pj B7 發明說明（（A) 一接地配線間，用以保護前述具有第一功能之電路；第二 電源配線，供給電源電位至具有弟~~*功能之電路；第—‘接 地配線，供給接地電位至前述具有第二功能之電路；第二 保護電路，連結於前述第二電源配線與前述第二接地配線 間，用以保護前述具有第二功能之電路；以及元件，設置 於前述第一電源配線與前述第二電源配線間，以及前述第 一接地配線與前述第二接地配線間之至少其中一方之間， 以使前述一方之間成爲切斷狀態。 由預定側面所見之本發明的封裝基板裝置，係具有 半導體積體電路裝置與封裝前述半導體積體電路裝置的電 路基板。前述半導體積體電路裝置具有：第一電源配線， 供給電源電位至具有第一功能之電路；第一接地配線，供 給接地電位至前述具有第一功能之電路；第一保護電路， 連結於前述第一電源配線與前述第一接地配線間，用以保 護前述具有第一功能之電路；第二電源配線，供給電源電 位至具有第二功能之電路；第二接地配線，供給接地電位 至前述具有第二功能之電路；第二保護電路，連結於前述 第二電源配線與前述第二接地配線間，用以保護前述具有 第二功能之電路；以及保險絲元件，設置於前述第一電源 配線與前述第二電源配線間，以及前述第一接地配線與前 述第二接地配線間之至少其中一方之間，以使前述一方之 間成爲切斷狀態。前述電路基板具有個別連接至前述第一 電源配線、前述第二電源配線、前述第一接地配線與前述 第二接地配線之複數配線圖案。 7 ----i----r — 裝·-------訂---— II-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNSW規格（210 X 297公釐） 550784 A7 9587pif.d〇c/0〇8 五、發明說明（C：) (請先閲讀背面之注意事項再填寫本頁)
而且，由預定側面所見之本㈣__板 配線切方法，係具有下列步驟：形成半導體積體=壯 置，將·述半導體積體電路裝置封裝於電路基板，= 半導體積體電路裝置內的保險絲元件外加電壓，以 前述保險絲元件。前述半導體積體電路裝置具有：第一Z 源配線’供結電源電位至具有第~功能之電路·第 I 配線，供接地位至即述具有第一功能之電路i第 護電路，連靖於前述第一電源配線與前述第—接== 間，用以保護前述具有第一功能之電路；第二電源配線7 供給電源電位至具有第二功能之電路；第二接地配線”，供 給接地電位至前述具有第二功能之電路；第二保護'電路 連結於前述第二電源配線與前述第二接地配線間，用以保 護前述具有第二功能之電路；以及保險絲元件，設置於前 述第一電源配線與前述第二電源配線間，以及前述第二接 地配線與前述第二接地配線間之至少其中一方之間，以使 前述一方之厭成爲連接狀態與切斷狀態中之其中—種狀 態。 圖式之簡單說明 經濟部智慧財產局員工消费合作社印製 第1A圖與第1B圖所繪示爲本發明第一實施例的半 導體積體電路內部之ESD保護電路的構成電路示意圖； 第^圖所繪示爲本發明第二實施例之封裝基板裝置 的構成斜視示意圖； 第3圖所繪示爲前述第二實施例之封裝基板裝置其 半導體積體電路裝置被封裝部分的擴大平面示意_; 8 本紙張尺度刺1額家標準(CNS)A4規格（210 X 297公餐） 經濟部智慧財產局員工消費合作社印製 550784 9587pif.doc/008 A7 B7 五、發明說明（6) 第4圖所繪示爲本發明第三實施例之封裝基板裝置 其電源配線的切斷方法的平面示意圖；以及 第5圖所繪不爲前述第三實施例之封裝基板裝置其 接地配線的切斷方法的平面示意圖。 圖式之標記說明 11、12 :半導體積體電路裝置 I3 :電路基板 14、14A、14B、14C、14D、14E、14F :配線圖案 21 :探針(Probe) F1 :第1保險絲元件 F2 :第2保險絲元件 ΤΙ、T2 :信號輸出入端子 TAN1、TDN1 : η通道MOS電晶體 TAPI、TDP1 : ρ通道MOS電晶體 VI、V2 Γ直流電壓 VDD、VDD-A :電源配線 VSS、VSS-A :接地配線 發明的詳細說明 以下參照圖式對本發明的實施例加以說明。於說明 時在全部圖式中共通的部分係附上相同的參照符號。 第一實施例 9 -----1—.—^裝--------訂---------^9 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規丨各（210 X 297公釐） 550784 9587pif.d〇c/〇〇8 A7 B7 五、發明說明（1) 首先，對本發明第一實施例的半導體積體電路裝® 進行說明。第1A圖與第1B圖所繪示爲第一實施例的半 導體積體電路內部之ESD保護電路的構成電路示意圖。 第1A圖所繪示爲如同後述之保險絲（Fuse)兀件未切斷的 狀態，第1B圖所繪示爲保險絲元件切斷的狀態。 如第1A圖所繪示，於半導體積體電路裝置中混載有 數位電路部與類比電路部。數位電路部與類比電路部係個 別由具有預每:功能的電路所構成。號輸出入贿子T1係 連接至設置於積體電路內之數位電路部內的ESD保護元 件。而且，信號輸出入端子Τ2係連接至設置於積體電路 內之類比電路部內的ESD保護元件。 前述數位電路部的電源配線VDD與類比電路部的電 源配線VDD-A之間，係以第1保險絲元件F1連接。再者， 數位電路部的接地配線VSS與類比電路部的電源配線 VSS-A之間，係以第2保險絲元件F2連接。 而且，..數位電路部的電源配線VDD與接地配線VSS 之間，係以構成前述ESD保護元件的ρ通道（Channel)MOS 電晶體TDP1、η通道MOS電晶體TDN1連接。類比電路 部的電源配線VDD-A與接地配線VSS-A之間，係以構成 前述ESD保護元件的ρ通道MOS電晶體ΤΑΡ1、ιι通道MOS 電晶體ΤΑΝ1連接。 前述MOS電晶體TDN1的閘極（Gate)、源極（Source)、 基板區係連接於接地配線VSS。MOS電晶體TDN1的汲極 (Drain)係連接於MOS電晶體TDP1的汲極。此MOS電晶 f靖先閱讀背面之、注意事項再填寫本頁) ----訂--------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 550784 9587pif.doc/008 A7 B7 五、發明說明（名） 體TDP1的閘極、源極、基板區係連接於電源配線VDD。 然後，MOS電晶體TDP1的汲極與TDN1的汲極，如同前 述的連接至信號輸出入端子T1。 (請先閲讀背面之注意事項再填寫本頁) 而且，MOS電晶體TAN1的閘極、源極、基板區係連 接於接地配線VSS-A。MOS電晶體TAN1的汲極係連接於 MOS電晶體TAP1的汲極。此MOS電晶體TAP1的閘極、 源極、基板區係連接於電源配線VDD-A。然後，MOS電 晶體TAP1昀:汲極與TAN1的汲極，如同前述的連接至信 號輸出入端子T2。 經濟部智慧財產局員工消費合作社印製 依此構成的保護電路中，於MOS電晶體的基板區以 及源極與汲極間的pn接面，外加順方向的電壓時電流係 順方向流動。另一方面，前述pn接面外加逆方向的電壓 時，亦即是於逆偏壓(Bias)承受電湧時，pn接面產生崩潰 (Breakdown)，此崩潰所生的電壓成爲觸發器(Trigger)並較 基板的電位高。依此，MOS電晶體源極-汲極間係作爲二 極體電晶體並了开1啓。然後，藉由源極-汲極間大電流的流 動形成低電阻的電流通路。藉由上述的現象，構成保護電 路的MOS電晶體TDP1、TDN1、TAP1與TAN1係作爲保 護元件而動作。 前述具有保護電路的半導體積體電路裝置，在製造 爲半導體晶片的狀態則保護電路內的保險路元件F1與F2 係爲未切斷。亦即是，此半導體積體電路裝置實際封裝於 電路基板之則，保險絲兀件F1與F 2爲非切斷狀態。 半導體積體電路裝置的製程，係具有由矽晶片封入 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公t ) 一' 經濟部智慧財產局員工消費合作社印製 550784 9587pif.doc/008 A7 B7 五、發明說明（q ) 封裝、捆包、運送等處理的過程，或是將矽晶片封裝於電 路基板的過程。前述半導體積體電路爲了使保險絲元件F1 與F2不會被切斷，於此些過程中，於半導體積體電路裝 置發生之_ ESD的放電通路，即使是由數位電路部的輸出 入端子T1向類比電路部的電源配線VDD_A(或是接地配線 VSS-A)之電流通路的場合，而且即使是由類比電路部的輸 出入端子T2向數位電路部的電源配線VDD(或是接地配線 VSS)之電流通路的場合，亦夠進行通常的ESD保護動作。 於通常8¾作中，前述保護電路的MOS電晶體TDP1、 TDN1、TAP1與TAN1係爲關閉。因此，數位電路部的電 源配線VDD與接地配線VSS間，以及類比電路部的電源 配線VDD-A與接地配線VSS-A間電流不流動而不會影響 電路動作。 相對於此，在輸出入端子T1或是T2外加正的ESD 時，於MOS電晶體TDP1與TAP1，由汲極的擴散層向η 井區順方向電流流動，電荷於電源配線VDD(或是VDD-A) 放電。而且，於MOS電晶體TDN1與TAN1，係以超過此 些MOS電晶體的汲極耐壓的逆方向電流流動，電荷於接 地配線VSS(或是VSS-A)放電。因此，正的ESD無法到達 積體電路內部的元件。 而且，在輸出入端子T1或是T2外加負的ESD時， 於MOS電晶體TDN1與TAN1，由汲極的擴散層向p型基 板順方向電流流動，電荷於接地配線VSS(或是VSS-A)放 電。而且，於MOS電晶體TDP1與TAP1，係以超過此些 ----u--I li I i^w— ----------nlln^w (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（21〇x 297公釐） 550784 9587pif.d〇c/〇〇8 pj B7 五、發明說明（ίο ) MOS電晶體的汲極耐壓的逆方向電流流動’電荷於電源配 線VDD(或是VDD-A)放電。因此，負的ESD無法到達積 體電路內部的元件。 亦即是，前述MOS電晶體TDN1與TDP1所構成的 保護電路，對於輸入輸出入端子T1中的過電壓(例如是電 湧電壓），能夠由電源配線VDD、接地配線VSS、電源配 線VDD-A與接地配線VSS-A之其中任一的配線釋放出。 而且，對半導蘀積體電路裝置，進行以下的耐靜電量試驗。 此試驗係將複'數的基準端子中之任意一個端子接地，而且 於複數的信號端子中任意一個端子外加2000V、100PF的 電荷。其餘的基準端子以及信號端子使其爲開路（Open)。 基準端子則爲個別連接至電源配線VDD、VDD-A與接地 配線VSS、VSS-A。前述半導體積體電路，爲了不使保險 絲元件F1與F2切斷，亦能夠依此進行耐靜電量的試驗。 另一方面，前述半導體積體電路裝置實際封裝於電路 基板後，藉由從半導體積體電路裝置的外部控制，如第1B 圖所示，保護電路內的保險絲元件F1與F2切斷。藉由切 斷保險絲元件F1，以切斷數位電路部的電源配線VDD與 類比電路部的電源配線VDD-A(電絕緣狀態）。相同地，藉 由切斷保險絲元件F2，以切斷數位電路部的電源配線VSS 與類比電路部的電源配線VSS-A(電絕緣狀態）。 藉由上述’半導體積體電路裝置在封裝於電路基板 之前，由於在霉麗配線_YDD與VDD-A之間係以保險絲元 本紙張尺度適用中國國家標準（CNS)A4規格（21〇x 297公t ) -----Γ--^----裝 i I (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 550784 9 5 8 7pi f. doc / 0 0 8 A7 B7 五、發明說明（u) 件F1連接，且接地配線VSS與VSS-A之間係以保險絲元 件F2連接，在外加ESD的場合，能夠防止靜電放電能量 所導致的積體電路破壞或是劣化。再者，能夠進行通常必 須對LSI實施的前述耐靜電量試驗。 前述半導體積體電路裝置封裝於電路基板的封裝基 板裝置，由於能夠切斷數位電路部的電源配線VDD與類 比電路部的電源配線VDD-A，以及切斷類比電路部的電 源配線VSS興類比電路部的電源配線VSS-A，能夠防止 數位電路部的~動作所引發的電源雜訊對類比電路部的動作 產生不良影響。此結果，能夠實現類比電路的優良動作特 性。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 尙且，如前所述，半導體積體電路裝置（半導體晶片) 封裝於電路基板後，藉由切斷電源配線VDD與電源配線 VDD-A間的保險絲元件F1，以及切斷電源配線VSS與電 源配線VSS-A間的保險絲元件F2，由數位電路部的輸出 入端子T1向類比電路部的電源配線VDD-Α以及接地配線 VSS-A的放電通路，或是由類比電路部的輸出入端子丁2 向數位電路部的電源配線VDD以及接地配線VSS的放電 通路則會消失。但是，，即使放電通路消失，封裝有半導體 積體電路裝置的電路基板具有大靜電容量，而且半導體積 體電路裝置的信號輸出端子的露出機會少，再者亦存在有 其他的保護電路，由於輸入保護的必要性降低，因此幾乎 沒有妨礙。 尙且，本實施例係使用作爲保護元件之M〇S電晶體 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 550784 9587pif.d〇c/〇〇8 五、發明說明（丨^ ) 的Pn fee面爲範例，然而亦可以使用平面型二極體的,ρη 面。 藍二實施里 ± 其次’對本發明第二實施例的半導體積體電路裝置 於^電路基板之封裝基板裝置進行說明。 弟2圖所繪示爲本發明第二實施例之封裝基板裝置 的構成斜視吊意圖。 ,、、此β衣套板裝置如第2圖所示，前述第一實施例的 半，體體電路裝置11，以及其他的半導體積體電路裝置 2丈寸衣®、笔路基板I3。於電路基板13上係形成配線圖案 14 ’且配線圖案14係對應且個別連接至半導體積體電路 裝置11之電源配線VDD、電源配線VDD-A、接地配線 VSS、接地配線VSS_A與信號輸出入端子T1、Τ2。此些 配線圖案14係配置於電路基板13的絕緣基板上。 第3圖所繪示爲前述第二實施例之封裝基板裝置其 半導體積體電路裝置被封裝部分的擴大平面示意圖。 如第3圖所示，於前述半導體積體電路裝置^的周 圍，配置有連接至半導體積體電路裝置11內之電源配線 VDD的配線圖案ΜΑ。相同地，於前述半導體積體電路裝 置11的周圍，個別配置有連接至電源配線VDD-A的配線 圖案14Β、連接至接地配線VSS的配線圖案14C、連接至 接地配線VSS-A的配線圖案14Ε>、連接至信號輸出入端子 丁1的配線圖案ME、連接至信號輸出入端子Τ2的配線圖 f請先閱讀背面之注意事項再填寫本頁) -· 1 1 ϋ ·_1 ϋ n I 和”，· n n n I n ϋ n I . 經濟部智.慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550784 9587pif.doc/008 A7 B7 五、發明說明（o) 案14F。此些配線圖案14A〜14F的前端部係作爲封裝基 板裝置的電源端子、接地端子與信號輸出入端子使用。 具有前述之構成的封裝基板裝置13，在被封裝的半 導體積體雾路11的保險絲元件F1與F2被切斷之前的狀 態，於捆包、運送等處理過程中，即使ESD的放電通路 係爲經由數位電路側的配線圖案14E(輸出入端子T1)向類 比電路側的配線圖案14B、MD(電源配線VDD-A、接地配 線VSS-A)之厲流通路的場合，或是經由類比電路側的配 線圖案14F(if出入端子T2)向數位電路側的配線圖案 14A、14C(電源配線VDD、接地配線VSS)之電流通路的 場合，亦能夠進行通常的ESD保護動作。 相對於此，藉由從半導體積體電路Π的外部控制切 斷保護電路內的保險絲元件F1與F2，以使數位電路部的 電源配線VDD與類比電路部的電源配線VDD-A間以及數 位電路部的電源配線VSS與類比電路部的電源配線VSS-A呈切斷狀態_(電絕緣狀態），而能夠防止數位電路部的動 作所引發的電源雜訊對類比電路部的動作產生不良影響。 此結果，能夠實現類比電路的優良動作特性。 尙且，如前所述封裝有半導體積體電路裝置11的封 裝基板裝置，藉由切斷電源配線VDD與電源配線VDD-A 間的保險絲元件F1，以及切斷接地配線VSS與接地配線 VSS-A間的保險絲元件F2，由數位電路側的配線圖案 14E(輸出入端子T1)向類比電路側的配線圖案14B、MD(電 源配線VDD-A以及接地配線VSS-A)的放電通路’或是由 16 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) | I · n 1··· ϋ §* ϋ n i·— n 1 —Bl i·— ϋ n 1 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 550784 9587pif.d〇c/〇〇8 A7 B7 五、發明說明（丨小） 類比電路側的配線圖案14F(輸出入端子T2)向數位電路側 的配線圖案14A、14C(電源配線VDD以及接地配線VSS) 的放電通路則會消失。但是，即使放電通路消失，封裝有 半導體積=體電路裝置11的電路基板13具有大靜電容量， 而且半導體積體電路裝置的信號輸出端子的露出機會少， 再者亦存在有其他的保護電路，由於輸入保護的必要性降 低，因此幾乎沒有妨礙。 第三實施例〜 其次，此本發明之第三實施例，係於封裝有半導體 積體電路裝置的封裝基板裝置中，說明數位電路部與類比 電路部間之電源配線與接地配線的切斷方法。 第4圖所繪示爲本發明第三實施例之封裝基板裝置 其電源配線的切斷方法的平面示意圖，第5圖所繪示爲前 述封裝基板裝置其接地配線的切斷方法的平面示意圖。 首先，如第4圖所示，將試驗裝置的探針（Pr〇be)2i 與電路基板上的配線圖案14A與配線圖案mb接觸。配 線圖案MA係連接於半導體電路裝置u內之數位電路部 的電源配線VDD，配線圖案14B係連接於類比電路1 電源配線VDD-A。 _ 其後於配線圖案MA通入正或是負的電流，並於兩 者間外加直流電壓vi。依此切斷第1保險絲元件Fl，以 使電源配線VDD與電源配線VDD-A電性絕緣。 其次，如第5圖所示，將試驗裝置的探針21與電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----.---·---裝--- (請先閱讀背面之注意事項再填寫本頁) 0 - 550784 9587pif.d〇c/〇〇8 A7 __B7 五、發明說明（丨k)
基板上的配線圖案14C與配線圖案14D接觸。配線圖案14C 係連接於半導體電路裝置11內之數位電路部的接地配線 VSS，配線圖案14D係連接於類比電路部的接地配線 VSS-A。 其後於配線圖案14C通入正或是負的電流，並於兩 者間外加直流電壓V2。依此切斷第2保險絲元件F2，以 使接地配線VSS與接地配線VSS_A電性絕緣。 如上述^三實施例所說明，半導體積體電路裝置封 裝於電路基板〜後，藉由在第丨保險絲元件兩端外加電壓， 則能夠切斷電源配線VDD與電源配線VDD_A之間。相同 地，藉由在第2保險絲元件兩端外加電壓，則能夠切斷接 地配線VSS與接地配線VSS-Α之間。習知在半導體積體 電路裝置封裝於電路基板後，切斷半導體積體電路裝置內 之電源線或是接地線的方法，例如是僅能使用雷射的方法 或疋使用水焦離子束（Focused I〇n Beam，FIB)等方法。利 用此弟二貫施例的g舌’在佈局（Lay0Ut)設計前不良解析對 動作限度的評價等，在已知想要切斷之場所的場合，藉由 在想要切斷的場所插入保險絲元件，而能夠快速的形成不 佳評價解析等的晶片。依此，半導體積體電路裝置之評價、 解析的週期（Turnaround Time)能夠提昇。 尙且，本發明的ESD保護電路，在確認數位電路之 電源配線之雜訊不會對類比電路造成影響的場合，亦可以 適用於僅設置重視對正的ESD輸入保護之第2保險絲元 件F2的場合。同樣的，在確認數位電路之接地配線之雜 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----*——rII裝.！ (請先閱讀背面之注意事項再填寫本頁) ij· 經濟部智慧財產局員工消費合作社印製 550784 9 5 8 7pi f. doc /0 0 8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（A ) g只不會封類比電路造成影響的場合，亦可以適用於僅設置 重視對負的ESD輸入保護之第i保險絲元件F1的場合。 而且，保險絲元件F1與F2的切斷，係不使用雷射 照射，由=於係由半導體積體電路裝置的外部外加電壓以進 行，因此，亦可以在具有多層配線的半導體積體電路裝置 中之多層配線中之任意金屬層形成保險絲元件。 而且，前述的實施例，係將保險絲元件FI、F2個別 設置於半導體:積體電路裝置內的電源配線VDD與電源配 線VDD-A間，以及接地配線VSS與接地配線VSS-A間， 藉由切斷保險絲元件以切斷電源配線間與接地配線間。然 而本發明並不限定於使用保險絲元件，亦可以使用保險絲 元件以外的其他元件。 而且前述的各實施例並非只能單獨的實施，亦能夠經 由適當的組合而實施。再者，前述各實施例中包含各種階 段的發明，藉由將前述各實施例所揭示的複數構成要件作 適當的組合，亦能夠抽出各種階段的發明。 如上述之本發明的實施例，係能夠提供一種半導體 積體電路裝置、封裝基板裝置，於積體電路晶片的封裝、 捆包、運送等處理中，在能夠防止靜電放電引起之元件破 壞的同時，在通常使用時能夠由類比電源線切斷數位電源 線，而能夠防止數位電路動作引起的電源雜訊傳送至類比 電路，並能夠提供前述電源線的切斷方法。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限疋本發明，任何熟習此技藝者，在不脫離本發明之 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公髮） (請先閲讀背面之注意事項再填寫本頁) 裝 550784 9587pif.doc/008 A7 ----- - B7_____ 五、發明說明（丨^ ) • 精神和範圍內，當可作些許之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 多 (請先閱讀背面之注意事項再填寫本頁) -I · I me§ ϋ i-ai ϋ -1 · ϋ n 1« i-i ϋ i·— I I 應 經濟部智慧財產局員工消費合作社.印製 ο 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮）
Claims (1)
- 550784 9587pif.doc/008 A8 B8 C8 D8 六 . ‘ 經濟邹智慧財產局員工消費合作杜印製 申請專利範圍 1. 一種半導體積體電路裝置，包括： 二第一電源配線，供給電源電位至一具有第一功能 之電路； 一 1| 一接地配線，供給接地電位至該具有第一功能 之電路； 一第一保護電路，連結於該第一電源配線與該第一 接地配線間，用以保護該具有第一功能之電路； 一第二電源配線，供給電源電位至一具有第二功能 之電路；· > 一第二接地配線，供給接地電位至該具有第二功能 之電路； 一第二保護電路，連結於該第二電源配線與該第二 接地配線間，用以保護該具有第二功能之電路；以及 一元件，設置於該第一電源配線與該第二電源配線 間，以及該第一接地配線與該第二接地配線間之至少其中 一方之間，以使該一方之間成爲切斷狀態。 2. 如申請專利範圍第1項所述之半導體積體電路裝 置，其中該具有第一功能之電路包括數位電路，該具有第 二功能之電路包括類比電路。 3. 如申請專利範圍第1項所述之半導體積體電路裝 置，其中該第一保護電路、該第二保護電路個別接續有至 少一輸出入端子，該第一保護電路、該第二保護電路係將 輸入該輸出入端子之電湧電壓，由該第一電源配線、該第 一接地配線、該第二電源配線與該第二接地配線的其中之 2 1 (請先閱讀背面之注意事項再填寫本頁)本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐) 550784 9587pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 一條配線釋放出。 (請先閱讀背面之注意事項再填寫本頁) 4·如申請專利範圍第1項所述之半導體積體電路裝 置，其中該元件係包括金屬配線。 5·姐 1申請專利範圍第1項所述之半導體積體電路裝 置，其中該元件係包括多晶矽配線。 6. —種半導體積體電路裝置，包括： 一第一電源配線，供給電源電位至一具有第一功能 之電路； 李: 一第一接地配線，供給接地電位至該具有第一功能 之電路； 一第一保護電路，連結於該第一電源配線與該第一 接地配線間，用以保護該具有第一功能之電路； 一第二電源配線，供給電源電位至一具有第二功能 之電路； 一第二接地配線，供給接地電位至該具有第二功能 之電路；- 一第二保護電路，連結於該第二電源配線與該第二 接地配線間，用以保護該具有第二功能之電路；以及 經濟部智慧財產局員工消費合作社印制衣 一元件，設置於該第一電源配線與該第二電源配線 間，以及該第一接地配線與該第二接地配線間之至少其中 一方之間，以使該一方之間成爲切斷狀態。 7. 如申請專利範圍第6項所述之半導體積體電路裝 置，其中該具有第一功能之電路包括數位電路，該具有第 二功能之電路包括類比電路。 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550784 9587pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 8·如申請專利範圍第6項所述之半導體積體電路裝 置，其中該第一保護電路、該第二保護電路個別接續有至 少一輸出入端子，該第一保護電路、該第二保護電路係將 輸入該輸^出入端子之電湧電壓，由該第一電源配線、該第 一接地配線、該第二電源配線與該第二接地配線的其中之 一條配線釋放出。 9·如申請專利範圍第6項所述之半導體積體電路裝 置，其中該保撿絲元件係包括金屬配線。 10. 如申#專利範圍第6項所述之半導體積體電路裝 置，其中該保險絲元件係包括多晶矽配線。 11. 一種半導體積體電路裝置，包括： 一第一電源配線，供給電源電位至一具有第一功能 之電路； 一第一接地配線，供給接地電位至該具有第一功能 之電路； 一第一保護電路，連結於該第一電源配線與該第一 接地配線間，用以保護該具有第一功能之電路； 一第二電源配線，供給電源電位至一具有第二功能 之電路； 一第二接地配線，供給接地電位至該具有第二功能 之電路； 一第二保護電路，連結於該第二電源配線與該第二 接地配線間，用以保護該具有第二功能之電路；以及 一保險絲元件，設置於該第一電源配線與該第二電 23 (請先閱讀背面之注意事項再填寫本頁) 訂·· --線· 經濟邹智慧財產局員工消費合作钍印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐) 550784 9587pif.doc/008 A8 B8 C8 D8 涇齊郎智慧犲轰苟員!.消費合作fi-印製 六、申請專利範圍 源配線間，以及該第一接地配線與該第二接地配線間之至 少其中一方之間，以使該一方之間成爲連接狀態與切斷狀 態中之其中一種狀態。 I2·却申請專利範圍第11項所述之半導體積體電路裝 置，其中該具有第一功能之電路包括數位電路，該具有第 二功能之電路包括類比電路。 13. 如申請專利範圍第11項所述之半導體積體電路裝 置，其中該第一保護電路、該第二保護電路個別接續有至 少一輸出入端1子，該第一保護電路、該第二保護電路係將 輸入該輸出入端子之電湧電壓，由該第一電源配線、該第 一接地配線、該第二電源配線與該第二接地配線的其中之 一條配線釋放出。 14. 如申請專利範圍第11項所述之半導體積體電路裝 置，其中該保險絲元件係包括金屬配線。 15. 如申請專利範圍第11項所述之半導體積體電路裝 置，其中該保險絲元件係包括多晶矽配線。 16. 如申請專利範圍第11項所述之半導體積體電路裝 置，其中該保險絲元件係於該半導體積體電路裝置封裝於 一電路基板後，將該保險絲元件切斷。’ 17. —種封裝基板裝置，包括： 一半導體積體電路裝置，該半導體積體電路裝置包 括： 一第一電源配線，供給電源電位至一具有第一 功能之電路； 24 (請先閱讀背面之注意事項再填寫本頁) 訂- --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550784 9587pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 一第一接地配線，供給接地電位至該具有第一 功能之電路； (請先閱讀背面之注意事項再填寫本頁) 一第一保護電路，連結於該第一電源配線與該 第接地配線間，用以保護該具有第一功能之電路； 一第二電源配線，供給電源電位至一具有第二 功能之電路； 一第二接地配線，供給接地電位至該具有第二 功能之電路； 一i二保護電路，連結於該第二電源配線與該 第二接地配線間，用以保護該具有第二功能之電路； 以及 -線- 一保險絲元件，設置於該第一電源配線與該第 二電源配線間，以及該第一接地配線與該第二接地配 線間之至少其中一方之間，以使該一方之間成爲切斷 狀態；以及 該半導體積體電路裝置係封裝於一電路基板，其中 該電路基板具有個別連接至該第一電源配線、該第二電源 配線、該第一接地配線與該第二接地配線之複數配線圖 經濟部智慧財產局員工消費合作钍印製 案。 ， 18. 如申請專利範圍第17項所述之封裝基板裝置，其 中該具有第一功能之電路包括數位電路，該具有第二功能 之電路包括類比電路。 19. 如申請專利範圍第17項所述之封裝基板裝置，其 中該第一保護電路、該第二保護電路個別接續有至少一輸 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 550784 9 5 8 71 loc/008 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 出入端子，該第一保護電路、該第一保護電路係將輸入該 輸出入端子之電湧電壓，由該第一電源配線、該第一接地 配線、該第二電源配線與該第二接地配線的其中之一條配 線釋放出=。 20·如申請專利範圍第Π項所述之封裝基板裝置，其 中該保險絲元件係包括金屬配線。 21·如申請專利範圍第Π項所述之封裝基板裝置，其 中該保險絲元件係包括多晶矽配線。 22·如申旨1專利範圍第17項所述之封裝基板裝置，其 中該保險絲元件係於該半導體積體電路裝置封裝於該電路 基板後，將該保險絲元件切斷。 23·—種封裝基板裝置之配線切斷方法，包括： 線· 形成具備至少一保險絲元件的一半導體積體電路裝 置，其中該保險絲元件設置於一第一電源配線與一第二電 源配線間，以及一第一接地配線與一第二接地配線間之至 少其中一方之間，以使該一方之間成爲連接狀態與切斷狀 態中之其中一種狀態； 將該半導體積體電路裝置封裝於一電路基板；以及 將該半導體積體電路裝置內之該保險絲元件切斷。 24·如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中切斷該保險絲元件的方法係外加電壓於 該保險絲兀件。 25·如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中該保險絲元件係於該半導體積體電路裝 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 550784 9587pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 置封裝於該電路基板後，將該保險絲元件切斷。 (請先閱讀背面之注意事項再填寫本頁) 26. 如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中該保險絲元件係於對該半導體積體電路 裝置進行：一耐靜電量試驗後，將該保險絲元件切斷。 27. 如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中該半導體積體電路裝置係爲半導體晶片 封入封裝內之物品。 28. 如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，^中： 該第一電源配線係供給電源電位至一具有第一功能 之電路； 該第一接地配線係供給接地電位至該具有第一功能 之電路； 該第二電源配線係供給電源電位至一具有第二功能 之電路；以及 該第二接地配線係供給接地電位至該具有第二功能 之電路。 經濟邹智慧財產局員Η消費合作钍印製 29. 如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中更具有： 一第一保護電路，連結於該第一電源配線與該第一 接地配線間，用以保護該具有第一功能之電路；以及 一第二保護電路，連結於該第二電源配線與該第二 接地配線間，用以保護該具有第二功能之電路。 30. 如申請專利範圍第28項所述之封裝基板裝置之配 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550784 A8 B8 C8 9 5 8 7pif . doc/ 0 0 8_^_ 六、申請專利範圍 線切斷方法，其中該具有第一功能之電路包括數位電路， 該具有第二功能之電路包括類比電路。 31. 如申請專利範圍第29項所述之封裝基板裝置之配 線切斷方法，其中該第一保護電路、該第二保護電路個別 接續有至少一輸出入端子，該第一保護電路、該第二保護 電路係將輸入該輸出入端子之電湧電壓，由該第一電源配 線、該第一接地配線、該第二電源配線與該第二接地配線 的其中之一條配線釋放出。 32. 如申#專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中該保險絲元件係包括金屬配線。 33. 如申請專利範圍第23項所述之封裝基板裝置之配 線切斷方法，其中該保險絲元件係包括多晶矽配線。 (請先閱讀背面之注意事項再填寫本頁) 缦濟郎智慧財產局員Η消費合作fi印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002126554A JP2003324151A (ja) | 2002-04-26 | 2002-04-26 | 半導体集積回路装置、実装基板装置、及び実装基板装置の配線切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW550784B true TW550784B (en) | 2003-09-01 |
Family
ID=29243807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091113343A TW550784B (en) | 2002-04-26 | 2002-06-19 | Semiconductor integrated circuit device, package substrate device and the cutting method of the wire of package substrate device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6813130B2 (zh) |
| JP (1) | JP2003324151A (zh) |
| KR (1) | KR100523504B1 (zh) |
| CN (1) | CN1453870A (zh) |
| TW (1) | TW550784B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030053655A1 (en) * | 2001-08-16 | 2003-03-20 | Barone Samuel T. | Digital data monitoring and logging in an ITV system |
| US20050161798A1 (en) * | 2002-07-24 | 2005-07-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2009206127A (ja) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | 半導体集積回路 |
| US8040645B2 (en) * | 2008-08-12 | 2011-10-18 | Qualcomm Incorporated | System and method for excess voltage protection in a multi-die package |
| US8907718B2 (en) | 2009-03-04 | 2014-12-09 | Sensortechnics GmbH | Passive resistive-heater addressing network |
| CN102117803B (zh) * | 2009-12-31 | 2014-10-08 | 无锡中星微电子有限公司 | 一种具有高静电释放性能的芯片 |
| CN102565681A (zh) * | 2011-12-05 | 2012-07-11 | 北京创毅视讯科技有限公司 | 混合信号芯片中测试模拟电路的装置和方法 |
| US9184130B2 (en) * | 2012-10-05 | 2015-11-10 | Qualcomm Incorporated | Electrostatic protection for stacked multi-chip integrated circuits |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596466A (en) * | 1995-01-13 | 1997-01-21 | Ixys Corporation | Intelligent, isolated half-bridge power module |
| US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
| US5991135A (en) * | 1998-05-11 | 1999-11-23 | Vlsi Technology, Inc. | System including ESD protection |
| US6002568A (en) * | 1998-06-29 | 1999-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection scheme for mixed-voltage CMOS integrated circuits |
| JP3123984B2 (ja) | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
| WO2000028594A1 (en) * | 1998-11-09 | 2000-05-18 | Koninklijke Philips Electronics N.V. | Over-voltage protection for integrated analog and digital circuits |
| JP3275893B2 (ja) | 1999-09-27 | 2002-04-22 | 日本電気株式会社 | 半導体記憶素子 |
| US6411485B1 (en) * | 1999-11-04 | 2002-06-25 | United Microelectrics Corp. | Electrostatic discharge protection circuit for multi-voltage power supply circuit |
| JP2001244338A (ja) | 2000-02-25 | 2001-09-07 | Toshiba Corp | 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法 |
-
2002
- 2002-04-26 JP JP2002126554A patent/JP2003324151A/ja not_active Abandoned
- 2002-06-06 US US10/162,610 patent/US6813130B2/en not_active Expired - Fee Related
- 2002-06-19 TW TW091113343A patent/TW550784B/zh not_active IP Right Cessation
- 2002-07-30 KR KR10-2002-0044896A patent/KR100523504B1/ko not_active IP Right Cessation
- 2002-07-31 CN CN02127406A patent/CN1453870A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6813130B2 (en) | 2004-11-02 |
| US20030202309A1 (en) | 2003-10-30 |
| KR20030084541A (ko) | 2003-11-01 |
| JP2003324151A (ja) | 2003-11-14 |
| KR100523504B1 (ko) | 2005-10-25 |
| CN1453870A (zh) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105281313B (zh) | 瞬态电压保护电路和器件 | |
| US6385021B1 (en) | Electrostatic discharge (ESD) protection circuit | |
| US9245878B2 (en) | Bidirectional dual-SCR circuit for ESD protection | |
| CN101521169B (zh) | 半导体装置的制造方法及半导体装置 | |
| US9184130B2 (en) | Electrostatic protection for stacked multi-chip integrated circuits | |
| TW432633B (en) | Semiconductor integrated circuit device | |
| US20100103570A1 (en) | Circuit and Method for Power Clamp Triggered Dual SCR ESD Protection | |
| JPH06163841A (ja) | Ｎｐｎバイポーラトランジスタを用いたｅｓｄ保護 | |
| US9385527B2 (en) | Enhanced charge device model clamp | |
| JP4516102B2 (ja) | Ｅｓｄ保護回路 | |
| JP2007049137A (ja) | 静電気放電保護回路用シリコン整流制御器及びその構造体 | |
| TW550784B (en) | Semiconductor integrated circuit device, package substrate device and the cutting method of the wire of package substrate device | |
| TW200427051A (en) | Charge-device model electrostatic discharge protection using active devices for CMOS circuits | |
| JP2002083931A (ja) | 半導体集積回路装置 | |
| US11532936B2 (en) | Electrostatic discharge (ESD) protection device | |
| US6317306B1 (en) | Electrostatic discharge protection circuit | |
| US20080310059A1 (en) | Esd protection design method and related circuit thereof | |
| CN110400799B (zh) | 一种静电保护电路、半导体集成电路装置及电子设备 | |
| Gossner | Design for ESD protection at its limits | |
| US20190198493A1 (en) | Device and method for electrostatic discharge (esd) protection | |
| US7606012B2 (en) | Semiconductor device and designing method for the same | |
| TWI396270B (zh) | 具有靜電放電保護電路之積體電路 | |
| KR101679347B1 (ko) | 반도체 장치 | |
| KR100942956B1 (ko) | 에스씨알 회로를 이용한 정전기 방전 장치 | |
| JP3006627B2 (ja) | 過電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |