CN102117803A - 一种具有高静电释放性能的芯片 - Google Patents
一种具有高静电释放性能的芯片 Download PDFInfo
- Publication number
- CN102117803A CN102117803A CN2009102445009A CN200910244500A CN102117803A CN 102117803 A CN102117803 A CN 102117803A CN 2009102445009 A CN2009102445009 A CN 2009102445009A CN 200910244500 A CN200910244500 A CN 200910244500A CN 102117803 A CN102117803 A CN 102117803A
- Authority
- CN
- China
- Prior art keywords
- static
- pin
- discharges
- ground wire
- territory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有高静电释放性能的芯片,其包括一个数字域和多个模拟域。所述数字域包括有接地管脚、电源管脚、信号管脚和静电保护电路。所述模拟域包括接地管脚、电源管脚、信号管脚和静电保护电路。所述数字域内的静电保护电路包括与域内的电源管脚相连的静电释放电源线、与域内的接地管脚相连的静电释放地线。所述模拟域内的静电保护电路包括静电释放地线和与域内的电源管脚相连的静电释放电源线。相邻的两个域内的静电释放地线连接在一起,从静电释放地线上引出一静电释放接地端,将所述静电释放接地端通过导线与数字域内的接地管脚相连。这样,额外建立了一条静电泄放能力更强的通路。
Description
【技术领域】
本发明涉及ESD设计领域,特别是关于一种具有高ESD性能的芯片。
【背景技术】
ESD(Electro-Static discharge)是指“静电释放”。静电是一种客观的自然现象,不均匀分布在芯片本身、人体上和机器上以及芯片能够存在的环境及周围的事物上。这些静止的电荷,随时都可能通过某种方式释放出来。静电释放的特点是高电压、低电量、小电流和作用时间短。提高集成电路(IC,也可称之为芯片)对静电释放的防护能力是非常重要的。
芯片中静电保护的目的在于:避免芯片的工作电路成为静电释放通路而遭到损害,保证在芯片的任意两管脚之间发生的静电释放都有适合的静电释放通路将静电电流释放出去,而不会对芯片的工作电路产生影响。
图1为现有技术中的具有静电保护电路的芯片100的一个示例的示意图。请参考图1所示,所述芯片100包括有两个域。第一个域为模拟域,其包括有电源管脚111、接地管脚112、信号管脚113、静电保护电路114和内部逻辑电路(未图示),其中电源管脚111、接地管脚112和信号管脚113经由静电保护电路114连接至内部逻辑电路。第二个域为数字域,其包括有电源管脚121、接地管脚122、信号管脚123、静电保护电源管脚124(也可以称为电源管脚)、静电保护接地管脚125(也可以称为接地管脚)、静电保护电路126和内部逻辑电路(未图示),其中电源管脚121、接地管脚122和信号管脚123经由静电保护电路124连接至内部逻辑电路,静电保护电源管脚124为静电保护电路126提供电源,静电保护接地管脚125为静电保护电路126提供接地通路。所述内部逻辑电路就是芯片100内的工作电路。
所述静电保护电路114包括有静电释放电源线ESDVDD1、静电释放地线ESDVSS1及多个静电释放器件(ESD器件)。所述电源管脚111与静电释放电源线ESDVDD1相连接,两者的连接点经由一ESD器件与静电释放地线ESDVSS1相连。所述信号管脚113经由一ESD器件与静电释放地线ESDVSS1相连,经由一ESD器件与静电释放电源线ESDVDD1相连。所述接地管脚112经由一ESD器件与静电释放地线ESDVSS1相连,经由一ESD器件与静电释放电源线ESDVDD1相连。
所述静电保护电路124包括有静电释放电源线ESDVDD2、静电释放地线ESDVSS2及多个静电释放器件(ESD器件)。所述静电保护电源管脚124连接至静电释放电源线ESDVDD2,两者的连接点经由一ESD器件与静电释放地线ESDVSS2相连。所述信号管脚123经由一ESD器件与静电释放地线ESDVSS2相连,经由一ESD器件与静电释放电源线ESDVDD2相连。所述静电保护接地管脚125连接至静电释放地线ESDVSS2,两者的连接点经由一ESD器件与静电释放电源线ESDVDD2相连。所述电源管脚121经由一ESD器件与静电释放地线ESDVSS2相连。所述接地管脚122经由一ESD器件与静电释放地线ESDVSS2相连,经由一ESD器件与静电释放电源线ESDVDD2相连。
静电保护技术已经比较成熟,现有技术中也有许多种ESD器件,因此关于ESD器件的具体结构,这里不作重点介绍。所述芯片100还包括有电源隔断器件130,其用于隔断第一个域内的静电释放电源线ESDVDD1和第二个域内的静电释放电源线ESDVDD2,并将第一个域内的静电释放地线ESDVSS1和第二个域内的静电释放地线ESDVSS2连接在一起。由于模拟域要求电源和地都很稳定,而数字域对电源和地稳定性要求则低很多,并且静电释放地线ESDVSS1与静电释放地线ESDVSS2连接在一起,因此,为了防止数字域的噪声抖动窜到模拟域,模拟域内的接地管脚112并未直接连接至静电释放地线ESDVSS1,而是通过ESD器件连接至静电释放地线ESDVSS1。
当高压静电正极打到信号管脚上时,静电会通过ESD器件泻放至静电释放电源线上,之后通过ESD器件再泻放至静电释放接地线上,当高压静电负极打到该信号管脚上时,静电会通过ESD器件直接泻放至静电释放地线上。所述芯片100的任意两个信号管脚之间出现静电高压,都可以通过静电保护电路进行释放,而不会影响到内部逻辑电路。举例来说,第一域内的信号管脚113和第二域内的信号管脚123之间的静电释放通路是:静电正极信号管脚、静电释放电源线、静电释放接地线、电源隔断器件、静电释放接地线、静电负极信号管脚。
然而,由于模拟域的接地管脚不与其内的静电释放地线ESDVSS1相连接,因此模拟域的静电释放地线ESDVSS1是通过数字域的静电释放地线ESDVSS2来最终与地相连接。如果一个芯片内包括有连续的几个模拟域,那么在距离数字域较远的模拟域内的管脚进行静电释放时,需要在静电释放地线上走很长的距离,这样静电释放通路上的电阻就会比较大,相应的,静电泄放能力也会随之下降。
图2为现有技术中的具有静电保护电路的芯片200的另一个示例的示意图,所述芯片200可以解决由于连续的模拟域布局而导致到静电泄放能力下降的问题。请参考图2所示,所述芯片200包括有三个域。第一个域为模拟域,其包括有电源管脚211、接地管脚212、信号管脚213、静电保护电路214和内部逻辑电路(未图示)。第二个域也为模拟域,其包括有电源管脚221、接地管脚222、信号管脚223、静电保护电路224和内部逻辑电路(未图示)。第三个域为数字域,其包括有电源管脚231、接地管脚232、信号管脚233、静电保护电源管脚234、静电保护接地管脚235、静电保护电路236和内部逻辑电路(未图示)。
所述静电保护电路214包括有静电释放电源线ESDVDD1、静电释放地线ESDVSS 1及多个静电释放器件(ESD器件)。所述静电保护电路224包括有静电释放电源线ESDVDD2、静电释放地线ESDVSS2及多个静电释放器件(ESD器件)。所述静电保护电路236包括有静电释放电源线ESDVDD3、静电释放地线ESDVSS3及多个静电释放器件(ESD器件)。所述芯片200还包括有数个电源隔断器件240,它们分别用于隔断第一个域内的静电释放电源线ESDVDD1、第二个域内的静电释放电源线ESDVDD2、第三个域内的静电释放电源线ESDVDD3,并分别将第一个域内的静电释放地线ESDVSS1、第二个域内的静电释放地线ESDVSS2和第三个域内的静电释放地线ESDVSS3连接在一起。
信号管脚、接地管脚、电源管脚、静电保护电源管脚和静电保护接地管脚与静电保护电路的连接方式具体如图2所示,具体的文字描述也可以参照针对图1的描述的相应部分。另外,图2所示的芯片200的静电保护的工作过程及原理也可以参考针对图1的描述的相应部分。
与众不同的是:芯片200中的接地管脚212与静电释放地线ESDVSS 1相连接,并且接地管脚212在外部经由导线与数字域的静电保护接地管脚234,所述导线的可以做得比静电释放地线ESDVSS1粗,这样第一域内的管脚在静电释放时可以经过静电释放地线ESDVSS1、接地管脚212直接到静电保护接地管脚234,这样大大降低了静电释放通路上的电阻,增加了静电释放能力。另外,第一域内的管脚在静电释放时仍然还可以走之前的静电释放通路,比如依次经过静电释放地线ESDVSS1、电源隔断器件、静电释放地线ESDVSS2、电源隔断器件、静电释放地线ESDVSS3,直到到达静电保护接地管脚234。换句话说,上述改动增加了一条与之前的并联的静电释放通路,可以进一步提高静电释放能力。同样的,第二域内的管脚的静电释放能力同样会因上述改动而提高。
然而,由于接地管脚212与静电释放地线ESDVSS1相连接,这样就会使数字域的噪声抖动会窜到模拟域,从而降低模拟域的正常工作性能,如信噪比等指标。
因此,亟待提出一种具有高静电释放性能的芯片,其既具有高效的ESD防护性能,又不会导致数字域的噪声抖动会窜到模拟域。
【发明内容】
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
本发明的目的在于提供一种具有高静电释放性能的芯片,其既具有高效的ESD防护性能,又不会导致数字域的噪声抖动会窜到模拟域。。
为解决上述问题,根据本发明的一个方面,本发明提出一种芯片,其包括一个数字域、多个模拟域及位于每相邻两个域之间的电源隔断器件。所述数字域包括有接地管脚、电源管脚、信号管脚和静电保护电路。所述模拟域包括接地管脚、电源管脚、信号管脚和静电保护电路。所述数字域内的静电保护电路包括与域内的电源管脚相连的静电释放电源线和与域内的接地管脚相连的静电释放地线,所述模拟域内的静电保护电路包括静电释放地线和与域内的电源管脚相连的静电释放电源线。所述电源隔断器件用于隔断相邻两个域内的静电释放电源线,连接相邻的两个域内的静电释放地线,从静电释放地线上引出一静电释放接地端,将所述静电释放接地端通过导线与数字域内的接地管脚相连。
进一步的,所述静电释放接地端是从模拟域内或两个模拟域之间的静电释放地线上引出的。
进一步的,其还包括间隔于两相邻模拟域间的虚拟数字域,所述虚拟数字域包括静电释放电源线和静电释放地线,所述虚拟数字域内的静电释放电源线通过电源隔断器件与两侧的模拟域的静电释放电源线隔断,所述虚拟数字域内的静电释放地线通过电源隔断器件与两侧的模拟域的静电释放地线相连,从所述虚拟数字域内的静电释放电源线上引出一静电释放电源端,将该静电释放电源端通过导线与数字域内的电源管脚相连,所述静电释放接地端是从虚拟数字域内的静电释放地线上引出的。
进一步的,所述静电释放接地端和数字域内的接地管脚之间的所述导线的电阻率小于所述静电释放地线的电阻率。
更进一步的,所述静电释放接地端和数字域内的接地管脚之间的所述导线以及静电释放接地端被封装于所述芯片内。更进一步的,所述数字域内的信号管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连,所述模拟域内的信号管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连。更进一步的,所述模拟域内的接地管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连。
与现有技术相比,通过将非数字域内的静电释放地线直接与数字域的静电释放接地管脚相连接,从而额外又建立了一条静电泄放能力更强的通路,进而可以提高芯片的ESD防护性能,同时不会导致数字域的噪声抖动会窜到模拟域。
【附图说明】
结合参考附图及接下来的详细描述,本发明将更容易理解,其中同样的附图标记对应同样的结构部件,其中:
图1为现有技术中的具有静电保护电路的芯片的一个示例的示意图;
图2为现有技术中的具有静电保护电路的芯片的另一个示例的示意图;
图3为本发明中的具有静电保护电路的芯片的一个实施例的方框示意图;和
图4为本发明中的具有静电保护电路的芯片的另一个实施例的方框示意图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明,在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时,本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说,为避免混淆本发明的目的,由于熟知的方法、程序、成分和电路已经很容易理解,因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。此外,表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序,也不构成对本发明的限制。
图3为本发明中的具有静电保护电路的芯片300的一个实施例的方框示意图。请参阅图3所示,所述芯片300包括有三个域。第一个域为模拟域,其包括有电源管脚311、接地管脚312、信号管脚313、静电保护电路314和内部逻辑电路(未图示)。第二个域也为模拟域,其包括有电源管脚321、接地管脚322、信号管脚323、静电保护电路324和内部逻辑电路(未图示)。第三个域为数字域,其包括有电源管脚331、接地管脚332、信号管脚333、静电保护电源管脚334(也可以称为电源管脚)、静电保护接地管脚335(也可以称为接地管脚)、静电保护电路336和内部逻辑电路(未图示)。
所述静电保护电路314包括有静电释放电源线ESDVDD1、静电释放地线ESDVSS1及多个静电释放器件(ESD器件)。所述静电保护电路324包括有静电释放电源线ESDVDD2、静电释放地线ESDVSS2及多个静电释放器件(ESD器件)。所述静电保护电路336包括有静电释放电源线ESDVDD3、静电释放地线ESDVSS3及多个静电释放器件(ESD器件)。所述芯片300还包括有数个电源隔断器件340,它们分别用于隔断第一个域内的静电释放电源线ESDVDD1、第二个域内的静电释放电源线ESDVDD2、第三个域内的静电释放电源线ESDVDD3,并分别将第一个域内的静电释放地线ESDVSS1、第二个域内的静电释放地线ESDVSS2和第三个域内的静电释放地线ESDVSS3连接在一起。
信号管脚、接地管脚、电源管脚、静电保护电源管脚和静电保护接地管脚与静电保护电路的连接方式具体如图3所示,具体的文字描述也可以参照针对图1的描述的相应部分,此处就不再重复描述了。另外,图3所示的芯片300的静电保护的工作过程及原理也可以参考针对图1的描述的相应部分。
与图2不同的是,所述芯片300还包括间隔于第一模拟域和第二模拟域之间的虚拟数字域,所述虚拟数字域包括静电释放接地端351、静电释放电源端352和静电保护电路353,所述虚拟数字域并不包括信号管脚。静电保护电路353包括有静电释放电源线ESDVDD4、静电释放地线ESDVSS4及多个静电释放器件(ESD器件)。所述静电释放电源线ESDVDD4通过电源隔断器件与两侧的模拟域的静电释放电源线ESDVDD1和静电释放电源线ESDVDD2隔断,静电释放地线ESDVSS4通过电源隔断器件与两侧的模拟域的静电释放地线ESDVSS1和静电释放电源线ESDVSS2相连。
所述静电释放接地端351与静电释放地线ESDVSS4相连接,并经由一ESD器件与静电释放电源线ESDVDD4相连接。所述静电释放电源端352与静电释放电源线ESDVSS4相连接,并经由一ESD器件与静电释放地线ESDVSS4相连接。所述静电释放接地端351通过导线与数字域的静电释放接地管脚335直接相连,所述静电释放电源端352通过导线与数字域的静电释放电源管脚334直接相连。这样,除了原来的静电释放地线ESDVSS路径外,又在静电释放接地管脚335与静电释放地线ESDVSS之间建立了一条与静电释放地线ESDVSS并联的路径,而这条新建立的路径上的导线(静电释放接地端351和静电释放接地管脚335之间的)可以不受内部工艺的限制,因此可以做得较静电释放地线ESDVSS粗很多,这样该导线的电阻率就比静电释放地线ESDVSS的电阻率低的多,从而有效地降低了该条路径上的电阻(甚至可以忽略),进而有效的提高了模拟域内的静电释放地线ESDVSS和静电释放接地管脚335之间的静电泄放能力。
举例来说,在第一域内的信号管脚313上施加高压静电正极,在第三域内的信号管脚333上施加高压静电负极时,静电释放路径有两条,第一条路径为:信号管脚313、ESDVDD1、ESDVSS1、电源隔断器件、ESDVSS4、静电释放接地端351、静电释放接地管脚335、ESDVSS3和信号管脚333,该条路径为新建路径,第二条路径为:信号管脚313、ESDVDD1、ESDVSS1、电源隔断器件、ESDVSS4、电源隔断器件、ESDVSS2、电源隔断器件、ESDVSS2和信号管脚333,该条路径为原路径。很显然,第一条静电释放通路的增加大大提高了模拟域(尤其是距离数字域较远的模拟域)内的管脚的静电释放能力。另外,由于静电释放接地端351和静电释放接地管脚335之间的导线电阻可以忽略不计,第一条路径中相当于从ESDVSS1直接跳跃到了ESDVSS2,大大缩短了路径的长度,进一步提高了静电泄放能力。
图4为本发明中的具有静电保护电路的芯片400的另一个实施例的方框示意图。请结合参阅图4和3所示,所述芯片400与所述芯片300的结构大部分相同,不同之处在于所述芯片400没有所述芯片300内的虚拟数字域,而是在第一个域内的静电释放地线ESDVSS1上引出一个静电接地端451,所述静电释放接地端451通过导线与数字域的静电释放接地管脚435直接相连。这样,除了原来的静电释放地线ESDVSS路径外,又在静电释放接地管脚435与静电释放地线ESDVSS之间建立了一条与静电释放地线ESDVSS并联的路径,而这条新建立的路径上的导线(静电释放接地端451和静电释放接地管脚435之间的)的电阻率较静电释放地线ESDVSS上的电阻率低的多,从而有效地降低了该条路径上的电阻(甚至可以忽略),进而有效的提高了模拟域内的静电释放地线ESDVSS和静电释放接地管脚435之间的静电泄放能力。
通过上述设置,同样可以大大提高了芯片400的模拟域(尤其是距离数字域较远的模拟域)内的管脚的静电释放能力,具体原理与图3中的芯片300相类似,此处不再重复描述。
当然,还可以对图4中的芯片400做出一些改动,而仍能达到提高模拟域的管脚的静电释放能力的目的,比如所述静电释放接地端451可以不从第一域内的静电释放地线ESDVSS1上引出,而可以从第二域内的静电释放地线ESDVSS2上引出,也可以从第一域和第二域之间的电源隔断器件上的静电释放地线上引出,还可以第一域和第二域之间的静电释放地线上引出。
另外,图3中的静电释放接地端351和静电释放电源端352以及它们与数字域的静电释放接地管脚335和静电释放电源管脚334连接的导线都会被封装于芯片300的封装内,因此不会让芯片300设置专门的管脚。相应的,图4中的静电释放接地端451以及它与数字域的静电释放接地管脚435连接的导线都会被封装于芯片400的封装内。
图3中的芯片300和图4种的芯片400都包括有两个模拟域,很显然,三个或者更多个模拟域的芯片在采用了本发明的方案后效果更佳。
此外,图3中的芯片300和图4种的芯片400都包括有一个数字域,很显然,包括有两个或两个以上数字域的芯片也可以采用本发明的方案,在将所述静电释放接地端与最近的一个数字域内的静电释放接地管脚通过导线进行连接。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种芯片,其包括一个数字域、多个模拟域及位于每相邻两个域之间的电源隔断器件,所述数字域包括有接地管脚、电源管脚、信号管脚和静电保护电路,所述模拟域包括接地管脚、电源管脚、信号管脚和静电保护电路,所述数字域内的静电保护电路包括与域内的电源管脚相连的静电释放电源线和与域内的接地管脚相连的静电释放地线,所述模拟域内的静电保护电路包括静电释放地线和与域内的电源管脚相连的静电释放电源线,所述电源隔断器件用于隔断相邻两个域内的静电释放电源线,连接相邻的两个域内的静电释放地线,其特征在于,从静电释放地线上引出一静电释放接地端,将所述静电释放接地端通过导线与数字域内的接地管脚相连。
2.根据权利要求1所述的芯片,其特征在于,所述静电释放接地端是从模拟域内或两个模拟域之间的静电释放地线上引出的。
3.根据权利要求1所述的芯片,其特征在于,其还包括间隔于两相邻模拟域间的虚拟数字域,所述虚拟数字域包括静电释放电源线和静电释放地线,所述虚拟数字域内的静电释放电源线通过电源隔断器件与两侧的模拟域的静电释放电源线隔断,所述虚拟数字域内的静电释放地线通过电源隔断器件与两侧的模拟域的静电释放地线相连,从所述虚拟数字域内的静电释放电源线上引出一静电释放电源端,将该静电释放电源端通过导线与数字域内的电源管脚相连,所述静电释放接地端是从虚拟数字域内的静电释放地线上引出的。
4.根据权利要求1-3任一项所述的芯片,其特征在于,所述静电释放接地端和数字域内的接地管脚之间的所述导线的电阻率小于所述静电释放地线的电阻率。
5.根据权利要求4所述的芯片,其特征在于,所述静电释放接地端和数字域内的接地管脚之间的所述导线以及静电释放接地端被封装于所述芯片内。
6.根据权利要求5所述的芯片,其特征在于,所述数字域内的信号管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连,所述模拟域内的信号管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连。
7.根据权利要求6所述的芯片,其特征在于,所述模拟域内的接地管脚通过静电释放器件与域内的静电释放电源线和静电释放地线相连。
8.根据权利要求7所述的芯片,其特征在于,其还包括有内部逻辑电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910244500.9A CN102117803B (zh) | 2009-12-31 | 2009-12-31 | 一种具有高静电释放性能的芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910244500.9A CN102117803B (zh) | 2009-12-31 | 2009-12-31 | 一种具有高静电释放性能的芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102117803A true CN102117803A (zh) | 2011-07-06 |
CN102117803B CN102117803B (zh) | 2014-10-08 |
Family
ID=44216485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910244500.9A Expired - Fee Related CN102117803B (zh) | 2009-12-31 | 2009-12-31 | 一种具有高静电释放性能的芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102117803B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018076722A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种倒装芯片封装的片上系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5886558A (en) * | 1995-08-31 | 1999-03-23 | Sanyo Electric Co., Ltd. | Semiconductor unit |
US5994741A (en) * | 1992-09-25 | 1999-11-30 | Kabushiki Kaisha Toshiba | Semiconductor device having digital and analog circuits integrated on one chip |
CN1453870A (zh) * | 2002-04-26 | 2003-11-05 | 株式会社东芝 | 半导体集成电路装置和安装基板装置及其布线切断方法 |
CN1507052A (zh) * | 2002-12-06 | 2004-06-23 | 松下电器产业株式会社 | 半导体集成电路装置及半导体集成电路装置的制造方法 |
US7554158B2 (en) * | 2005-02-17 | 2009-06-30 | Nec Electronics Corporation | Semiconductor device having analog and digital circuits |
-
2009
- 2009-12-31 CN CN200910244500.9A patent/CN102117803B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994741A (en) * | 1992-09-25 | 1999-11-30 | Kabushiki Kaisha Toshiba | Semiconductor device having digital and analog circuits integrated on one chip |
US5886558A (en) * | 1995-08-31 | 1999-03-23 | Sanyo Electric Co., Ltd. | Semiconductor unit |
CN1453870A (zh) * | 2002-04-26 | 2003-11-05 | 株式会社东芝 | 半导体集成电路装置和安装基板装置及其布线切断方法 |
CN1507052A (zh) * | 2002-12-06 | 2004-06-23 | 松下电器产业株式会社 | 半导体集成电路装置及半导体集成电路装置的制造方法 |
US7554158B2 (en) * | 2005-02-17 | 2009-06-30 | Nec Electronics Corporation | Semiconductor device having analog and digital circuits |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018076722A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种倒装芯片封装的片上系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102117803B (zh) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102017144B (zh) | 多电压静电放电保护 | |
CN100541781C (zh) | 用于静电放电保护电路的可控硅整流器及其结构 | |
CN107910858A (zh) | 低压静电保护电路、芯片电路及其静电保护方法 | |
CN102754335A (zh) | 用于rf ic的高压高频esd防护电路 | |
CN110021922A (zh) | 超低电容瞬态电压抑制器 | |
CN102116806B (zh) | 一种芯片的esd测试方法 | |
CN101719665B (zh) | 以太网端口防雷保护器与防雷电路 | |
CN203983979U (zh) | 使电路免受瞬态电事件损坏的装置和保护电路 | |
CN103247697B (zh) | 去耦电容器及具有该去耦电容器的集成电路 | |
CN102117803B (zh) | 一种具有高静电释放性能的芯片 | |
CN108599130A (zh) | 一种具有防反接电路的esd保护电路及其实现方法 | |
CN103681654A (zh) | 半导体装置 | |
CN104319271A (zh) | Cdm静电保护电路 | |
CN107611957A (zh) | 浪涌防护电路及供电设备 | |
CN103595267B (zh) | 电源适配器 | |
CN102386620B (zh) | 静电放电保护装置与方法 | |
CN104134986A (zh) | 一种双向双模485通讯防雷器 | |
CN103515944A (zh) | 采用双通道技术的用于电源和地之间ESD保护的Power Clamp | |
CN109698185B (zh) | 集成电路的配电网络 | |
CN107017612A (zh) | 一种千兆以太网口的雷电浪涌防护电路及其实施方法 | |
CN101442205A (zh) | 静电放电保护电路与方法 | |
CN202435004U (zh) | 一种过压过流双重保护电路 | |
CN101378193B (zh) | 用于为电源提供静电放电保护的方法和装置 | |
CN201440608U (zh) | 低电容过电压保护模块 | |
CN1716596B (zh) | 微电子模块中产生静电放电保护的方法及相应微电子模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: A 530 building 214135 Jiangsu Province, Wuxi city Wuxi District Taihu international science and Technology Park Qingyuan Road 10 Applicant after: Wuxi Vimicro Co., Ltd. Address before: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610) Applicant before: Wuxi Vimicro Co., Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141008 Termination date: 20181231 |
|
CF01 | Termination of patent right due to non-payment of annual fee |