TWI652728B - 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 - Google Patents

用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 Download PDF

Info

Publication number
TWI652728B
TWI652728B TW103108629A TW103108629A TWI652728B TW I652728 B TWI652728 B TW I652728B TW 103108629 A TW103108629 A TW 103108629A TW 103108629 A TW103108629 A TW 103108629A TW I652728 B TWI652728 B TW I652728B
Authority
TW
Taiwan
Prior art keywords
layer
trench
electrode
etch stop
oxide layer
Prior art date
Application number
TW103108629A
Other languages
English (en)
Other versions
TW201447992A (zh
Inventor
安卓 葛拉漢
蓋瑞 亞馬
蓋瑞 歐布琳恩
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201447992A publication Critical patent/TW201447992A/zh
Application granted granted Critical
Publication of TWI652728B publication Critical patent/TWI652728B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/05—Type of movement
    • B81B2203/053—Translation according to an axis perpendicular to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer

Abstract

在一實施例之中，一種形成面外電極的方法包含形成一氧化層於一裝置層之一上表面上方、蝕刻一蝕刻停止周圍界定溝槽，其延伸穿過該氧化層的、形成一第一覆蓋層部分於該氧化層之一上表面之上及該蝕刻停止周圍界定溝槽之內、蝕刻一第一電極周圍界定溝槽，其延伸穿過該第一覆蓋層部分並停止於該氧化層處、沉積一第一材料部分於該第一電極周圍界定溝槽之內、沉積一第二覆蓋層部分於該沉積之第一材料部分上方、以及蒸汽釋放該氧化層的一部分而以蝕刻停止部分提供一側向蝕刻停止。

Description

用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
本揭示係有關於晶圓及基板，諸如使用於微機電系統(MEMS)裝置或半導體裝置之中的晶圓及基板。
由於在較小尺寸、較低功耗以及低成本矽製產業上的潛力，靜電MEMS諧振器已是取代傳統石英結晶諧振器之一前景看好之候選技術。然而，此等裝置通常受制於無法接受的巨大動生阻抗(motional-impedance)(Rx)。MEMS裝置運作於面外(out-of-plane)方向者，亦即，一個垂直於裝置形成於其上的基板所界定之平面的方向，在其頂部及底部表面具有巨大轉導(transduction)面積之優點，造成動生阻抗之縮減。因此，面外裝置受到愈來愈多之注意，在該領域產生顯著之進展，諸如數位微鏡(micro-mirror)裝置以及干涉調變器。
在考慮影響Rx的因素之後，面外電極之潛在助益即顯而易見。描述Rx的方程式如下：
其中"cr"係諧振器之有效阻尼常數，"η"係轉導效率，"g"係介於電極之間的間隙，"A"係轉導面積，而"V"則是偏壓。
對於面內(in-plane)裝置而言，"A"被定義成H x L，其中"H"係面內元件之高度而"L"則是面內元件之長度。因此，η係一個H/g之函數，而H/g則受限於蝕刻寬高比(etching aspect ratio)，其通常限制於大約20：1。然而，對於面外裝置而言，"A"被定義成L x W，其中"W"係裝置之寬度。因此，η並非一面外裝置之高度的函數，而是一個(L x W)/g之函數。因此，裝置之預計佔用面積(footprint)係轉導效率之主要因素。因此，相較於面內裝置，面外裝置具有達成顯著較高轉導效率之能力。
傳統上，由於可靠地製造該等裝置之難度，面外電極並未被充分運用。例如，面外裝置難以封裝，因為面外電極在封裝製程期間容易損傷。納入一面外電極之MEMS諧振器特別具有挑戰性，因為此等裝置需要一個真空封裝製程。
因此其需要一種簡單且可靠之具有面外電極之裝置，以及產生該裝置的方法。一種易於以一封裝真空製造之包含面外電極之裝置更加有所助益。
在一實施例之中，一種形成面外電極的方法包含形成一氧化層於一裝置層之一上表面上方、蝕刻一蝕刻停止周圍界定溝槽，其延伸穿 過該氧化層、形成一第一覆蓋層部分(cap layer portion)於該氧化層之一上表面之上及該蝕刻停止周圍界定溝槽之內、蝕刻一第一電極周圍界定溝槽，其延伸穿過該第一覆蓋層部分並停止於該氧化層處、沉積一第一材料部分於該第一電極周圍界定溝槽之內、沉積一第二覆蓋層部分於該沉積之第一材料部分上方、以及蒸汽釋放該氧化層的一部分而以蝕刻停止部分提供一側向蝕刻停止。
在另一實施例之中，一種具有面外電極之裝置包含一裝置層 位於一處置層(handle layer)上方、一第一電極界定於該裝置層之內、一覆蓋層具有一第一覆蓋層部分藉由一間隙與該裝置層之一上表面相隔，且具有一蝕刻停止周圍界定部分，其界定該間隙之一側向邊緣、以及一面外電極藉由一間隔體界定於該第一覆蓋層部分之內。
在又另一實施例之中，一種形成面外電極的方法包含提供一 氧化層於一裝置層之一上表面上方、蝕刻一蝕刻停止界定溝槽，其延伸穿過該氧化層、以磊晶形式沉積一第一覆蓋層部分於該氧化層之一上表面上方及一蝕刻停止覆蓋層部分於該蝕刻停止界定溝槽之內、蝕刻一第一電極周圍界定溝槽，其延伸穿過該第一覆蓋層部分並停止於該氧化層處、沉積一第一絕緣材料部分於該第一電極周圍界定溝槽之內、以及在該氧化層的一部分之上執行一HF蒸汽蝕刻釋放而以該蝕刻停止覆蓋層部分提供一側向蝕刻停止。
100‧‧‧壓力感測器
102‧‧‧處置層
104‧‧‧隱埋氧化層
106‧‧‧裝置層
108‧‧‧氧化層
110‧‧‧覆蓋層
112‧‧‧被動層
114‧‧‧面內電極
116‧‧‧蝕刻部分
118‧‧‧蝕刻部分
120‧‧‧蝕刻部分
122‧‧‧通氣孔
124‧‧‧面外電極
126‧‧‧間隔體
128‧‧‧間隔體
130‧‧‧下方氮化物部分
132‧‧‧上方氧化物部分
134‧‧‧間隔體
136‧‧‧間隔體
138‧‧‧連接器
140‧‧‧連接器
142‧‧‧隔離柱
144‧‧‧隔離柱
146‧‧‧接合銲墊或走線
200‧‧‧晶圓
202‧‧‧處置層
204‧‧‧隱埋氧化層
206‧‧‧裝置層
208‧‧‧面內電極
210‧‧‧面內電極下方接觸部分
212‧‧‧連接器
214‧‧‧溝槽部分
216‧‧‧溝槽部分
218‧‧‧溝槽部分
220‧‧‧溝槽氧化物部分
222‧‧‧氧化層
224‧‧‧接觸通孔
225‧‧‧蝕刻停止環狀通孔
226‧‧‧下方中間接觸部分
227‧‧‧蝕刻停止環狀部分
228‧‧‧下方覆蓋層部分
230‧‧‧溝槽
232‧‧‧溝槽
234‧‧‧溝槽部分
236‧‧‧下方面外電極部分
238‧‧‧溝槽部分
240‧‧‧連接器
242‧‧‧溝槽部分
244‧‧‧面外電極部分之下方接觸部分
250‧‧‧溝槽氮化物部分
252‧‧‧溝槽氮化物部分
254‧‧‧低應力氮化物層
256‧‧‧薄氧化層
258‧‧‧氧化層殘餘部分
260‧‧‧氮化物層殘餘部分
262‧‧‧襯墊
264‧‧‧氧化層殘餘部分
266‧‧‧氮化物層殘餘部分
268‧‧‧襯墊
270‧‧‧薄層磊晶式多晶矽沉積層
272‧‧‧中間覆蓋層部分
274‧‧‧通氣孔
276‧‧‧疊層部分
280‧‧‧溝槽
282‧‧‧溝槽
284‧‧‧鈍化層
286‧‧‧鈍化部分
288‧‧‧鈍化部分
290‧‧‧面外電極
292‧‧‧通孔
294‧‧‧通孔
300‧‧‧晶圓
302‧‧‧處置層
304‧‧‧隱埋氧化層
306‧‧‧裝置層
308‧‧‧氧化層
310‧‧‧下方中間覆蓋層部分
312‧‧‧電極隔離溝槽
314‧‧‧電極隔離溝槽
316‧‧‧面外電極部分
318‧‧‧釋放停止溝槽
320‧‧‧溝槽
322‧‧‧釋放停止氮化物部分
324‧‧‧釋放停止氮化物部分
326‧‧‧電極隔離氮化物部分
328‧‧‧電極隔離氮化物部分
330‧‧‧通氣孔
350‧‧‧晶圓
352‧‧‧處置層
354‧‧‧隱埋氧化層
356‧‧‧裝置層
358‧‧‧氧化層
360‧‧‧溝槽
362‧‧‧下方覆蓋層部分
364‧‧‧磊晶式多晶矽接觸部分
366‧‧‧釋放停止溝槽
368‧‧‧釋放停止溝槽
370‧‧‧電極隔離溝槽
372‧‧‧電極隔離溝槽
374‧‧‧隔離溝槽
376‧‧‧隔離溝槽
378‧‧‧釋放停止氮化物部分
380‧‧‧釋放停止氮化物部分
382‧‧‧電極隔離氮化物部分
384‧‧‧電極隔離氮化物部分
386‧‧‧接觸隔離部分
388‧‧‧接觸隔離部分
390‧‧‧低應力氮化物層
392‧‧‧薄氧化層
394‧‧‧電極襯墊
396‧‧‧接觸襯墊
398‧‧‧蝕刻停止襯墊
410‧‧‧薄磊晶式多晶矽沉積層
412‧‧‧中間覆蓋層部分
414‧‧‧通氣孔
416‧‧‧面內電極
418‧‧‧疊層部分
420‧‧‧溝槽
422‧‧‧溝槽
424‧‧‧鈍化層
426‧‧‧通孔
428‧‧‧接合銲墊或走線
430‧‧‧磊晶柱狀體
450‧‧‧感測器裝置
452‧‧‧處置層
454‧‧‧隱埋氧化層
456‧‧‧裝置層
458‧‧‧氧化層
460‧‧‧覆蓋層
462‧‧‧鈍化層
464‧‧‧電極隔離部分
466‧‧‧接觸隔離部分
468‧‧‧釋放或蝕刻停止氮化物部分
470‧‧‧銲墊
472‧‧‧銲墊
474‧‧‧標準質量體
476‧‧‧銲墊
478‧‧‧面外電極
480‧‧‧延伸裙板
490‧‧‧加速度計
492‧‧‧釋放或蝕刻停止氮化物部分
494‧‧‧隱埋氧化層
500‧‧‧晶圓
502‧‧‧處置層
504‧‧‧隱埋氧化層
506‧‧‧裝置層
508‧‧‧氧化層
510‧‧‧光阻層
512‧‧‧溝槽
514‧‧‧氮化物層
516‧‧‧氮化物蝕刻停止柱狀體
518‧‧‧溝槽
520‧‧‧裝置層接觸部分
522‧‧‧裝置層接觸部分
524‧‧‧標準質量體
526‧‧‧犧牲蝕刻洞孔
530‧‧‧氧化層
532‧‧‧通孔
534‧‧‧通孔
536‧‧‧磊晶式多晶矽之下方中間接觸部分
538‧‧‧磊晶式多晶矽之下方中間接觸部分
540‧‧‧下方覆蓋層部分
542‧‧‧蝕刻停止溝槽
544‧‧‧面外電極溝槽
546‧‧‧溝槽氮化物部分
548‧‧‧溝槽氮化物部分
550‧‧‧低應力氮化物層
552‧‧‧薄氧化層
554‧‧‧襯墊
560‧‧‧薄層磊晶式多晶矽沉積層
562‧‧‧中間覆蓋層部分
564‧‧‧通氣孔
566‧‧‧疊層部分
568‧‧‧溝槽
570‧‧‧溝槽
572‧‧‧鈍化層
574‧‧‧通孔
576‧‧‧通孔
578‧‧‧通孔
圖1描繪一感測器裝置之一側剖面視圖，該感測器裝置包含界定一面 外電極之一間隔體，依據本發明之原理，該間隔體包含二溝槽部分以及一襯墊部分；圖2描繪一晶圓之一側剖面視圖，其中一裝置層被蝕刻以界定一面內電極；圖3描繪圖2之晶圓之一上視圖；圖4描繪圖2之晶圓，其中之溝槽被填充以一氧化物材料以及一氧化層形成於該裝置層上方；圖5描繪圖4之晶圓之一上視圖；圖6描繪圖4之晶圓，其中包含一開孔蝕刻於裝置層之一接觸部分上方之氧化層之中，以及針對一蝕刻停止環建立之一額外開孔；圖7描繪圖6之晶圓之一上視圖；圖8描繪圖6之晶圓，其中一第一覆蓋層部分形成於氧化層上方而溝槽形成於氧化層之中；圖9描繪圖8之晶圓之一上視圖；圖10描繪圖8之晶圓，其中之溝槽被填充以一絕緣材料，該絕緣材料亦形成一疊層於第一覆蓋層部分上方，以及一蝕刻停止層形成於絕緣層上方；圖11描繪圖10之晶圓之一上視圖；圖12描繪圖10之晶圓在絕緣層及蝕刻停止層已被蝕刻之後以界定一面外電極之襯墊以及一裝置層接觸；圖13描繪圖12之晶圓之一上視圖；圖14描繪圖12之晶圓在一第二覆蓋層部分已沉積於第一覆蓋層部分 及該等襯墊上方之後，且第二覆蓋層部分已被平坦化；圖15描繪圖14之晶圓之一上視圖；圖16描繪圖14之晶圓在蒸汽蝕刻通氣孔已被蝕刻穿透第一覆蓋層部分及第二覆蓋層部分之後，且氧化層的一部分、裝置層中之氧化物材料、以及一隱埋氧化層的一部分已被蝕刻，從而電性隔離一面內電極並釋放面內電極上方之第一覆蓋層部分；圖17描繪圖16之晶圓之一上視圖；圖18描繪圖16之晶圓在蒸汽蝕刻通氣孔已被一第三覆蓋層部分密封之後；圖19描繪圖18之晶圓之一上視圖；圖20描繪圖18之晶圓，其中溝槽被形成穿透第三覆蓋層部分及第二覆蓋層部分以通往襯墊之上表面；圖21描繪圖20之晶圓之一上視圖；圖22描繪圖20之晶圓，其中一絕緣材料於溝槽之內及沿著第三覆蓋層部分之上表面沉積，以及一接觸通孔被蝕刻穿過該絕緣材料以暴露覆蓋層之一接觸部分；圖23描繪圖22之晶圓之一上視圖；圖24描繪一晶圓之一側剖面視圖，該晶圓包含電極界定溝槽，其延伸穿過一覆蓋層部分而通抵一氧化層，以及蝕刻停止溝槽，其延伸穿過該覆蓋層部分及該氧化層而通抵一裝置層之一上表面；圖25描繪圖24之晶圓之一側剖面視圖，其中包含以氮化物溝槽部分填充該界定溝槽電極、以氮化物蝕刻停止部分填充該蝕刻停止溝槽、襯墊 係形成於該氮化物溝槽部分及該氮化物蝕刻停止部分上方，並且蝕刻通氣孔係延伸穿過一覆蓋層，其中氧化層之蝕刻受限於該氮化物蝕刻停止部分；圖26至38描繪當一晶圓被處理以提供一電性接觸於裝置的上表面之上時之側剖面視圖，該電性接觸延伸至該裝置之處置層，且被與裝置層及覆蓋層隔離，其中介於該裝置層與覆蓋層之間之一氧化層之蝕刻受限於該氮化物蝕刻停止部分；圖39描繪一MEMS裝置之一側剖面視圖，其中包含一可使用配合圖26至38所描述的大致相同製程製造之標準質量體(proof mass)，該裝置包含二電性絕緣接觸點於裝置層之中，位於該標準質量體的對立側，且選擇性地包含一面外電極；圖40描繪一MEMS裝置之一側剖面視圖，其中包含一可使用配合圖26至38所描述的大致相同製程製造之標準質量體，具有一選擇性面外電極與二電性絕緣接觸點於裝置層之中，位於該標準質量體的對立側，其中介於該裝置層與處置層之間之一隱埋氧化層之蝕刻受限於該氮化物蝕刻停止部分；圖41至62描繪當一晶圓被處理以形成圖40之裝置時之側剖面視圖。
基於促進對本發明原理之理解的目的，以下將參照例示於圖式並描述於以下書面說明之中之實施例。其應理解，其並無意藉以限制本發明之範疇。其亦應理解，本發明包含對於例示實施例之任何變更及修改，且包含本發明原理的進一步應用，如同本發明所屬領域之熟習者所應普遍設想到者。
圖1描繪一壓力感測器100，其包含一處置層102、一隱埋 氧化層104、以及一裝置層106。一氧化層108分隔裝置層106與一覆蓋層110。一被動層112位於覆蓋層110上方。
在裝置層106之內，由二蝕刻部分116與118界定出一面內電極114。面內電極114藉由氧化層108之一蝕刻部分120隔離覆蓋層110。蝕刻部分116、118及120被蝕刻穿過被覆蓋層110覆蓋之通氣孔122。
一面外電極124位於面內電極114上方且藉由蝕刻部分120電性隔離面內電極114。面外電極124藉由二間隔體126及128隔離覆蓋層110之其餘部分。間隔體126及128包含一下方氮化物部分130以及一上方氧化物部分132，下方氮化物部分130自蝕刻部分120向上延伸，而上方氧化物部分132則自氮化物部分130延伸至覆蓋層110之上表面。
間隔體134及136，以類似間隔體126及128之方式形成，使覆蓋層110中之一連接器138與覆蓋層110之其餘部分彼此電性隔離。連接器138電性通連裝置層106中之一連接器140。連接器140電性通連面內電極114，並且如同以下之更完整說明，藉由隔離柱142及144與裝置層106之殘餘部分彼此隔離。隔離柱142及144自隱埋氧化層104延伸至氧化層108。一接合銲墊或走線146位於被動層112上方並且與連接器138電性通連。
一個用於形成諸如壓力感測器100之感測器的製程參照圖2至23說明如下。首先參見圖2及圖3，包含一處置層202、一隱埋氧化層204、以及一裝置層206之一SOI晶圓200首先被蝕刻以界定一面內電極208以及面內電極208之一下方接觸部分210。一連接器212被蝕刻於面內電極 208與下方接觸部分210之間。面內電極208由一溝槽部分214界定，而下方接觸部分210由一溝槽部分216界定，連接器212則由一溝槽部分218界定之。若有需要的話，結構或處置層202可以是一低壓化學氣相沉積(LPCVD)或磊晶式多晶矽層。
溝槽部分214、216及218接著利用一共形氧化物沉積 (conformal oxide deposition)被填充一溝槽氧化物部分220，如圖4與圖5所示。氧化物沉積另外產生一氧化層222於裝置層206的上表面之上。氧化層222的厚度設定了二電極之間的間隙，此將更完整說明於下。其可以藉由諸如化學機械拋光(CMP)之任何合意技術將氧化層222平坦化。
參見圖6及圖7，一接觸通孔224接著被蝕刻穿過氧化層222 以暴露下方接觸部分210之上表面。一蝕刻停止環狀通孔225亦被蝕刻穿過氧化層222以暴露裝置層206之上表面。一磊晶式多晶矽沉積以磊晶式多晶矽之一下方中間接觸部分226填充接觸通孔224，同時沉積一下方覆蓋層部分228於氧化層222上方，如圖8及圖9所示。該磊晶式多晶矽沉積另外填充蝕刻停止環狀通孔225以形成一蝕刻停止環狀部分227於氧化層222之中，其係下方覆蓋層部分228之延續。下方中間接觸部分226因此從下方接觸部分210之上表面延伸至下方覆蓋層部分228之上表面。在一替代性實施例之中，下方覆蓋層部分228可以是單一結晶矽，利用一熔融黏接製程形成，其後接著進行研磨/拋光或者智慧式切割(SmartCut)技術，以移除黏接晶圓之主體。在此替代性實施例之中，電性接觸必須在熔融之後形成。在另一實施例之中，其可以使用一經過拋光之多晶矽裝置層。
圖8及圖9另外顯示溝槽230及232可以在下方覆蓋層部分 228的CMP之後被蝕刻。溝槽230從下方覆蓋層部分228之上表面延伸至氧化層222之上表面以界定下方中間接觸部分226。溝槽232包含界定一下方面外電極部分236之一溝槽部分234、界定一連接器240之一溝槽部分238、以及界定下方面外電極部分236一下方接觸部分244之一溝槽部分242。
接著其使用一低應力氮化物將溝槽230及232填充以溝槽氮 化物部分250及252，同時一低應力氮化物層254被沉積於下方覆蓋層部分228的上表面之上，如圖10及圖11所示。一薄氧化層256被提供於低應力氮化物層254的上表面之上。薄氧化層256及氮化物層254接著被圖案化及蝕刻，產生圖12及圖13之組態。在圖12及圖13之中，氧化層256之一殘餘部分258以及氮化物層254之一殘餘部分260形成一面外電極之一襯墊262，此完整說明於下。氧化層256之一殘餘部分264以及氮化物層254之一殘餘部分266形成一襯墊268以接觸面內電極208。其可以選擇襯墊262及268於剖面檢視之側向範圍，以提供由其界定之組件之預定隔離特性。
一薄層磊晶式多晶矽沉積層270接著形成於下方覆蓋部分 228的上表面以及襯墊262與268的上表面之上，以形成一中間覆蓋層部分272(參見圖14及圖15)。此磊晶式多晶矽沉積層可以是以描述於Candler等人於2006年12月發表於Journal of Microelectricalmechanical System,vol.16,no.6的"Long-Term and Accelerated Life Testing of a Novel Single-Wafer Vacuum Encapsulation for MEMS Resonators(MEMS諧振器之新穎單一晶圓真空封裝之長期性及加速性壽命試驗)"一文中的方式沉積。若有需要的話，中間覆蓋層部分272可加以平坦化。
參見圖16及圖17，在通氣孔274形成之後，執行一HF蒸 汽蝕刻釋放，其自面內電極208釋放中間覆蓋層部分272。介於面內電極208上表面與中間覆蓋層部分272下表面之間的氧化層222之蝕刻部分從而設定介於面內電極208與將做為面外電極處之下表面之間的間隙。蝕刻停止環狀部分227充當一側向蝕刻停止，控制側向之尺寸。一潔淨高溫密封接著執行於一磊晶反應器之中以密封通氣孔274。或者，其可以利用氧化物、氮化物、矽轉移等等密封通氣孔274。產生的組態顯示於圖18及圖19之中，其中一疊層部分276形成於中間覆蓋層部分272上方。
一溝槽280及一溝槽282接著被蝕刻，如圖20及圖21所描 繪。溝槽280自疊層部分276上表面延伸至充當一蝕刻停止之襯墊262之上表面。溝槽282自疊層部分276上表面延伸至充當一蝕刻停止之襯墊268之上表面。一鈍化層284，其可以是氧化物、氮化物等等，接著沉積於疊層部分276的上表面之上，如圖22至圖23所描繪。沉積之鈍化材料亦以鈍化部分286及288填充溝槽280及282。鈍化部分286、襯墊262、以及溝槽氮化物部分250從而形成一間隔體，界定一面外電極290。
鈍化層284接著被蝕刻以建立通孔292及294。一金屬層可 以接著被沉積於鈍化層284之上，並被蝕刻以建立接合銲墊或走線，產生一個諸如圖1之壓力感測器100之組態。若有需要，壓敏電阻亦可以沉積於鈍化層284之上。
以上所述之製程可以被以若干方式修改以提供更多特徵。舉 例而言，圖24描繪一晶圓300，位於與圖8中之晶圓200大約相同之製程步驟。晶圓300包含一處置層302、一隱埋氧化層304、一裝置層306、一氧化層308、以及一下方中間覆蓋層部分310。圖24進一步描繪出電極隔離溝 槽312及314，被用以使一面外電極部分316與下方中間覆蓋層部分310之殘餘部分彼此隔離。晶圓300另包含釋放停止溝槽(release stop trench)318及320。溝槽318及320係藉由蝕刻穿過氧化層308在溝槽312及314形成之後形成。溝槽318及320被用以提供一與時間無關之覆蓋佔用面積。
舉例而言，圖25描繪下方中間覆蓋層部分310釋放之後的 晶圓300。在圖25之中，一富矽氮化物被沉積及蝕刻以形成釋放停止氮化物部分322及324以及電極隔離氮化物部分326及328。此外，通氣孔330被蝕刻穿過下方中間覆蓋層部分310且一部分之氧化層308被蝕刻。前述之步驟以大致相同於參照圖10至圖17之上述類似步驟之方式完成。
然而，晶圓200與晶圓300之間的主要差異在於形成於氧化 層308之中的釋放停止氮化物部分322及324係充當一蝕刻停止。因此，一旦氧化層308之蝕刻抵達釋放停止氮化物部分322及324，即不再進行氧化層308的進一步蝕刻，即使在隱埋氧化層304繼續被蝕刻時亦然。因此，雖然在晶圓200之中，被蝕刻以自裝置層206釋放下方覆蓋層部分228之氧化層222之面積係通氣孔274(參見圖16至圖17)及蝕刻停止環227之定位的函數，但晶圓300包含釋放停止氮化物部分322及324，其提供下方中間覆蓋層部分310之一明確的佔用面積。在一些實施例之中，氮化物再填充蝕刻停止被用以伴隨矽再填充蝕刻停止(例如，蝕刻停止環227)做為側向蝕刻停止。
參照圖2至圖23所描述之製程之進一步修改描繪於圖26至 圖37之中。圖26描繪一晶圓350，位於與圖6中之晶圓200大約相同之製程步驟。晶圓350包含一處置層352、一隱埋氧化層354、一裝置層356、以 及一氧化層358。不論以何種方式，其藉由蝕刻一溝槽360使之完全穿過氧化層358、裝置層356、以及隱埋氧化層354，修改晶圓300而提供一基板電性接觸。接著，一下方覆蓋層部分362(參見圖27)之形成進一步形成一磊晶式多晶矽接觸部分364，其延伸至處置層352。CMP可以執行於下方覆蓋層部分362之上。
如圖28之中所描繪，釋放停止溝槽366及368接著被蝕刻 穿過下方覆蓋層部分362及氧化層358，其後進行電極隔離溝槽370與372以及接觸隔離溝槽374與376之蝕刻(參見圖29)。隔離溝槽370、372、374、及376僅延伸穿過下方覆蓋層部分362。
接著其使用一低應力氮化物以釋放停止氮化物部分378與 380、電極隔離氮化物部分382與384、以及接觸隔離部分386與388填充溝槽366、368、370、372、374、及376，同時一低應力氮化物層390被沉積於下方覆蓋層部分362的上表面之上，如圖30所示。一薄氧化層392被提供於低應力氮化物層390的上表面之上(圖31)。薄氧化層392及氮化物層390接著被圖案化及蝕刻，產生圖32之組態。圖32顯示一電極襯墊394、一接觸襯墊396、以及一蝕刻停止襯墊398。
一薄磊晶式多晶矽沉積層410接著形成於下方覆蓋部分362 的上表面以及襯墊394、396與398的上表面之上，以形成一中間覆蓋層部分412。若有需要的話，中間覆蓋層部分412可加以平坦化。
參見圖34，在通氣孔412形成之後，執行一HF蒸汽蝕刻釋 放，其自面內電極416釋放中間覆蓋層部分412。介於面內電極416上表面與中間覆蓋層部分412下表面之間的氧化層358之蝕刻部分從而受限於釋放 停止氮化物部分378與380。一潔淨高溫密封接著執行於一磊晶反應器之中以密封通氣孔414。產生的組態顯示於圖35之中，其中一疊層部分418形成於中間覆蓋層部分412上方。
一溝槽420及一溝槽422接著被蝕刻，如圖36所描繪。溝槽420自疊層部分418上表面延伸至充當一蝕刻停止之襯墊394之上表面。溝槽422自疊層部分418上表面延伸至充當一蝕刻停止之襯墊396之上表面。一鈍化層424，其可以是氧化物、氮化物等等，接著沉積於疊層部分418的上表面之上，如圖37所描繪。鈍化層418被蝕刻以建立一面外電極通孔(圖中未顯示)及一通孔426。一金屬層可以接著被沉積於鈍化層424之上，並被蝕刻以建立一接合銲墊或走線428，如圖38所示。在圖38之中，接合銲墊428透過一磊晶柱狀體430電性通連處置層352。
上述的各種製程使得數種裝置能夠同時於同一基板上製造。舉例而言，圖39描繪一感測器裝置450，其包含一處置層452、一隱埋氧化層454、一裝置層456、一氧化層458、一覆蓋層460、以及一鈍化層462。感測器裝置450另包含一電極隔離部分464、接觸隔離部分466、以及釋放或蝕刻停止氮化物部分468。因此，上述的同一程序可被用以形成感測器裝置450。
感測器裝置450雖然使用同一程序製造，但舉例而言，圖1之壓力感測器100不同於上述之實施例。例如，裝置450包含二銲墊470及472，提供與裝置層456之電性通連。因此，可以偵測一標準質量體474之面內移動。若需要一面外電極478，則可提供一選擇性第三銲墊476。感測器裝置450中的另一差異係電極隔離氮化物部分464包含一延伸裙板 (apron)480。
藉由在前述之製程加入一臨時步驟，圖40之加速度計490 可以伴隨前述裝置同時製造。加速度計490與圖39之感測器裝置450的差異處在於一釋放或蝕刻停止氮化物部分492被納入，以更精確地控制一隱埋氧化層494內的蝕刻量。
一用以形成一諸如加速度計490之感測器的製程參照圖41 至圖62說明於下。首先參見圖41，包含一處置層502、一隱埋氧化層504、以及一裝置層506之一SOI晶圓500先被一氧化層508覆蓋。其次，一光阻層510被提供於氧化層508的上表面之上(圖42)。晶圓500接著被蝕刻以形成穿過光阻層510、氧化層508、以及裝置層506之蝕刻停止溝槽512。如圖43所示，溝槽512接著被延伸穿過隱埋氧化層504而通抵處置層502之上表面。一含氧電漿可被用以氧化("灰化")光阻層510。
如圖44所示，一氮化物層514接著沉積於氧化層508的上 表面之上。氮化物沉積進一步造成溝槽512被填充以氮化物蝕刻停止柱狀體516。氮化物層514接著被蝕刻，使用氧化層508做為一蝕刻停止，產生圖45之組態，隨之進行氧化層508之蝕刻，使用矽裝置層506做為一蝕刻停止，產生圖46之組態。
接著，如圖47所示，結構界定溝槽518被蝕刻穿過裝置層 506。溝槽518界定裝置層接觸部分520及522以及一標準質量體524。犧牲蝕刻洞孔526被蝕刻入標準質量體524之中，如圖48所示。參見圖49，一共形氧化層530接著沉積於裝置層506的上表面之上。該共形氧化層之沉積同時亦填充溝槽518及蝕刻洞孔526。通孔532及534(參見圖50)接著被蝕刻穿過氧化層530以暴露裝置層接觸部分520及522。
一磊晶式多晶矽沉積以磊晶式多晶矽之下方中間接觸部分536及538填充接觸通孔532及534，同時沉積一下方覆蓋層部分540於氧化層530上方，如圖51所示。CMP可以執行於下方覆蓋層部分540之上。接著，如圖52所示，蝕刻停止溝槽542形成穿過下方覆蓋層部分540及氧化層530。若有需要，面外電極溝槽544可以形成穿過下方覆蓋層部分540(參見圖53)。
接著使用一低應力氮化物以溝槽氮化物部分546及548填充溝槽542及544，同時一低應力氮化物層550被沉積於下方覆蓋層部分540的上表面之上，如圖54所示。氮化物部分546形成一蝕刻停止以供一後續之蝕刻。一薄氧化層552被提供於低應力氮化物層550的上表面之上。薄氧化層552，其將被使用做為一蝕刻停止，及氮化物層550接著被圖案化及蝕刻，產生圖56之襯墊554。
一薄層磊晶式多晶矽沉積層560接著形成於下方覆蓋部分540的上表面以及襯墊554的上表面之上，以形成一中間覆蓋層部分562(參見圖57)。若有需要的話，中間覆蓋層部分562可加以平坦化。
參見圖58及圖59，在通氣孔564形成之後，執行一HF蒸汽蝕刻釋放，其自標準質量體524釋放中間覆蓋層部分562。氧化層530之水平蝕刻受限於蝕刻停止氮化物部分546。犧牲蝕刻洞孔526使得蝕刻能夠藉由蝕刻隱埋氧化層504而自處置層502釋放標準質量體524。隱埋氧化層504之水平蝕刻受限於蝕刻停止氮化物柱狀體516。
一潔淨高溫密封接著執行於一磊晶反應器之中以密封通氣 孔564。產生的組態顯示於圖60之中，其中一疊層部分566形成於中間覆蓋層部分562上方。
溝槽568及溝槽570接著被蝕刻，如圖61所描繪。溝槽570自疊層部分566之上表面延伸至襯墊554之上表面，其氧化層部分充當一蝕刻停止。溝槽568自疊層部分566之上表面延伸至充當一蝕刻停止之氧化層530之上表面。一鈍化層572，其可以是氧化物、氮化物等等，接著沉積於疊層部分566的上表面之上，如圖62所描繪。鈍化層572被蝕刻以建立通孔574及576，以及選擇性地，578。一金屬層可以接著被沉積於鈍化層572之上，並被蝕刻以建立接合銲墊或走線，產生一個諸如圖40之加速度計490之組態。
上述之程序及其變異允許諧振器、慣性感測器、以及其他此種裝置被封裝於晶圓層級，同時將一電性隔離之面外電極納入一薄膜罩之中。可以依據上述原理製造的其他感測器包含矽罩壓力感測器。
蝕刻停止環227提供使用不同於氮化物蝕刻停止之材料的能力。其不使用一諸如氮化矽之薄膜提供一側向蝕刻停止，而是重新安置一蝕刻停止環至額外位置(預定之膜片周圍)，此就蝕刻選擇性、材料性質之延續(矽-矽-矽相對於矽-氮化物-矽)、以及機械不連續性而言，提供一改良之蝕刻停止材料。一蝕刻停止環之納入同時亦促成相較於氮化物蝕刻停止而言之一較簡單的製程。此蝕刻停止環另外在上方及下方疊層之間提供優越的電性接觸。
前述之蝕刻停止環允許先前被使用做為一電性接觸點之材料同時亦充當一側向蝕刻停止以及二疊層之材料延續。在一些實施例之 中，蝕刻停止環之材料與下方層及第一覆蓋層係同一材料。在一些實施例之中，蝕刻停止環係形成為磊晶式多晶矽(自單一結晶或者多晶矽生長而成)，而在其他的實施例之中，蝕刻停止環係多晶矽(LPCVD、PECVD、或其他製程)。
上述之蝕刻停止環可被用以提供單一周圍蝕刻停止。在一些實施例之中，一連串的蝕刻停止部分被納入，以改善疊層之間的機械性連接(例如，同心的完整或局部圓形)。若有需要的話，一或多個真空腔室可以形成於蝕刻停止環之間。在不同的實施例之中，蝕刻停止形態(環形、局部的環形、或直線)之寬度的範圍介於1微米寬到數十微米寬之間。
本發明另揭示一種形成面外電極的方法，包含：提供一氧化層於一裝置層之一上表面上方；蝕刻一蝕刻停止界定溝槽，其延伸穿過該氧化層；以磊晶形式沉積一第一覆蓋層部分於該氧化層之一上表面上方以及一蝕刻停止覆蓋層部分於該蝕刻停止界定溝槽之內；蝕刻一第一電極周圍界定溝槽，其延伸穿過該第一覆蓋層部分並停止於該氧化層處；沉積一第一絕緣材料部分於該第一電極周圍界定溝槽之內；以及在該氧化層的一部分之上執行一HF蒸汽蝕刻釋放而以該蝕刻停止覆蓋層部分提供一側向蝕刻停止。
如前述之方法，另包含：以磊晶形式沉積一第二覆蓋層部分於經沉積之該第一材料部分上方；在執行該HF蒸汽蝕刻釋放之後，以磊晶形式沉積一第三覆蓋層部分於該第二覆蓋層部分的上方；蝕刻一第二電極周圍界定溝槽，其延伸穿過該第二覆蓋層部分及該第三覆蓋層部分；以及沉積一第二絕緣材料部分於該第二電極周圍界定溝槽之內，使得包含該第 一材料部分及該第二材料部分之一間隔體界定一面外電極之一周圍。
如前述之方法，另包含：沉積一蝕刻停止層部分於經沉積之該第一絕緣材料部分之上，其中蝕刻一第二電極周圍界定溝槽包含：蝕刻一第二電極周圍界定溝槽，其延伸穿過該第二覆蓋層部分並通抵該蝕刻停止層。
如前述之方法，其中該第一絕緣材料部分及該第二絕緣材料部分包含氮化矽。
如第【0052】段之方法，另包含：沉積一蝕刻停止層部分於經沉積之該第一材料部分之上，其中蝕刻一第二電極周圍界定溝槽包含：蝕刻一第二電極周圍界定溝槽，其延伸穿過該第二覆蓋層部分並通抵該蝕刻停止層。
如第【0052】段之方法，另包含：蝕刻複數通氣孔穿過該第一覆蓋層及該第二覆蓋層，其中在該氧化層的一部分之上執行一HF蒸汽蝕刻釋放包含：透過該複數通氣孔在該氧化層的一部分之上執行一HF蒸汽蝕刻釋放。
本發明已詳細例示及描述於圖式及前述說明之中，但其應被視為示範性質而非限定。其應理解，以上僅提出較佳實施例，而在本發明之精神內的所有變更、修改及進一步之應用均預計在保護範疇之中。

Claims (8)

  1. 一種形成面外電極的方法，包含：形成一氧化層於一裝置層之一上表面上方；蝕刻一蝕刻停止周圍界定溝槽，其延伸穿過該氧化層；形成一第一覆蓋層部分於該氧化層之一上表面之上及該蝕刻停止周圍界定溝槽之內；蝕刻一第一電極周圍界定溝槽，其延伸穿過該第一覆蓋層部分並停止於該氧化層處；沉積一第一材料部分於該第一電極周圍界定溝槽之內；沉積一第二覆蓋層部分於經沉積之該第一材料部分上方；以及蒸汽釋放該氧化層的一部分而以蝕刻停止部分提供一側向蝕刻停止。
  2. 如申請專利範圍第1項之方法，另包含：在蒸汽釋放該氧化層的該部分之後，沉積一第三覆蓋層部分於該第二覆蓋層部分的上方；蝕刻一第二電極周圍界定溝槽，其延伸穿過該第二覆蓋層部分及該第三覆蓋層部分；以及沉積一第二材料部分於該第二電極周圍界定溝槽之內，使得包含該第一材料部分及該第二材料部分之一間隔體界定一面外電極之一周圍。
  3. 如申請專利範圍第2項之方法，另包含：沉積一蝕刻停止層部分於經沉積之該第一材料部分之上，其中蝕刻一第二電極周圍界定溝槽包含：蝕刻一第二電極周圍界定溝槽，其延伸穿過該第二覆蓋層部分並通抵 該蝕刻停止層。
  4. 如申請專利範圍第2項之方法，其中該第一覆蓋層部分、該第二覆蓋層部分以及該第三覆蓋層部分係藉由一磊晶沉積製程而沉積。
  5. 如申請專利範圍第2項之方法，其中該第一材料部分及該第二材料部分包含氮化矽。
  6. 如申請專利範圍第2項之方法，另包含：蝕刻複數通氣孔穿過該第一覆蓋層及該第二覆蓋層，其中蒸汽釋放該氧化層的一部分包含：透過該複數通氣孔蒸汽釋放該氧化層的一部分。
  7. 一種具有面外電極的裝置，包含：一裝置層，其位於一處置層上方；一第一電極，其界定於該裝置層之內；一覆蓋層，其具有一第一覆蓋層部分藉由一間隙與該裝置層之一上表面相隔，且具有一蝕刻停止周圍界定部分，以界定該間隙之一側向邊緣；以及一面外電極，其係藉由一間隔體而界定於該第一覆蓋層部分之內，其中該間隔體包含：一第一氮化矽部分，自該覆蓋層之一下表面向上延伸；一第二氮化矽部分，其位於該第一氮化矽部分上方且自該覆蓋層之一上表面向下延伸；以及一蝕刻停止部分，其位於該第一氮化矽部分與該第二氮化矽部分之間且自該第一氮化矽部分側向地向外延伸。
  8. 如申請專利範圍第7項之裝置，另包含：一隱埋氧化層部分，位於該裝置層之一下表面與一處置層之一上表面之間，該蝕刻停止周圍界定部分水平地將該隱埋氧化層部分與該間隙隔開。
TW103108629A 2013-03-15 2014-03-12 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 TWI652728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361787376P 2013-03-15 2013-03-15
US61/787,376 2013-03-15

Publications (2)

Publication Number Publication Date
TW201447992A TW201447992A (zh) 2014-12-16
TWI652728B true TWI652728B (zh) 2019-03-01

Family

ID=51580697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108629A TWI652728B (zh) 2013-03-15 2014-03-12 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止

Country Status (4)

Country Link
US (2) US9469522B2 (zh)
EP (1) EP2973665B1 (zh)
TW (1) TWI652728B (zh)
WO (1) WO2014150091A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688690B2 (ja) * 2013-01-11 2015-03-25 横河電機株式会社 振動式トランスデューサおよび振動式トランスデューサの製造方法
FI20185058A1 (en) * 2018-01-22 2019-07-23 Tikitin Oy Packaged microelectronic component and method for its manufacture
DE102020200334A1 (de) * 2020-01-14 2021-07-15 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauteil für eine Sensor- oder Mikrofonvorrichtung
US11383973B2 (en) 2020-01-22 2022-07-12 Nxp Usa, Inc. Sensor device and method of fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034933A (en) 2008-12-19 2010-10-01 Freescale Semiconductor Inc Microelectromechanical device with isolated microstructures and method of producing same
TW201125048A (en) 2009-12-09 2011-07-16 Semiconductor Components Ind Method of forming an insulated gate field effect transistor device having a shield electrode structure
TW201246449A (en) 2011-03-01 2012-11-16 Globalfoundries Us Inc Superior integrity of high-k metal gate stacks by capping STI regions

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399336B2 (ja) 1997-12-22 2003-04-21 株式会社豊田中央研究所 検出器
US6664126B1 (en) 1999-09-03 2003-12-16 University Of Maryland, College Park Process for fabrication of 3-dimensional micromechanisms
DE60035179T2 (de) 2000-04-28 2008-02-21 Stmicroelectronics S.R.L., Agrate Brianza Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
US6876282B2 (en) 2002-05-17 2005-04-05 International Business Machines Corporation Micro-electro-mechanical RF switch
US6913941B2 (en) 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7056757B2 (en) 2003-11-25 2006-06-06 Georgia Tech Research Corporation Methods of forming oxide masks with submicron openings and microstructures formed thereby
US20060148133A1 (en) 2005-01-03 2006-07-06 Analog Devices, Inc. Method of forming a MEMS device
US7825484B2 (en) 2005-04-25 2010-11-02 Analog Devices, Inc. Micromachined microphone and multisensor and method for producing same
US7923790B1 (en) 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
WO2010006065A2 (en) 2008-07-08 2010-01-14 Wispry, Inc. Thin-film lid mems devices and methods
DE102008040851A1 (de) 2008-07-30 2010-02-04 Robert Bosch Gmbh Verfahren zum Verkappen eines MEMS-Wafers sowie MEMS-Wafer
US7875482B2 (en) * 2009-03-19 2011-01-25 Robert Bosch Gmbh Substrate with multiple encapsulated pressures
ES2342872B1 (es) 2009-05-20 2011-05-30 Baolab Microsystems S.L. Chip que comprende un mems dispuesto en un circuito integrado y procedimiento de fabricacion correspondiente.
US8673756B2 (en) 2011-04-14 2014-03-18 Robert Bosch Gmbh Out-of-plane spacer defined electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034933A (en) 2008-12-19 2010-10-01 Freescale Semiconductor Inc Microelectromechanical device with isolated microstructures and method of producing same
TW201125048A (en) 2009-12-09 2011-07-16 Semiconductor Components Ind Method of forming an insulated gate field effect transistor device having a shield electrode structure
TW201246449A (en) 2011-03-01 2012-11-16 Globalfoundries Us Inc Superior integrity of high-k metal gate stacks by capping STI regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"An Integrated Solution for Wafer-Level Packaging and Electrostatic Actuation of Out-of-Plane Devices "Micro Electro Mechanical Systems,2009,IEEE 22nd International Conference,page1071-1074

Also Published As

Publication number Publication date
EP2973665A4 (en) 2016-11-16
WO2014150091A1 (en) 2014-09-25
EP2973665B1 (en) 2019-11-06
US20170297896A1 (en) 2017-10-19
US9469522B2 (en) 2016-10-18
TW201447992A (zh) 2014-12-16
EP2973665A1 (en) 2016-01-20
US10173887B2 (en) 2019-01-08
US20160137485A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP5913564B2 (ja) アウトオブプレーンスペーサが画成する電極
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
JP4908202B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
TWI624954B (zh) 在單一晶片上的慣性和壓力感測器
US20150035089A1 (en) Mems device and method of forming the same
TWI419239B (zh) 用於形成陀螺儀與加速度感測儀之方法和結構
US9908771B2 (en) Inertial and pressure sensors on single chip
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
TWI634069B (zh) 混合整合構件及其製造方法
US11402288B2 (en) Membrane-based sensor having a plurality of spacers extending from a cap layer
EP2256084A1 (en) Method of manufacturing a mems element
EP3009793B1 (en) Method of fabricating piezoelectric mems device
US10775253B2 (en) Method for producing a micromechanical component with an exposed pressure sensor device and micromechanical component
TWI632358B (zh) 電容式壓力感測器及方法
TWI528566B (zh) 單晶積體絕對壓力感測器的結構及方法
JP6897703B2 (ja) 半導体装置の製造方法