DE60035179T2 - Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung - Google Patents

Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung Download PDF

Info

Publication number
DE60035179T2
DE60035179T2 DE60035179T DE60035179T DE60035179T2 DE 60035179 T2 DE60035179 T2 DE 60035179T2 DE 60035179 T DE60035179 T DE 60035179T DE 60035179 T DE60035179 T DE 60035179T DE 60035179 T2 DE60035179 T2 DE 60035179T2
Authority
DE
Germany
Prior art keywords
region
wafer
connection
composite structure
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60035179T
Other languages
English (en)
Other versions
DE60035179D1 (de
Inventor
Ubaldo Mastromatteo
Fabrizio Ghironi
Roberto Aina
Mauro Bombonati
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8175304&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60035179(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE60035179D1 publication Critical patent/DE60035179D1/de
Publication of DE60035179T2 publication Critical patent/DE60035179T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Struktur zur elektrischen Verbindung eines ersten Körper aus Halbleitermaterial über dem ein zweiter Körper aus Halbleitermaterial liegt, und ferner auf eine Kompositstruktur unter Verwendung der elektrischen Verbindungsstruktur und ferner bezieht sich die Erfindung auf einen Herstellungsprozess.
  • Die Erfindung kann insbesondere zur elektrischen Verbindung eines elektronische Komponenten enthaltende ersten Siliziumwafers mit einem zweiten, eine mikro-mechanische Struktur enthaltenden Siliziumwafers verwendet werden und/oder aber zur Verbindung zur Außenseite hin. Die Erfindung kann in gleicher Weise zur elektrischen Verbindung des ersten Wafers mit einem durch den zweiten Wafer getragenen dritten Körper verwendet werden, wie auch zur Verbindung des ersten Wafers zur Außenseite dann, wenn der erste Wafer durch eine Schutzstruktur abgedeckt ist, und auf diese Weise nicht direkt zugänglich ist. Ein Beispiel eines besonderen Anwendungsfalles wird durch ein mikro-elektromechanisches System repräsentiert, bei dem ein erster Wafer, der eine Schaltung zur Steuerung der Parameter, die den Zustand einer mikro-elektro-mechanischen Struktur (beispielsweise der Position eines Mikroaktuators) definieren, wobei ein zweiter Wafer die mikro-elektromechanische Struktur enthält, und wobei ferner ein dritter Wafer eine Kappe zum Schutz der mikro-elektromechanischen Struktur bildet.
  • Es sind bereits verschiedene Techniken bekannt, um die mechanische Verbindung von zwei Halbleitermaterialkörpern herzustellen (vgl. dazu beispielsweise Martin A. Schmidt, "Wafer-to-Wafer Bonding for Microstructure Formation", Proceedings of the IEEE, Band 86, Nr. 8, August 1998). Derartige Techniken ermöglichen es jedoch nicht zwei oder drei elektrisch zu verbindende Wafer zusätzlich mechanisch zu verbinden, oder aber elektrischen Zugriff zu abgedeckten Komponenten des einen der Wafer zu erlangen, die elektrisch zugänglich sein müssen.
  • US-A-4 939 568 offenbart eine elektrische Verbindungsstruktur zur Verbindung eines ersten Körpers aus Halbleitermaterial mit einem zweiten Körper aus Halbleitermaterial und zwar mit einer sich durch einen Teil des zweiten Körpers erstreckenden Steck-(Plug)- bzw. Anschlussregion bzw. und zwar hergestellt aus Halbleitermaterial, wobei ferner eine Isolationsregion seitlich die Steckregion umgibt, und wobei ferner eine elektromechanische Verbindungsregion aus elektrisch leitendem Material angeordnet ist zwischen dem ersten Körper und dem zweiten Körper und in elektrischem Kontakt mit der Steckregion und mit den leitenden Regionen des ersten Körpers. Der Stecker wird durch Ausbildung eines Loches in zweiten Körper erhalten, durch Formen einer Isolierschicht auf den Wänden des Lochs und durch Füllen des Lochs mit leitendem Material, ausgewählt zwischen Polysilizium und Metall.
  • Das Ziel der vorliegenden Erfindung ist es, eine Verbindungsstruktur vorzusehen, die es ermöglicht, Halbleitermaterialkörper hergestellt auf unterschiedlichen Substraten übereinander zu legen und mechanisch zu verbinden und elektrisch miteinander und zur Außenseite hin.
  • Erfindungsgemäß wird eine Kompositstruktur und ein Verfahren zur Herstellung einer Kompositstruktur vorgesehen, wie dies in den Ansprüchen 1 bzw. 20 definiert ist.
  • Zum besseren Verständnis der vorliegenden Erfindung werden nunmehr bevorzugte Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei es sich hier um nicht einschränkende Beispiele handelt, und wobei ferner in der Zeichnung Folgendes gezeigt ist:
  • 1 und 2 sind Querschnitte durch einen Halbleitermaterialwafer in zwei aufeinanderfolgenden Herstellungsschritten gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 3 zeigt einen Querschnitt durch den Wafer der 2 und zwar nach Verbindung mit einem zweiten Halbleitermaterialwafer;
  • 4 bis 6 zeigen einen Querschnitt der Mehrfachwaferstruktur der 3 und zwar in aufeinanderfolgenden Herstellungsschritten;
  • 7 ist eine perspektivische Ansicht der linken Hälfte der Mehrfachwaferstruktur der 6;
  • 8 zeigt einen Querschnitt der Mehrfachwaferstruktur der 6 in einem abschließenden Herstellungsschritt;
  • 9 bis 11 zeigen einen Querschnitt eines mikro-mechanischen Systems gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 12 zeigt einen Querschnitt einer Kompositstruktur, gebildet ausgehend von drei Halbleitermaterialsubstraten gemäß einem dritten Ausführungsbeispiel der Erfindung;
  • 13 u. 14 zeigen Querschnitte eines Halbleitermaterialwafers in zwei aufeinanderfolgenden Herstellungsschritten gemäß einem vierten Ausführungsbeispiel der Erfindung;
  • 15 zeigt einen Querschnitt des Wafers der 14 nach der Verbindung oder Verklebung mit einem zweiten Halbleitermaterialwafer;
  • 16 zeigt einen Querschnitt einer Kompositstruktur erhalten aus dem Doppelwafer der 15 in einem darauffolgenden Herstellungsschritt;
  • 17 zeigt einen Querschnitt eines Kompositwafers gemäß einem fünften Ausführungsbeispiel der Erfindung; und
  • 18 u. 19 zeigen Querschnitte eines Kompositwafers gemäß einem sechsten Ausführungsbeispiel der Erfindung in zwei aufeinanderfolgenden Herstellungsschritten.
  • Die 1 bis 8 zeigen ein erstes Ausführungsbeispiel eines Verfahrens zur Herstellung eines mikro-elektromechanischen Systems einschließlich einer Steuer- und Abfühlschaltung und eines mikro-mechanischen Sensors, beispielsweise eines Beschleunigungssensors.
  • Unter Bezugnahme auf 1 sei Folgendes ausgeführt: anfangs wird ein erster Wafer 1 aus Halbleitermaterial typischerweise P++ oder N++ dotiertes monokristallines Silizium längs zwei parallelen Halbebenen geschnitten, um so unterschiedliche Flächen oder Gebiete in der linken Hälfte und in der rechten Hälfte zu zeigen, und wobei die Maskierung und Ätzung erfolgt, zur Bildung von ersten tiefen Gräben 2a. Beispielsweise kann der erste Wafer 1 eine Leitfähigkeit von zwischen 5 und 15 Ohm/cm, vorzugsweise 10 Ohm/cm besitzen. Wie in 2 gezeigt, besitzen die ersten Gräben 2a eine geschlossene Form und umschließen monokristalline Silizium-Steck- bzw. Verbindungsregionen oder -zonen 3, die zur Bildung von Verbindungen vorgesehen sind, was im Folgenden im Einzelnen erläutert wird.
  • Darauffolgend werden die ersten Gräben 2a entweder vollständig oder partiell mit Isoliermaterial 6 gefüllt, beispielsweise mit Siliziumdioxid. Zu diesem Zwecke wird eine Siliziumdioxid-Schicht abgeschieden oder aufgewachsen und darauffolgend von einer ersten Oberfläche des ersten Wafers 1 entfernt, um die in 2 gezeigte Struktur zu erhalten.
  • Als Nächstes wird – vgl. 3 – der erste Wafer 1 mit einem zweiten Wafer 10 verbunden oder verklebt, wobei der zweite Wafer 10 ein monokristallines Silizium-Substrat 11 aufweist oder ist und ferner ein Isolier- und/oder Passivierschicht 12 aufweist. Insbesondere sind im Substrat 11 leitende und/oder isolierende Zonen untergebracht, die elektronische Komponenten zur Vorspannung des Beschleunigungssensors 8 und zum Detektieren und Verarbeiten von elektrischen Signalen, erzeugt durch den Beschleunigungssensor 8, bilden. Als ein Beispiel zeigt 3 leitende Regionen oder Zonen des N/P-Typs, die zu einer elektronischen Schaltung 40 gehören, die nur schematisch gezeigt ist. Zudem sind in der Isolations- und/oder Passivierungsschicht 12 Metallzonen oder -regionen 13, 18 untergebracht, die an einem oder beiden ihrer Enden mit Steck- oder Anschlusszonen 19 enden, und zwar zur Oberfläche 22 des zweiten Wafers 10 hinweisend.
  • Verbindungs- bzw. Connectingzonen oder -regionen 23 sind auf der Oberfläche 22 des zweiten Wafers 10, auf der Oberseite der Steck- oder Verbindungszonen 19 vorgesehen, und bestehen aus einem Metall, das in der Lage ist, bei niedriger Temperatur mit dem Silizium des ersten Wafers 1 zu reagieren, um ein Gold-Silizium-Eutektikum oder ein metallisches Silizid zu bilden. Typischerweise sind die Verbindungszonen 23 aus Gold in dem Fall hergestellt, wo das Ziel der Erhalt eines Eutektikums ist oder es wird ein Metall ausgewählt aus der Gruppe, die Palladium, Titan und Nickel enthält, in einem Fall wo das Ziel ist ein Silizid zu erhalten. Die Verbindungs- bzw. Bondingzonen 24 sind auch auf der Oberfläche 22 vorgesehen, und sind vorzugsweise zur gleichen Zeit wie die Verbindungszonen 23 gebildet.
  • Zur Verbindung oder Verklebung des ersten Wafers 1 mit dem zweiten Wafer 10 wird der erste Wafer 1 derart umgedreht, dass die erste Oberfläche 7 des ersten Wafers 1 auf den zweiten Wafer 10 hinweist. Die Verbindungs- oder Steckzonen 3 des ersten Wafers 1 werden in Kontakt mit den Verbindungszonen 23 des zweiten Wafers 10 gebracht, und darauffolgend wird eine Wärmebehandlung bei niedriger Temperatur, beispielsweise 350 bis 450°C für eine Periode von 30 bis 40 Minuten derart ausgeführt, dass das Metall der Verbindungszonen 23 des zweiten Wafers 10 mit dem Silizium der Verbindungszonen 3 reagiert, und ein metallisches Silizid bildet, welches die ersten und zweiten Wafer 1, 10 verbindet. Dadurch wird ein Doppelwafer 25, wie in 3 gezeigt, erhalten.
  • Darauffolgend wird, wie in 4 gezeigt, der erste Wafer 1 von der Rückseite her mechanisch verdünnt oder dünner gemacht, beispielsweise durch Schleifen um so vorzugsweise eine Dicke von 30 bis 40 μm zu erhalten. Sodann besitzt der erste Wafer 1 eine zweite Oberfläche 26, entgegengesetzt zur ersten Oberfläche 7.
  • Als nächstes wird, vgl. 5, eine Metallschicht (beispielsweise eine Aluminiumschicht) abgeschieden und definiert um so Metallzonen 27 zu bilden, die sich oberhalb der Verbindungszonen 3 und in direktem elektrischen Kontakt mit letztgenannten erstrecken.
  • Drauffolgend wird der erste Wafer 1 maskiert und derart geätzt, dass zweite Gräben 2b gebildet werden, und zwar zur Definition eines Beschleunigungssensors (accelerometrischer Sensor) 8. Insbesondere können, wie in den 6 und 7 gezeigt, die zweiten Gräben 2b eine mobile Zone oder Region (die ein Rotor 4 bildet) und eine feste Zone (die ein Stator 5 bildet) vom Rest des Wafers 1 und voneinander trennen. Der Rotor 4 ist durch elastische Verbindungszonen (die auch als Federn 31 bezeichnet werden) mit festen Vorspannzonen 32 verbunden, die in Zonen oder Flächen übereinstimmend mit entsprechenden Verbindungszonen 23 gesetzt sind, und zwar verbunden durch Metallzonen 13 mit den Steck- oder Verbindungszonen 3.
  • Als nächstes wird – vgl. hierzu 8 – ein Kappenelement 34 am Wafer 1 durch Klebezonen 36 befestigt, was an sich bekannt ist, und sodann wird der Doppelwafer 25 in individuelle Würfel geschnitten. Schließlich wird die Metallzone 27 durch Aufbringen der üblichen Drahtverbindungstechnik kontaktiert.
  • Dadurch stellen die Verbindungszonen 23 die mechanische Verbindung zwischen dem monokristallinen Silizium-Wafer 1 und 10 und die elektrische Verbindung zwischen der Oberfläche 22 des zweiten Wafers 10 und den Verbindungs- oder Steckzonen 3 sicher. Ihrerseits gestatten die Verbindungszonen 3 dass der zweite Wafer 10 von oben kontaktiert wird. Insbesondere ermöglichen es einige Verbindungszonen 3 dem Wafer 10, der nicht direkt von der Vorderseite her zugreifbar ist, mit der Außenseite zu verbinden, ohne dass kostspielige Prozesse von der Rückseite ausgeführt werden müssen. Zudem ermöglicht, wie in der linken Hälfte der 8 gezeigt, diese Lösung auch die Verbindung von Zonen, gebildet im ersten Wafer 1, mit der Außenseite. Hier ist der Rotor 4 mit der Außenseite durch eine erste Verbindungszone 23 (unterhalb der Vorspannzone 32) eine Metallzone 13, eine zweite Verbindungszone 23 (unterhalb der Verbindungszone 3) und der Verbindungszone 3 verbunden. Die Verbindungszonen 3 sind durch Isolationszonen, gebildet durch das Isolationsmaterial 6, isoliert und möglicherweise durch die in den ersten tiefen Gräben 2a vorhandene Luft auf welche Weise sich eine elektrische Isolierung vom Rest des ersten Wafers 1 ergibt, offenbar mit Ausnahme für die Zonen, die in diesen über elektrische Verbindungsleitung 30 verbunden sind.
  • Mit der Lösung gemäß den 1 bis 8 kann ein Drucksensor anstelle eines Beschleunigungssensors gebildet werden.
  • Die 9 bis 11 zeigen ein zweites Ausführungsbeispiel der Erfindung, eine Einheit für mikro-elektrische Regulierung des Lese-/Schreibkopf eines Hard-Disk-Drives betreffend. Im Einzelnen werden anfangs die gleichen Schritte ausgeführt, wie dies zuvor unter Bezugnahme auf die 1 bis 4 beschrieben wurde. Nach dem Dünnmachen des ersten Wafers 1 wird eine Oxidschicht 35 abgeschieden und selektiv an den Verbindungszonen 3 entfernt, um Öffnungen 28 zu bilden. Die zweiten Gräben 2b werden sodann durch die Oxidschicht 35 und durch den Wafer 1 gebildet.
  • Darauffolgend wird eine Isolierschicht 38, beispielsweise eine Klebefolie, abgeschieden, die nicht in die zweiten Gräben 2b eintritt. Die Isolierschicht wird von oberhalb der Öffnung 28 entfernt, und Metallverbindungszonen werden gebildet, und zwar durch Abscheiden und Definition einer Metallschicht. Insbesondere füllt in dem gezeigten Ausführungsbeispiel die Metallschicht die Öffnungen 28 aus, wo sie Kontakte 29 bildet. Zudem wird eine elektrische Verbindungsleitung 30 gebildet und erstreckt sich von dem Kontakt 29, angeordnet oberhalb der Verbindungszone 3, am weitesten nach rechts bis über den Rotor 4.
  • Darauffolgend wird der Kompositwafer 25 in Würfel geschnitten, die Isolierschicht 38 wird in Sauerstoffplasma entfernt und ein Keramikkörper, der als Gleiter (slider) 41 bezeichnet wird, wird mit dem Rotor 4 in einer an sich bekannten Art und Weise (11) verbunden. Der Gleiter 41 trägt einen Wandler (transducer) 42 zum Daten-Lesen/Schreiben auf eine (nicht gezeigte) Hard-Disk. Der Wandler 42 wird elektrisch durch die Verbindungszonen 43 kontaktiert, wobei eine in 11 gezeigt ist, und die direkt auf einer Seite des Gleiters 41 geformt ist. Jede Verbindungszone 43 erstreckt sich vom Wandler 42 so weit wie eine Anschlussfläche 44 in elektrischem Kontakt mit einer elektrischen Verbindungsleitung 30.
  • Auf diese Weise ermöglicht die am weitesten rechts gelegene Verbindungszone 3 eine elektrische Verbindung zwischen dem Wandler 42 auf dem Gleiter 41 und der elektrischen Schaltung 40, die auf diese Weise zum Wandler 42 die zu schreibenden Daten übertragen kann, oder das Signal verarbeiten kann, welches vom Wandler 42 aufgenommen wurde. Zudem steuert in bekannter Weise die elektrische Schaltung 40 die Bewegung des Rotors 4 und konsequenter Weise des Gleiters 41. Schließlich ermöglicht eine Verbindung über eine (nicht gezeigte) Zwischenverbindungszone die Verbindung der elektrischen Schaltung 40 mit der Außenseite und zwar in einer Art und Weise ähnlich wie dies im rechten Teil der 8 dargestellt ist.
  • Konsequenter Weise ermöglichen auch in diesem Falle die Verbindungszonen 3 die Verbindung der nicht zugänglichen Zonen des zweiten Wafers 10 zu Elementen, die oberhalb derselben (hier des Wandlers 42) angeordnet sind, und auch zur Außenseite hin.
  • 12 zeigt ein drittes Ausführungsbeispiel welches die Herstellung der Schaltungen oder Strukturen betrifft, die unter Vakuumbedingungen gehalten werden. Im dargestellten Beispiel wurde der Wafer 1 nach der Ausbildung der Verbindungszonen 3 durch Graben der ersten Gräben 2a und durch Füllen derselben mit Isoliermaterial 6 mit einem zweiten Wafer 10 verbunden oder verklebt, wobei in diesem ein Filter 48 zuvor hergestellt wurde, und zwar beispielsweise des Bandpasstyps für hohe Frequenzen. Der erste Wafer 1 ist mit dem zweiten Wafer 10 verbunden, und zwar nicht nur durch die Verbindungszonen 23, sondern auch durch eine Abdichtzone 49, die sich zwischen dem ersten Wafer 1 und dem zweiten Wafer 10 erstreckt, und vollständig die Fläche oder das Gebiet umgibt, in dem der Filter 48 ausgebildet ist, und auch ferner noch die Verbindungszonen 3. Die Abdichtzone 49 ist beispielsweise unter Verwendung eines niedrig schmelzenden Glases hergestellt und besitzt eine geschlossene Form. Wenn die Verbindung des ersten Wafers 1 und des zweiten Wafers 10 in einer Niedrigdruckumgebung ausgeführt wird, so verbleibt der Filter 48 vakuumgekapselt.
  • Als nächstes wird der erste Wafer 1 wie oben beschrieben dünn gemacht, und der Doppelwafer 1, 10 wird in Würfel 50 geschnitten. Die Würfel werden sodann mit einem dritten Wafer 51 verbunden, in dem eine Schaltung 52 untergebracht ist, die zuvor mit Verbindungszonen 23a, ähnlich den Verbindungszonen 23, versehen wurde. Die dünn gemachte Seite des ersten Wafers 1 weist auf den dritten Wafer 51 hin, und die Verbindungs- oder Steckzonen 3 müssen mit den Verbindungszonen 23a ausgerichtet sein. In diesem Fall ermöglicht der erste Wafer 1 zusätzlich zum Schutz und zum Isolieren des Filters 48 von der Außenumgebung und zusätzlich zur Aufrechterhaltung desselben in Vakuumbedingungen die elektrische Verbindung mit der Schaltung 52, die in dem dritten Wafer 51 inkooperiert oder eingebaut ist. Zusätzlich ist es möglich, das elektrische Testen der Schaltung 52, verbunden mit dem Filter 48, auf dem Waferlevel oder -niveau auszuführen (EWS – Eletric Wafer Sort test).
  • Die 13 bis 16 zeigen ein viertes Ausführungsbeispiel der Erfindung. Gemäß 13 weist der erste Wafer 1 anfänglich ein Substrat 53 auf, welches erste Gräben 72a unterbringt und die ersten Gräben 72a sind mit Isoliermaterial 76 gefüllt, um erste Steck- oder Verbindungsteile 73 zu isolieren, und zwar ähnlich wie dies unter Bezugnahme auf die 1 für die Steck- oder Verbindungszonen 3 beschrieben wurde. Sodann wird eine sacrificial oder aufzugebende Schicht 54, beispielsweise Silizium-Dioxid abgeschieden oder aufgewachsen, sodann maskiert und geätzt, um so Öffnungen auf der Oberseite der ersten Steck- oder Verbindungsteile 73 und in Flächen oder Gebieten zu bilden, wo Verankerungen mit der Struktur an der Oberseite vorzunehmen sind, was im Folgenden beschrieben wird.
  • Darauffolgend (14) wird eine polykristalline Silizium-Keim- bzw "seed"-Schicht auf der Oberseite der Opfer- bzw. Sacrificial-Schicht 54 abgeschieden und in den Öffnungen 55 und sodann wird eine polykristalline Silizium-Epitaxial-Schicht 56 aufgewachsen. Auf diese Weise ist die Epitaxial-Schicht 56 in direktem Kontakt mit dem Substrat 53 an den Öffnungen 55. Als nächstes werden innerhalb der Epitaxial-Schicht 56 dritte und vierte Gräben 60a, 60b gegraben, die soweit reichen, wie die Opferschicht 54. Insbesondere begrenzen die dritten Gräben 60a zweite Verbindungs- oder Steckteile 62, vertikal ausgerichtet mit den ersten Verbindungs- oder Steckteilen 73 im Substrat 53, und die dritten Gräben 60a definieren eine erwünschte mikromechanische Struktur (im dargestellten Beispiel einen Mikro-Aktuator 57 der Drehbauart, der einen Rotor 58 und einen Stator 59 aufweist, wobei der Rotor 58 durch nicht gezeigte Federn getragen ist).
  • Darauffolgend wird in einer bekannten Art und Weise ein Teil der Sacrificial-Schicht (Opferschicht) 54 durch die vierten Gräben 60b entfernt. Insbesondere wird die Sacrificial-Schicht 54 unterhalb des Rotors 58 entfernt, um einen Luftspalt 63 zu bilden, und sie verbleibt im Wesentlichen unterhalb des Stators 59. Die Sacrificial-Schicht 54 wird nur in einem sehr kleinen Ausmaß durch die dritten Gräben 60a entfernt, und zwar bestimmt oder gegeben durch die unterschiedliche Geometrie (die mikro-mechanische Struktur wird durch dünne Zonen oder Regionen und/oder perforierte Zonen oder Regionen gebildet, was gestattet, dass die Sacrificial-Schicht 54 darauffolgend entfernt wird; dies wird stattdessen nicht durch die dritten Gräben 60a getan).
  • In einer nicht gezeigten Art und Weise ist es sodann möglich, die dritten Gräben mindestens teilweise mit Isoliermaterial zu füllen, und zwar ähnlich wie dies für die ersten Gräben 2a der 1 beschrieben wurde.
  • Darauffolgend (15) wird der erste Wafer 1 umgedreht und mit dem zweiten Wafer 10 verbunden, innerhalb von dem die Komponenten der Schaltung 40 bereits gebildet sind, und auf dessen Oberseite die Verbindungszonen 23 bereits gemacht wurden. Ebenfalls wird in diesem Fall eine Niedertemperatur- Wärmebehandlung ausgeführt, um eine chemische Reaktion zwischen dem Silizium der Epitaxial-Schicht 56 an den zweiten Steck- oder Verbindungsteilen 62 und dem Metall der Verbindungszonen 23 zu ermöglichen. Als nächstes wird das Substrat 53 des ersten Wafers 1 soweit dünn gemacht, bis das Isoliermaterial 76 (oder mindestens der Boden der ersten Gräben 72a) erreicht ist, eine Oxidschicht 35 wird abgeschieden, die Öffnungen 28 werden in der Oxidschicht 35 gebildet, und sodann werden die zweiten Gräben 72b hergestellt, die die festen Teile von den beweglichen Teilen in dem Substrat 53 trennen.
  • Als nächstes, wie dies unter Bezugnahme auf die 10 beschrieben wurde, wird eine Isolierschicht (Klebefolie) abgeschieden und selektiv entfernt, und die elektrischen Kontakte 29 und die elektrischen Verbindungsleitungen 30 werden gebildet. In 16 verbindet eine elektrische Verbindungsleitung 30 den Teil des Substrats 53 an dem der Rotor 58 verankert ist (Kappenzone 67) mit der ersten Steck- oder Verbindungszone 73, die am weitesten links liegt, auf welche Weise die elektrische Verbindung des Rotors 58 mit der Schaltung 40 durch die Kappenzone 67, dem ersten Steck- bzw. des Verbindungsteils 73 links und dem zweiten Steck- bzw. des Verbindungsteils 62 links ermöglicht wird. In der rechten Hälfte der 16 die elektrische Verbindung zwischen der Schaltung 40 und der Außenseite gezeigt, und zwar durch den zweiten Stecker oder Verbindungsteil 62, die erste Steck- oder Verbindungszone 73 und der Verbindungszone 23 auf der rechten Seite.
  • Darauffolgend wird die Isolierschicht entfernt und ein zu bewegender Körper, beispielsweise ein Gleiter, ähnlich dem Gleiter 41 der 11, kann an der Kappenzone 67 befestigt werden.
  • Die in den 13 bis 16 gezeigte Lösung sieht somit eine mikromechanische Struktur 57 vor, und zwar geschützt durch eine Kappe (Kappenzone 67) und verbindet leicht die Schaltung 40 sowohl mit der mikromechanischen Struktur 57 und zur Außenseite.
  • 17 zeigt eine Abwandlung der Struktur der 16 in der der Rotor 58 nicht am Substrat 53 verankert ist, sondern durch (nicht gezeigte) Federn und Vorspannzonen 60 getragen ist, ähnlich den Vorspannzonen 31, 32 der 7. Zudem ist die Kappenzone 67 befestigt und besitzt nicht die zweiten Gräben 72b. Der Rotor 58 und der Stator 59 sind über die Verbindungszonen 23 und die Verbindungs- oder Steckzonen 19 mit Metallzonen 13, 18, ausgebildet im zweiten Wafer 10, verbunden. Die Metallzonen 13 sind mit der Außenseite (wie in der linken Hälfte der 17 gezeigt) verbunden, und zwar über Verbindungszonen 23, ausgerichtet mit den Steck- oder Verbindungszonen 72, 73, gebildet oder geformt in dem ersten Wafer 1 in einer Art und Weise ähnlich der, die unter Bezugnahme auf die 13 bis 16 beschrieben wurde, und ferner über Kontakte 29. Zudem ermöglichen die Metallzonen 18 die Verbindung der Schaltung 40 mit dem Stator 59 und über Steck- oder Verbindungszonen 62, 63 und Kontakte 29 mit der Außenseite, wie dies in der rechten Hälfte der 17 gezeigt ist. Eine Isolierschicht 80 bedeckt die Oberfläche 26 des ersten Wafers 1.
  • Die 18 und 19 zeigen ein sechstes Ausführungsbeispiel in dem eine mikro-mechanische Struktur, beispielsweise ein Beschleunigungssensor 8 durch eine Kappe geschützt ist, und elektrisch verbunden ist mit der Vorspann- und Abfühlschaltung über Steck- oder Verbindungszonen.
  • Anfänglich (18) weist der erste Wafer ein Substrat 53 auf, welches im Gegensatz zu vorhergehenden Ausführungsbeispielen nicht zur Bildung von Gräben geätzt ist. Auf dem Substrat 53 ist eine Opferschicht 54 abgeschieden und definiert und wird nur an den Öffnungen 55 entfernt. Als nächstes wird eine polykristalline Silizium-Seed-Schicht abgeschieden und die Epitaxial-Schicht 56 wird gewachsen, wie dies unter Bezugnahme auf 14 beschrieben ist.
  • Die Epitaxial-Schicht 56 wird zur Bildung von fünften Gräben 65a geätzt, und zwar zur Begrenzung der zweiten Verbindungs- oder Steckteile 64. Hier sind die fünften Gräben 65a gefüllt, und zwar entweder teilweise oder vollständig, und zwar mit Isoliermaterial 66, die sechsten Gräben 65b sind gebildet zur Definition des Beschleunigungssensors 8 und die Opferschicht 54 ist teilweise durch die sechsten Gräben 65b entfernt, um den Rotor 58 des Beschleunigungssensors 8 freizulegen. Was das in den 1 bis 8 gezeigte Ausführungsbeispiel anlangt, so wird der Rotor 58 durch den festen Teil über Federn (nicht gezeigt) getragen.
  • Darauffolgend wird der erste Wafer 1 mit dem zweiten Wafer 10 verbunden, und zwar unter Verwendung der Verbindungszonen 23, die bereits auf der Oberfläche 22 des zweiten Wafers 10 gebildet sind. Sodann wird der erste Wafer 1 durch Schleifen dünn gemacht bis die gewünschte Dicke für das Substrat 53 erreicht ist. Als nächstes wird das Substrat 53 selektiv entfernt, um so eine Kappenzone 67 von größeren Dimensionen als die des Rotors 58 zu bilden, aber mit kleineren Dimensionen als das Chip-Gehäuse der Schaltung 40, was nach Schneiden der Wafer 1, 10 erhalten wird. Auf diese Weise deckt die Kappenzone 67 den Rotor 58 von der Rückseite her ab (schützt ihn mechanisch), aber die Steck- oder Verbindungszonen 64 frei lässt.
  • Schließlich werden die Kontakte 29 und die elektrischen Verbindungsleitungen 30 gebildet, die in diesem Ausführungsbeispiel das Silizium der Epitaxial-Schicht 54 direkt kontaktieren. Insbesondere gilt für das in 19 dargestellten Ausführungsbeispiel folgendes: eine elektrische Verbindungsleitung 30 verbindet eine (nicht gezeigte) Zone, angeordnet innerhalb des festen Teils und ist elektrisch verbunden mit dem Rotor 58, mit der Steck- oder Verbindungszone 64 auf der linken Seite und auf diese Weise mit der Schaltung 40. Eine Kugel-und-Draht-Verbindung (ball-and-wire connection) auf der rechten Seite ermöglicht stattdessen die Verbindung der Schaltung 40 mit der Außenseite.
  • Wenn der Beschleunigungssensor 8 auf niedrigem Druck gehalten werden soll, beispielsweise um die Reibung mit Luft während der Bewegung zu reduzieren, so kann eine Dichtzone 49 vorgesehen sein, die das Gebiet des Beschleunigungssensors 8 umgibt, wobei dann der erste Wafer 1 mit dem zwei ten Wafer 10 in Vakuumbedingungen verbunden werden kann, wie dies bereits unter Bezugnahme auf 12 beschrieben wurde.
  • Die Vorteile des Prozesses und der Strukturen, wie sie beschrieben wurden, ergeben sich unmittelbar aus Obigem. Insbesondere sei betont, dass die mechanische Verbindung von zwei Körpern aus Halbleitermaterial ermöglicht wird, insbesondere aus monokristallinem Silizium, und zwar angeordnet aufeinander und wobei ferner gleichzeitig die elektrische Verbindung einer Struktur oder Schaltung, gebildet in dem darunter liegenden Körper (bedeckt durch den darüber liegenden Körper) zur Außenseite oder zu einer Struktur, hergestellt im darüber liegenden Körper ermöglicht wird, oder aber eine elektrische Verbindung mit dem darunter liegenden Körper zu Zonen gestattet wird, die oberhalb des darüber liegenden Körpers angeordnet sind, und zwar ohne dass komplizierte oder kostspielige Prozesse von der Rückseite her ausgeführt werden müssen, wobei diese erfindungsgemäß ohne Schädigung der Struktur und Schaltungen, die bereits hergestellt sind, möglich ist und wobei ferner einfache Herstellungsschritte, die üblicherweise bei der Herstellung von Wafern aus Halbleitermaterial zur Bildung von mikro-mechanischen Strukturen eingesetzt werden können.
  • Die beschriebenen Lösungen machen es darüber hinaus möglich, dann wenn es notwendig ist, voreingestellte Flächen oder Gebiete des darunter liegenden Körpers und/oder des darüber liegenden Körpers von der Außenumgebung zu isolieren, beispielsweise um empfindliche Elemente in einer Niederdruckumgebung zu umschließen, und/oder um Verunreinigung dieser Elemente während der Herstellung zu verhindern oder zu isolieren (beispielsweise während des Schneidens von Halbleitermaterialwafern) während der darauf folgenden Manipulationsschritte und während der Verwendung.
  • Schließlich ist es klar, dass zahlreiche Modifikationen und Variationen bei der Verbindungsstruktur, der Kompositstruktur und dem Herstellungsverfahren, welches hier beschrieben und veranschaulicht wurde, möglich sind, wobei alle diese Modifikationen innerhalb des Rahmens der Erfindung liegen, wie sie durch die Ansprüche definiert ist. Insbesondere sei betont, dass die vorliegende Verbindungsstruktur für einen großen Bereich von Anwendungsfällen geeignet ist, und zwar sowohl zur Verbindung von elektronischen Schaltungen, integriert in zwei oder mehr unterschiedlichen Substraten und zur Verbindung von mikro-elektromechanischen Strukturen verschiedener Bauarten mit Vorspann-/Steuer-/Abfühlschaltungen, assoziiert mit mikroelektromechanischen Strukturen. Die vorliegende Verbindungsstruktur kann zur Verbindung einer großen Anzahl von Substraten verwendet werden, und zwar gemäß den Erfordernissen und den allgemeinen Betrachtungen mechanischer/elektrischer Natur.

Claims (27)

  1. Eine Kompositstruktur, die Folgendes aufweist: einen ersten Körper (10) aus Halbleitermaterial, der mit einem zweiten Körper (1) aus Halbleitermaterial beschichtet bzw. überzogen ist, und eine elektrische Verbindungsstruktur welche den ersten Körper und den zweiten Körper verbindet, und wobei Folgendes vorgesehen ist: wenigstens ein Steck- bzw. Verbindungsbereich (3; 73, 62; 64), der sich durch den zweiten Körper hindurch erstreckt und aus demselben Material wie dem des zweiten Körpers (1) gebildet ist, definiert durch wenigstens einen Isolierbereich (2a, 6; 60a, 72a, 76; 65a, 66), der den Verbindungsbereich (3; 73, 62; 64) seitlich umgibt; und wenigstens ein erster elektromechanischer Verbindungsbereich (23) aus elektrisch leitendem Material, der zwischen dem ersten Körper (10) und dem zweiten Körper (1) angeordnet ist, und in elektrischem Kontakt mit dem Verbindungsbereich (3; 73, 62; 64) und leitenden Bereichen (15–19; 40) des ersten Körpers steht.
  2. Kompositstruktur nach Anspruch 1, dadurch gekennzeichnet, dass der Verbindungsbereich (3; 62, 73) eine erste Seite und eine zweite Seite besitzt, wobei die erste Seite in Kontakt mit dem ersten elektromechanischen Verbindungsbereich (23) steht; und wobei die Kompositstruktur wenigstens einen Kontaktbereich (27; 29; 23a) aus elektrisch leitendem Material aufweist, der in Kontakt mit der zweiten Seite des Verbindungsbereichs steht.
  3. Kompositstruktur nach Anspruch 2, dadurch gekennzeichnet, dass eine elektrische Verbindungsleitung (30) vorgesehen ist, die sich oberhalb des zweiten Körpers (1) erstreckt und ein erstes Ende besitzt, das den Kontaktbereich (29) bildet.
  4. Kompositstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die elektrische Verbindungsleitung (30) ein zweites Ende besitzt, das in elektrischem Kontakt mit einem leitenden Bereich des zweiten Körpers (1) steht.
  5. Kompositstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die elektrische Verbindungsleitung (30) ein zweites Ende besitzt, das in elektrischem Kontakt mit einem Kontaktbereich (44) steht, der an einem dritten Körper (41) ausgebildet ist, der an dem zweiten Körper (1) befestigt ist.
  6. Kompositstruktur nach Anspruch 3, einschließlich einer Verbindungsstruktur zum elektrischen Verbinden des zweiten Körpers (1) mit einem dritten Körper (51) aus Halbleitermaterial, der an dem zweiten Körper (1) angeordnet ist, dadurch gekennzeichnet, dass der Kontaktbereich wenigstens einen zweiten elektromagnetischen Verbindungsbereich (23a) aufweist, der aus einem Material aufgebaut ist, das sich aus der chemischen Reaktion des Halbleitermaterials mit einem Metall ergibt, wobei die zweiten elektromechanischen Verbindungsbereiche (23a) zwischen dem zweiten Körper (1) und dem dritten Körper (51) angeordnet sind.
  7. Kompositstruktur nach Anspruch 1 für einen zweiten Körper (1), der einen Substratbereich (53) aufweist, und einen Epitaxialbereich (56), die jeweils an anderen Enden angeordnet sind, und partiell voneinander durch Isolierbereiche (54, 63) isoliert sind, dadurch gekennzeichnet, dass der Verbindungsbereich (62, 73) einen ersten Verbindungsteil (73) aufweist, der sich über die Dicke des Substratbereichs (53) hinweg erstreckt, und wobei wenigstens ein zweiter Verbindungsteil (62) innerhalb des Epitaxialbereichs (56) ausgebildet ist, wobei der zweite Verbindungsteil (62) ausgerichtet ist mit und in direktem elektrischen Kontakt steht mit dem ersten Verbindungsteil (73); wobei der Isolierbereich (60a, 72a, 76) einen ersten Isolierteil (72a, 76) aufweist, der seitlich den ersten Verbindungsteil (73) umgibt, und einen zweiten Isolierteil (60a), der seitlich den zweiten Verbindungsteil (62) umgibt; wobei wenigstens ein Kontaktbereich (29) aus elektrisch leitendem Material sich auf einer freien Fläche (76) des Substratbereichs (73) erstreckt, und zwar in elektrischem Kontakt mit dem ersten Verbindungsteil (73); und wobei der zweite Verbindungsteil (62) zu dem ersten elektromechanischen Verbindungsbereich (23) weist, und in direktem elektrischen Kontakt damit steht.
  8. Kompositstruktur nach Anspruch 1, für einen zweiten Körper (1), der aufeinander angeordnet einen Substratbereich (67) und einen Epitaxialbereich (56) aufweist, die gegenseitig durch Isolierbereiche (54, 63) isoliert sind, dadurch gekennzeichnet, dass der Substratbereich (67) eine kleinere Fläche besitzt als der Epitaxialbereich (56), wobei der Verbindungsbereich (64) sich durch die Dicke des Epitaxialbereichs (56) hindurch erstreckt, und nicht bezüglich des Substratbereichs (67) ausgerichtet ist, und eine erste Stirnfläche und eine zweite Stirnfläche besitzt, wobei die erste Stirnfläche in Kontakt mit dem ersten elektromechanischen Verbindungsbereich (23) steht, und die zweite Stirnfläche in direktem Kontakt mit wenigstens einem elektrischen Verbindungsbereich (30) aus elektrisch leitendem Material, steht.
  9. Kompositstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Isolierbereich (2a, 6; 60a, 72a, 76; 65a, 66) einen Graben mit einer geschlossenen Form besitzt, der wenigstens teilweise mit Isoliermaterial (6; 66; 76) gefüllt ist.
  10. Kompositstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste elektromechanische Verbindungsbereich (23) aus einem Material besteht, das sich aus der chemischen Reaktion des Halbleitermaterials mit einem Metall ergibt.
  11. Kompositstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste elektromechanische Verbindungsbereich (23) aus einem Metall hergestellt ist, das sich aus der chemischen Reaktion von Silizium mit einem Metall ergibt, und zwar einem Metall, ausgewählt aus einer Gruppe die Gold, Palladium, Titan und Nickel aufweist.
  12. Kompositstruktur nach Anspruch 2, dadurch gekennzeichnet, dass der erste Körper (10) eine elektronische Schaltung (15–19; 40) aufnimmt, und der zweite Körper (1) eine mikro-elektromechanische Vorrichtung (8; 57) aufnimmt, die einen feststehenden Teil (1, 5, 32; 56, 59, 68) und einen mobilen Teil (4; 58) aufweist, die voneinander durch wenigstens einen Trenngraben (2b) getrennt sind, der sich durch den zweiten Körper (1) erstreckt.
  13. Kompositstruktur nach Anspruch 12, dadurch gekennzeichnet, dass ein externer elektrischer Verbindungsdraht mit dem Kontaktbereich (29) verbunden ist.
  14. Kompositstruktur nach Anspruch 12, gekennzeichnet durch einen dritten Körper (41), der an dem zweiten Körper (1) befestigt ist, wobei die elektrische Verbindungsstruktur eine elektrische Verbindungsleitung (30) mit einem ersten Ende aufweist, das den Kontaktbereich (29) bildet, und mit einem zweiten Ende, das in elektrischem Kontakt mit einem Kontaktbereich (44) steht, der an dem dritten Körper (41) ausgebildet ist.
  15. Kompositstruktur nach Anspruch 14, dadurch gekennzeichnet, dass der dritte Körper (41) ein Gleiter bzw. ein Gleitelement ist, und dass die Kompositstruktur eine Betätigereinheit bildet für eine mikrometrische Positionsregulierung eines Festplattenantriebs bzw. -treibers.
  16. Kompositstruktur nach Anspruch 6, dadurch gekennzeichnet, dass der erste Körper (10) und der dritte Körper (51) jeweils eine entsprechende elektronische Schaltung (48, 52) aufnehmen, wobei die elektronischen Schaltungen miteinander durch den Verbindungsbereich (3) verbunden sind.
  17. Kompositstruktur nach Anspruch 16, gekennzeichnet durch einen Abdichtungsbereich (49) mit einer geschlossenen Form und angeordnet zwischen den ersten und zweiten Körpern (10, 1) außerhalb der elektronischen Schaltung (48).
  18. Kompositstruktur nach Anspruch 7, wobei der Epitaxialbereich (56) eine mikro-elektromechanische Vorrichtung (57) aufnimmt, die einen feststehenden Teil (59, 68) und einen mobilen Teil (58) aufweist, die voneinander durch wenigstens einen Trenngraben (60b) getrennt sind, der sich durch den Epitaxialbereich (56) hindurch erstreckt, und wobei der Substratbereich (53) eine Kappenzone (67) bildet.
  19. Kompositstruktur nach Anspruch 8, wobei der Substratbereich (67) des zweiten Körpers (1) eine kleinere Fläche besitzt als der Epitaxialbereich (56); und wobei der Epitaxialbereich (56) eine mikro-elektromechanische Vorrichtung (8) aufnimmt, die einen feststehenden Teil (59) und einen mobilen Teil (58) aufweist, die voneinander durch wenigstens einen Trenngraben (65b) getrennt sind, der sich durch den Epitaxialbereich (56) hindurch erstreckt, und wobei der Substratbereich einen Abdeckbereich (67) bildet, der größere Abmessungen besitzt als der mobile Teil (58) und an dem feststehenden Teil (59) befestigt ist.
  20. Verfahren zur Herstellung einer Kompositstruktur, wobei das Verfahren die folgenden Schritte aufweist: Definieren wenigstens eines Steck- bzw. Verbindungsbereichs (3; 73, 62; 64), der sich durch einen ersten Wafer (1) aus Halbleitermaterial erstreckt, und zwar durch Ausbilden eines Isolierbereichs (2a, 6; 60a, 72a, 76; 65a, 66), der seitlich den Verbindungsbereich (3; 73, 62; 64) umgibt; Ausbilden wenigstens eines elektromechanischen Verbindungsbereichs (23) aus leitendem Material auf einem zweiten Wafer (10) aus Halbleitermaterial, der mit dem Verbindungsbereich ausgerichtet ist; dichtes Zusammenbringen des ersten Wafers (1) und des zweiten Wafers (10) sowie in Kontaktbringen des Verbindungsbereichs (3; 73, 62; 64) mit der elektromechanischen Verbindung (23); und Fixieren des ersten Wafers und des zweiten Wafers durch den elektromechanischen Verbindungsbereich.
  21. Verfahren nach Anspruch 20, gekennzeichnet durch die folgenden Schritte: anfängliches Ausbilden des Isolierbereichs (2a, 6) in dem ersten Wafer (1), wobei der Isolierbereich sich partiell in den ersten Wafer von einer Oberfläche (7) des ersten Wafers hinein erstreckt, und seitlich den einen Verbindungsbereich (3) begrenzt; Umdrehen des Wafers (1) um die Oberfläche (7) des ersten Wafers in eine zu dem zweiten Wafer (10) weisende Position zu bringen; und Dünnmachen des ersten Wafers (1) bis zum Isolierbereich (2a, 6).
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Schritt der Ausbildung des Isolierbereichs (2a, 6) die folgenden Schritte aufweist: Ausbilden von Isoliergräben (2a) in dem ersten Wafer (1); und wenigstens teilweises Füllen der Isoliergräben mit Isoliermaterial (6).
  23. Verfahren nach Anspruch 22, gekennzeichnet durch den Schritt des Ausbildens von Gräben (2b), welche eine mikro-elektromechanische Struktur (8) in dem ersten Wafer (1) begrenzen, und Ausbilden einer elektronischen Schaltung (13–19) in dem zweiten Wafer (10) vor dem Ausbilden des elektromechanischen Verbindungsbereichs.
  24. Verfahren nach Anspruch 20, gekennzeichnet durch die folgenden Schritte: Ausbilden eines ersten Isolierteils (72a, 76) des Isolierbereichs in einem Substrat (53) aus Halbleitermaterial, wobei der erste Isolierteil (72a, 76) sich teilweise innerhalb des Substrats erstreckt, und zwar von einer Oberfläche des Substrats her, und seitlich einen ersten Verbindungsteil (73) des Verbindungsbereichs begrenzt; Aufwachsen einer Epitaxialschicht (56) von der Oberfläche des Substrats (53); Ausbilden wenigstens eines zweiten Isolierteils (60b) des Isolierbereichs in der Epitaxialschicht (56), wobei der zweite Isolierteil (60b) sich durch die Dicke der Epitaxialschicht hindurch erstreckt, und einen zweiten Verbindungsteil (62) des Verbindungsbereichs begrenzt, der im Wesentlichen ausgerichtet ist mit und in elektrischem Kontakt mit dem ersten Verbindungsteil (73) steht; Fixieren des zweiten Verbindungsteils (62) an dem zweiten Wafer (10); Verdünnen des Substrats (53) bis zu dem ersten Isolierteil (72a, 76); und Ausbilden von Kontaktbereichen (29, 30) auf einer freien Seite des Substrats (53).
  25. Verfahren nach Anspruch 20, gekennzeichnet durch die folgenden Schritte: Aufwachsen einer Epitaxialschicht (56) auf einem Substrat (53); Ausbilden des Isolierbereichs (65a, 66) in der Epitaxialschicht (56), wobei sich der Isolierbereich (65a, 66) durch die Dicke der Epitaxialschicht hindurch erstreckt, und den Verbindungsbereich (64) begrenzt; Ausbilden einer zu schützenden Vorrichtung bzw. eines Bauelements (57) in der Epitaxialschicht (56); Fixieren der Epitaxialschicht (56) des ersten Wafers (1) an dem zweiten Wafer (10) durch den Verbindungsbereich (64); selektives Entfernen des Substrats (53) zur Bildung eines Kappenbereichs (bzw. Kappenzone) (67), der das zu schützende Bauelement (57) abdeckt, und Freilegen des Verbindungsbereichs (64); und Ausbilden von Kontaktbereichen (29, 20) oberhalb des Verbindungsbereichs (64).
  26. Verfahren nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, dass der Schritt des Fixierens des ersten Wafers (1) an dem zweiten Wafer (10) unter Vakuumbedingungen durchgeführt wird, und ferner den Schritt des Ausbildens eines Abdichtbereichs (49) zwischen dem ersten Wafer (1) und dem zweiten Wafer (10) aufweist.
  27. Verfahren nach einem der Ansprüche 20 bis 26, dadurch gekennzeichnet, dass das leitende Material des elektromechanischen Verbindungsbereichs (23) ein Metall ist, und dass der Fixierschritt den Schritt aufweist zu bewirken, dass das Metall der elektromechanischen Verbindungsstruktur (23) mit dem Halbleitermaterial des Verbindungsbereichs (3; 62; 64) reagiert.
DE60035179T 2000-04-28 2000-04-28 Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung Expired - Lifetime DE60035179T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP00830314A EP1151962B1 (de) 2000-04-28 2000-04-28 Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung

Publications (2)

Publication Number Publication Date
DE60035179D1 DE60035179D1 (de) 2007-07-26
DE60035179T2 true DE60035179T2 (de) 2008-02-21

Family

ID=8175304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60035179T Expired - Lifetime DE60035179T2 (de) 2000-04-28 2000-04-28 Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung

Country Status (4)

Country Link
US (2) US6504253B2 (de)
EP (1) EP1151962B1 (de)
JP (1) JP4970662B2 (de)
DE (1) DE60035179T2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015306A1 (de) * 2009-03-27 2010-10-07 Austriamicrosystems Ag Verfahren zur Herstellung von MEMS-Bauelementen und Ausgangsmaterial für das Verfahren
DE102008041721B4 (de) * 2008-08-29 2018-11-15 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauteils
DE112013004119B4 (de) 2012-08-21 2024-09-19 Ando Feyh System und verfahren zum ausbilden einer vergrabenen unteren elektrode in verbindung mit einer verkapselten mems-vorrichtung

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023630A2 (en) * 2000-09-13 2002-03-21 Applied Materials, Inc. Micromachined silicon block vias for transferring electrical signals to the backside of a silicon wafer
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
EP1312580B1 (de) * 2001-11-16 2007-01-24 STMicroelectronics S.r.l. Verfahren zur Versiegelung von Mikrostrukturen enthaltenden Bauelementen
US6593651B1 (en) * 2002-01-30 2003-07-15 Endevco Corporation Terminals for multi-layer devices
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
EP1351288B1 (de) * 2002-04-05 2015-10-28 STMicroelectronics Srl Verfahren zur Herstellung einer isolierten Durchkontaktierung durch einen Halbleiterkörper und zugehöriges Halbleiterbauelement
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
EP1375416B1 (de) 2002-06-20 2007-10-24 STMicroelectronics S.r.l. Mikroelektromechanisches Bauelement, insbesondere Mikroaktor für Festplatteneinheiten, und Verfahren zu dessen Herstellung
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
US7317232B2 (en) * 2002-10-22 2008-01-08 Cabot Microelectronics Corporation MEM switching device
US6835589B2 (en) * 2002-11-14 2004-12-28 International Business Machines Corporation Three-dimensional integrated CMOS-MEMS device and process for making the same
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
AU2003297542A1 (en) 2002-12-31 2004-07-29 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
ITTO20030269A1 (it) 2003-04-08 2004-10-09 St Microelectronics Srl Procedimento per la fabbricazione di un dispositivo
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7397968B2 (en) * 2003-10-29 2008-07-08 Hewlett-Packard Development Company, L.P. System and method for tone composition
US7034393B2 (en) * 2003-12-15 2006-04-25 Analog Devices, Inc. Semiconductor assembly with conductive rim and method of producing the same
US20050170609A1 (en) * 2003-12-15 2005-08-04 Alie Susan A. Conductive bond for through-wafer interconnect
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
US7608534B2 (en) * 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
EP1707931B1 (de) * 2005-03-31 2013-03-27 STMicroelectronics Srl Analoge Dateneingabevorrichtung versehen mit einem mikroelektromechanischem Drucksensor
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
CN101223633A (zh) 2005-05-18 2008-07-16 科隆科技公司 穿过晶片的互连
JP4885211B2 (ja) 2005-05-18 2012-02-29 コロ テクノロジーズ インコーポレイテッド 微細電子機械変換器
WO2006134580A2 (en) 2005-06-17 2006-12-21 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an insulation extension
EP1762925B1 (de) 2005-09-09 2016-12-21 STMicroelectronics Srl Analoge Eingabevorrichtung mit integriertem Druckaufnehmer und elektronisches Gerät ausgestattet mit einer solchen Eingabevorrichtung.
EP2202791B1 (de) 2005-11-16 2016-01-27 STMicroelectronics Srl Herstellungsprozess für "deep through vias" in einem Halbleiterbauelement
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
JP5011820B2 (ja) * 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
EP1873822A1 (de) * 2006-06-27 2008-01-02 STMicroelectronics S.r.l. Vorder-Rückkontakte von elektrischen Vorrichtungen mit induzierten Defekten zur Erhöhung der Leitfähigkeit.
KR100761468B1 (ko) * 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2008073818A (ja) * 2006-09-22 2008-04-03 Murata Mfg Co Ltd 電子部品および複合電子部品
US20080087979A1 (en) * 2006-10-13 2008-04-17 Analog Devices, Inc. Integrated Circuit with Back Side Conductive Paths
US8100012B2 (en) * 2007-01-11 2012-01-24 Analog Devices, Inc. MEMS sensor with cap electrode
WO2008136316A1 (ja) * 2007-04-26 2008-11-13 Alps Electric Co., Ltd. 積層基板構造体及びその製造方法
DE102009030958B4 (de) * 2008-07-23 2014-01-23 Infineon Technologies Ag Halbleiteranordnung mit einem Verbindungselement und Verfahren zur Herstellung einer solchen
US7943411B2 (en) * 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
JP4766143B2 (ja) * 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
CN102160185B (zh) * 2008-09-22 2013-04-03 阿尔卑斯电气株式会社 Mems传感器
FR2938970A1 (fr) * 2008-11-26 2010-05-28 St Microelectronics Rousset Procede pour empiler et interconnecter des circuits integres
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
US8322022B1 (en) 2010-06-28 2012-12-04 Western Digital (Fremont), Llc Method for providing an energy assisted magnetic recording head in a wafer packaging configuration
FR2964793B1 (fr) * 2010-09-09 2014-04-11 Ipdia Dispositif d'interposition
US8220140B1 (en) 2010-09-13 2012-07-17 Western Digital (Fremont), Llc System for performing bonding a first substrate to a second substrate
US8673756B2 (en) * 2011-04-14 2014-03-18 Robert Bosch Gmbh Out-of-plane spacer defined electrode
US9409763B2 (en) 2012-04-04 2016-08-09 Infineon Technologies Ag MEMS device and method of making a MEMS device
US9556016B2 (en) 2012-08-20 2017-01-31 Robert Bosch Gmbh Capacitive MEMS sensor and method
US10183857B2 (en) 2012-08-21 2019-01-22 Robert Bosch Gmbh MEMS pressure sensor with multiple membrane electrodes
US9469522B2 (en) 2013-03-15 2016-10-18 Robert Bosch Gmbh Epi-poly etch stop for out of plane spacer defined electrode
US10549982B2 (en) 2016-02-15 2020-02-04 Stmicroelectronics S.R.L. Pressure sensor encapsulated in elastomeric material, and system including the pressure sensor
FR3058830B1 (fr) 2016-11-14 2018-11-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation collective d’une pluralite de puces optoelectroniques
IT201900000917A1 (it) * 2019-01-22 2020-07-22 St Microelectronics Srl Metodo di fabbricazione di un componente integrato con occupazione spaziale migliorata, e componente integrato
WO2023195132A1 (ja) * 2022-04-07 2023-10-12 富士通株式会社 電子装置、電子システム及び電子装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239312A (en) * 1978-11-29 1980-12-16 Hughes Aircraft Company Parallel interconnect for planar arrays
US4660066A (en) * 1982-09-08 1987-04-21 Texas Instruments Incorporated Structure for packaging focal plane imagers and signal processing circuits
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041721B4 (de) * 2008-08-29 2018-11-15 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauteils
DE102009015306A1 (de) * 2009-03-27 2010-10-07 Austriamicrosystems Ag Verfahren zur Herstellung von MEMS-Bauelementen und Ausgangsmaterial für das Verfahren
DE102009015306B4 (de) * 2009-03-27 2012-02-23 Austriamicrosystems Ag Verfahren zur Herstellung von MEMS-Bauelementen
DE112013004119B4 (de) 2012-08-21 2024-09-19 Ando Feyh System und verfahren zum ausbilden einer vergrabenen unteren elektrode in verbindung mit einer verkapselten mems-vorrichtung

Also Published As

Publication number Publication date
JP2002076269A (ja) 2002-03-15
EP1151962A1 (de) 2001-11-07
JP4970662B2 (ja) 2012-07-11
US20010038148A1 (en) 2001-11-08
DE60035179D1 (de) 2007-07-26
EP1151962B1 (de) 2007-06-13
US6498053B2 (en) 2002-12-24
US6504253B2 (en) 2003-01-07
US20020135062A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE60035179T2 (de) Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
DE69624645T2 (de) Verfahren zum Herstellen einer monolithischen Halbleiteranordnung mit integrierten mikrogefertigten Oberflächenstrukturen
DE102010039057B4 (de) Sensormodul
DE69222448T2 (de) Backfilling Verfahren zum Herstellen einer Mikrostruktur mit Membran
EP1846319B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
EP1866236B1 (de) Mikromechanisches bauteil sowie verfahren zur herstellung eines mikromechanischen bauteils
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE69216672T2 (de) Gegen Überlast geschützter Differenzdrucksensor und Verfahren zu seiner Herstellung
EP1274647B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
EP1274648B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
DE102010041101B4 (de) Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung
DE102004061796A1 (de) Mikromechanisches kapazitives Sensorelement
EP1144976B1 (de) Verfahren zum erzeugen einer mikromechanischen struktur für ein mikro-elektromechanisches element
WO2018069028A1 (de) Mikromechanischer sensor mit stressentkopplungsstruktur
EP2307308B1 (de) Verfahren zum verkappen eines mems-wafers
DE102012213313B4 (de) Mikromechanische Struktur
EP3526158B1 (de) Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors
DE102006007729A1 (de) Verfahren zur Herstellung eines MEMS-Substrats, entsprechendes MEMS-Substrat und MEMS-Prozess unter Verwendung des MEMS-Substrats
WO2018162188A1 (de) Verfahren zum herstellen einer mems-einrichtung für einen mikromechanischen drucksensor
DE102010029760B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
DE102018211280B4 (de) MEMS-Sensor und Verfahren zur Herstellung eines MEMS-Sensors
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE10231730B4 (de) Mikrostrukturbauelement
DE10348908B4 (de) Verfahren zur Herstellung eines Mikrosystems mit integrierter Schaltung und mikromechanischem Bauteil
DE19710324A1 (de) Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelemente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition