-
Die vorliegende Erfindung betrifft eine verbesserte Herstellung mikroelektromechanischer Systeme (MEMS).
-
Mikroelektromechanische Systeme umfassen eine integrierte elektronische Schaltung und ein mikromechanisches Bauelement, das bei Anwendung von Siliziumprozesstechnik üblicherweise in Polysilizium oder in kristallinem Silizium ausgebildet wird. Das mikromechanische Bauelement wird durch Strukturieren einer zunächst ganzflächigen Schicht des betreffenden Materials mittels eines Ätzprozesses hergestellt. Um die Grenzen der Ätzung genau festzulegen oder um eine möglichst homogene Ätztiefe zu erzielen, wird vielfach eine Ätzstoppschicht aus einem Material eingesetzt, das den Ätzprozess stoppt oder zumindest derart verlangsamt, dass die vorgesehenen Abmessungen des ausgeätzten Bereiches leicht eingehalten werden können. Beim Ätzen von Silizium, in kristalliner oder in polykristalliner Form, ist Siliziumdioxid als Ätzstoppschicht geeignet, wenn zum Beispiel das Verfahren des tiefen reaktiven Ionenätzens (DRIE, deep reactive ion etching) eingesetzt wird.
-
In der
US 6 887 391 B1 ist ein Verfahren zum Herstellen von MEMS-Bauelementen beschrieben, bei dem in einer zu ätzenden Schicht Gräben hergestellt werden, die mit einem Ätzstoppmaterial gefüllt werden. Bereiche zwischen den Gräben werden ausgeätzt, so dass das Ätzstoppmaterial Wände der ausgeätzten Öffnungen bildet.
-
In der
US 2007/0281381 A1 ist ein Verfahren zum Versiegeln und rückseitigen Freiätzen mikroelektromechanischer Systeme beschrieben, bei dem mikromechanische Elemente oberseitig und seitlich mit einem ätzresistenten Material verkapselt werden, das mittels LPCVD (low-pressure chemical vapor deposition) aufgebracht werden kann. Siliziumnitrid und Polysilizium sind als ätzresistent gegenüber HF als Ätzmittel angegeben.
-
In der
DE 10 2005 007 540 A1 ist ein Verfahren zur Herstellung eines mikromechanischen Membransensors beschrieben, bei dem auf einem Siliziumwafer eine Schutzschicht aus Oxid durch Abscheidung oder thermische Oxidation erzeugt und mit Öffnungen versehen wird. Auf die Schutzschicht und in die Öffnungen wird eine erste Membranschicht aufgebracht, die dann durch das Ätzen von Gräben strukturiert wird.
-
In der
DE 600 35 179 T2 ist ein Verfahren zur Herstellung einer Verbindungsstruktur zwischen Halbleiterkörpern beschrieben, bei dem eine SiO
2-Schicht auf ein Substrat aufgebracht und mit Öffnungen versehen wird. Eine polykristalline Keimschicht wird darauf abgeschieden und eine polykristalline Silizium-Epitaxial-Schicht aufgewachsen.
-
In der
DE 10 2005 004 877 A1 ist ein Verfahren zur Herstellung eines mikromechanischen Bauelementes beschrieben, bei dem auf einem Siliziumwafer eine Siliziumoxidschicht hergestellt und mit Maskenöffnungen versehen wird. Eine Startpolysiliziumschicht und eine epitaktische Polysiliziumschicht werden aufgebracht. Die Siliziumoxidschicht wird als vergrabene Maskenschicht bei einem späteren Ätzen von Perforationsöffnungen verwendet. Das Ätzen einer rückseitigen Kaverne stoppt auf den verbliebenen Anteilen der Siliziumoxidschicht.
-
Als Ätzstoppschicht ist auch die zwischen Siliziumschichten eines SOI-Substrates angeordnete Isolationsschicht geeignet. Die Isolationsschicht ist üblicherweise Siliziumdioxid und trennt eine dünne kristalline so genannte Body-Siliziumschicht, die zum Beispiel zur Integration elektronischer Bauelemente verwendet wird, von einer wesentlich dickeren so genannten Bulk-Siliziumschicht. In der Body-Siliziumschicht können auch mikromechanische Elemente ausgebildet werden. Hierzu werden Anteile der Body-Siliziumschicht durch Ätzen mittels einer Maske entfernt, wobei die Isolationsschicht als Ätzstoppschicht verwendet werden kann. Nachteilig bei diesem Verfahren sind die hohen Kosten, die bei Verwendung handelsüblicher SOI-Substrate entstehen.
-
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von MEMS-Bauelementen durch Ätzen einer Schicht anzugeben, mit dem eine homogene Ätztiefe erreicht wird.
-
Diese Aufgabe wird mit dem Verfahren zur Herstellung von MEMS-Bauelementen mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
-
Bei dem Verfahren wird auf einer Oberseite eines Wafers aus Halbleitermaterial eine perforierte Schicht hergestellt, in deren Öffnungen die Oberseite des Wafers frei liegt. Die Öffnungen sind derart dimensioniert, dass ein epitaktisches Aufwachsen von Halbleitermaterial auf der Oberseite des Wafers möglich ist und die perforierte Schicht gleichzeitig eine ausreichende Fläche einnimmt, um als Ätzstoppschicht verwendet werden zu können. Zu diesem Zweck wird die perforierte Schicht aus einem Material hergestellt, das bezüglich eines vorgesehenen Ätzmittels eine Ätzstoppschicht bildet. Wenn der Wafer Silizium ist, kann die perforierte Schicht Siliziumdioxid sein. Bei Ausgestaltungen des Verfahrens werden die Öffnungen der perforierten Schicht so dimensioniert, dass der Quotient aus der in den Öffnungen frei liegenden Fläche der Oberseite des Wafers und der von der perforierten Schicht bedeckten Fläche der Oberseite des Wafers zwischen 0,4 und 1,0 ist. Bei bevorzugten Ausgestaltungen liegt dieser Quotient zwischen 0,45 und 0,7. Die Öffnungen können vorzugsweise gleichmäßig, insbesondere entsprechend einem Raster, in der perforierten Schicht verteilt sein.
-
Die perforierte Schicht kann zum Beispiel hergestellt werden, indem zunächst eine ganzflächige Schicht auf die Oberseite des Wafers aufgebracht wird und dann mit Öffnungen versehen wird. Falls ein Siliziumoxid, insbesondere Siliziumdioxid, als Material der perforierten Schicht vorgesehen ist, kann die Oxidschicht durch thermische Oxidation der Oberseite eines Wafers aus Silizium hergestellt werden oder durch Aufbringen einer Oxidschicht, vorzugsweise mittels PECVD (plasma-enhanced chemical vapor deposition). Die Öffnungen werden dann mittels einer Maske, vorzugsweise einer Lackmaske, in die Oxidschicht geätzt. Statt dessen kann die perforierte Schicht auch durch eine Anwendung des bekannten LOCOS-Prozesses (local oxidation of silicon) hergestellt werden. Dabei wird die perforierte Schicht durch eine nur lokale Oxidation der Oberseite eines Wafers aus Silizium unmittelbar in der vorgesehenen Struktur hergestellt.
-
Auf der Oberseite des Wafers und über der perforierten Schicht wird eine Epitaxieschicht aufgewachsen, die die perforierte Schicht überdeckt und wegen des hinreichend großen Anteils an überwachsener Waferfläche eine ausreichend gute Kristallstruktur aufweist. Ein Anteil des Wafers oder ein Anteil der Epitaxieschicht kann dann mit dem Ätzmittel entfernt werden, um eine für ein MEMS-Bauelement vorgesehene Struktur herzustellen, wobei die perforierte Schicht als Ätzstoppschicht verwendet wird. Der Ätzprozess kann zum Beispiel ein üblicher DRIE-Prozess sein, der auch als Bosch-Prozess bezeichnet wird.
-
Wegen der mit dem Verfahren verbundenen Vorteile ist ein bevorzugtes Ausgangsmaterial zur Herstellung von MEMS-Bauelementen ein Wafer aus Halbleitermaterial, bei dem auf einer Oberseite eine Epitaxieschicht vorhanden ist und zwischen dem Wafer und der Epitaxieschicht eine perforierte Schicht angeordnet ist. Die Öffnungen der perforierten Schicht sind vorzugsweise so dimensioniert, dass der Quotient aus der in den Öffnungen von der Epitaxieschicht bedeckten Fläche der Oberseite des Wafers und der von der perforierten Schicht bedeckten Fläche der Oberseite des Wafers zwischen 0,4 und 1,0, besonders bevorzugt zwischen 0,45 und 0,7 ist.
-
Es folgt eine genauere Beschreibung von Beispielen des Verfahrens zur Herstellung von MEMS-Bauelementen und des zur Herstellung von MEMS-Bauelementen vorgesehenen Ausgangsmaterials anhand der beigefügten Figuren.
-
Die 1 zeigt einen Ausschnitt eines Querschnitts durch ein Zwischenprodukt des Verfahrens nach dem Herstellen einer perforierten Oxidschicht.
-
Die 2 zeigt einen Ausschnitt einer Draufsicht auf das Zwischenprodukt gemäß der 1.
-
Die 3 zeigt einen Ausschnitt eines Querschnitts durch ein Zwischenprodukt einer Ausgestaltung des Verfahrens nach dem Herstellen einer Epitaxieschicht und einem Ätzprozess.
-
Die 4 zeigt einen Ausschnitt eines Querschnitts durch ein Zwischenprodukt einer weiteren Ausgestaltung des Verfahrens nach dem Herstellen einer Epitaxieschicht und einem Ätzprozess.
-
Die 5 zeigt einen Querschnitt durch ein Ausgangsmaterial für das Verfahren.
-
Die 1 zeigt einen Ausschnitt eines Querschnitts durch einen Wafer 1, der zum Beispiel Silizium ist, auf dessen Oberseite eine perforierte Schicht 2, zum Beispiel aus Siliziumdioxid, hergestellt ist. Eine perforierte Schicht 2 aus Siliziumoxid kann zum Beispiel wie bereits angegeben durch ganzflächige thermische Oxidation oder Abscheidung mittels PECVD und anschließendes Strukturieren mittels einer Lackmaske oder durch LOCOS hergestellt werden. Mit einem LOCOS-Prozess zum Beispiel kann eine perforierte Siliziumdioxidschicht in einer typischen Dicke von 0,25 μm bis 0,55 μm hergestellt werden. Die von der perforierten Schicht 2 bedeckte Fläche der betreffenden Oberseite des Wafers 1 nimmt einen Anteil an der gesamten Fläche dieser Oberseite des Wafers 1 von zum Beispiel typisch 60% oder zum Beispiel etwa zwei Dritteln ein. Bei bevorzugten Ausgestaltungen liegt der Quotient aus der in den Öffnungen 3 der perforierten Schicht 2 frei liegenden Fläche der Oberseite des Wafers 1 und der von der perforierten Schicht 2 bedeckten Fläche der Oberseite des Wafers 1 zwischen 0,4 (entsprechend ungefähr 71% Bedeckung der Oberseite des Wafers durch die perforierte Schicht) und 1,0 (entsprechend 50% Bedeckung), besonders bevorzugt zwischen 0,45 (entsprechend ungefähr 69% Bedeckung) und 0,7 (entsprechend ungefähr 59% Bedeckung). Dieser Quotient wird so gewählt, dass die in den Öffnungen 3 frei liegende Fläche der Oberseite des Wafers 1 im Hinblick auf möglichst gute Wachstumsbedingungen für die nachfolgende Epitaxie ausreichend groß ist. Andererseits sollen die Öffnungen 3 nicht zu groß dimensioniert werden, da die perforierte Schicht 2 als Ätzstoppschicht vorgesehen ist und folglich eine möglichst große Fläche einnehmen soll.
-
Die 2 zeigt einen Ausschnitt einer Draufsicht auf das Zwischenprodukt gemäß der 1. Die Position des in der 1 dargestellten Schnitts ist in der 2 markiert. In einem typischen Beispiel besitzen die Öffnungen 3 der perforierten Schicht 2 jeweils die Abmessungen 1,2 μm mal 2,4 μm. Die Öffnungen 3 werden vorzugsweise in derselben Größe und in gleichmäßigen Abständen voneinander hergestellt und können insbesondere auf einem Raster, in dem Beispiel der 2 auf einem Rechteckraster, angeordnet werden. Die von den Öffnungen 3 eingenommene Fläche ist in dem Beispiel der 2 etwa ein Drittel der Gesamtfläche, entsprechend einem Wert von 0,5 des oben bezeichneten Quotienten.
-
Die 3 zeigt einen Querschnitt gemäß der 1, nachdem eine Epitaxieschicht 4 auf der Oberseite des Wafers 1 aufgewachsen worden ist. In dem Beispiel eines Wafers 1 aus Silizium ist die Epitaxieschicht 4 eine Siliziumschicht einer typischen Dicke von zum Beispiel etwa 20 μm. Die Epitaxieschicht 4 kann nach dem Aufwachsen gegebenenfalls nach Bedarf durch mechanisches Polieren oder auch mittels CMP (chemical mechanical polishing) geglättet werden. Bei dem in der 3 dargestellten Ausführungsbeispiel ist unter Verwendung einer Maske 5 eine Ätzoffnung 6 in der von der Epitaxieschicht 4 abgewandten Rückseite des Wafers 1 hergestellt worden, was zum Beispiel mittels DRIE geschehen kann. Auf diese Weise ist eine Membran 7 in der Epitaxieschicht 4 ausgebildet worden, die insbesondere für einen Drucksensor oder dergleichen verwendet werden kann. Beim Ätzen der Ätzöffnung 6 wird die perforierte Schicht 2 als Ätzstoppschicht verwendet. Dabei wird dem Umstand Rechnung getragen, dass die perforierte Schicht 2 Öffnungen aufweist. Daher wird bei der Durchführung des Ätzprozesses behutsam vorgegangen, um ein Unterätzen der Ätzstoppschicht, d. h., ein Ätzen bis in die auf der perforierten Schicht 2 angeordneten Bereiche der Epitaxieschicht 4 hinein zu vermeiden. Zu diesem Zweck wird insbesondere die Ätzrate geeignet eingestellt, wobei berücksichtigt wird, dass die Ätzrate auch von den Abmessungen der geätzten Öffnung abhängt. Bei Erreichen der Öffnungen der perforierten Schicht, die kleiner sind als die zu ätzende Öffnung, nimmt daher die Ätzrate ab. Die zu ätzende Öffnung kann anfänglich mit hoher Ätzrate geätzt werden, bis die Ätzstoppschicht fast erreicht ist, was mittels der Ätzzeit kontrolliert werden kann. Die Parameter des Ätzprozesses können dann so geändert werden, dass die Relation aus der Menge des während des Ätzprozesses pro Zeiteinheit entfernten Materiales und der Menge des in derselben Zeiteinheit auf den Wänden der Ätzöffnung abgeschiedenen Materials eine gegenüber der anfänglichen Ätzrate deutlich verringerte Ätzrate ergibt. Auf diese Weise kann ein unerwünschtes Unterätzen der Ätzstoppschicht vermieden werden. In der 3 ist mit den in den Öffnungen der perforierten Schicht 2 im Bereich der Ätzöffnung 6 gewölbten unteren Begrenzungen der Epitaxieschicht 4 ein leichtes Anätzen der Epitaxieschicht 4 angedeutet. In der Epitaxieschicht 4 können elektronische Bauelemente, insbesondere Komponenten einer für das MEMS-Bauelement vorgesehenen integrierten Schaltung, zum Beispiel einer CMOS-Schaltung, hergestellt werden.
-
Die 4 zeigt einen Querschnitt gemäß der 1 für ein weiteres Ausführungsbeispiel, bei dem nach dem Aufwachsen der Epitaxieschicht 4 nicht der Wafer 1 ausgeätzt wird, sondern die Epitaxieschicht 4 zu einer für das MEMS-Bauelement vorgesehenen Struktur eines mikromechanischen Bauelementes geätzt wird. Hierzu wird auf die Oberseite der Epitaxieschicht 4, gegebenenfalls nach einem Planarisierungsschritt mittels CMP, eine Maske 8 aufgebracht. Beim Ätzen der Ätzöffnungen 9 wird auch hier die perforierte Schicht 2 als Ätzstoppschicht verwendet. Es wird dabei möglichst wenig durch die Öffnungen der perforierten Schicht 2 hindurch in den Wafer 1 hinein geätzt. In der 4 ist mit den in den Öffnungen der perforierten Schicht 2 im Bereich der Ätzöffnungen 9 gewölbten oberen Begrenzungen des Wafers 1 ein leichtes Anätzen des Wafers 1 angedeutet. In der Epitaxieschicht 4 können elektronische Bauelemente, insbesondere Komponenten einer für das MEMS-Bauelement vorgesehenen integrierten Schaltung, zum Beispiel einer CMOS-Schaltung, hergestellt werden.
-
Die 5 zeigt einen Querschnitt durch ein Ausgangsmaterial gemäß der Erfindung. Der Wafer 1 ist mit einer dünnen perforierten Schicht 2 und einer Epitaxieschicht 4 versehen. Die Epitaxieschicht 4 ist in den Öffnungen 3 der perforierten Schicht 2 direkt auf dem Wafer 1 aufgewachsen. Die Öffnungen 3 sind ausreichend klein, um eine Verwendung der perforierten Schicht 2 als Ätzstoppschicht zu gestatten. Der Wafer 1 und die Epitaxieschicht 4 können insbesondere Silizium sein, und die perforierte Schicht ist in diesem Fall vorzugsweise ein Siliziumoxid, insbesondere SiO2. Die Epitaxieschicht 4 kann entsprechend der Body-Siliziumschicht eines SOI-Substrates für elektronische Bauelemente verwendet werden.
-
Abgesehen von der Einsparung handelsüblicher SOI-Substrate hat diese Erfindung den Vorteil, dass die Verbindung zwischen dem Wafer und der Epitaxieschicht besser ist als zwischen der Bulk-Siliziumschicht und der Body-Siliziumschicht eines SOI-Substrates, so dass eine größere mechanische Stabilität erreicht wird. Hohlräume, die oftmals in gebondeten Substraten auftreten, können bei dem erfindungsgemäßen Ausgangsmaterial vermieden werden.
-
Bezugszeichenliste
-
- 1
- Wafer
- 2
- perforierte Schicht
- 3
- Öffnung
- 4
- Epitaxieschicht
- 5
- Maske
- 6
- Ätzöffnung
- 7
- Membran
- 8
- Maske
- 9
- Ätzöffnung
