JP4970662B2 - 半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法 - Google Patents
半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法 Download PDFInfo
- Publication number
- JP4970662B2 JP4970662B2 JP2001132199A JP2001132199A JP4970662B2 JP 4970662 B2 JP4970662 B2 JP 4970662B2 JP 2001132199 A JP2001132199 A JP 2001132199A JP 2001132199 A JP2001132199 A JP 2001132199A JP 4970662 B2 JP4970662 B2 JP 4970662B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- wafer
- electrical connection
- plug
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法に関する。
特に、本発明は、マイクロメカニクス構造（micromechanical structure）を内蔵する第２のシリコンウエハおよび／または外部に対し電子部品を内蔵する第１のシリコンウエハを電気的に接続するために使用可能である。同様に、本発明は、第２のウエハが支持する第３の本体に対して、第１のウエハを電気的接続するため並びに第１のウエハが保護構造によってカバーされて直接アクセスできない場合に、第１のウエハを外部に接続するためにも使用可能である。特定の利用分野の一例は、マイクロエレクトロメカニクス構造の状態（例えば、マイクロアクチュエータの位置）を定義づけるパラメータを制御するための回路を内蔵する第１のウエハ、マイクロエレクトロメカニクス構造を内蔵する第２のウエハ、および、マイクロエレクトロメカニクス構造を保護するためのキャップを形成する第３のウエハを内含するマイクロエレクトロメカニクス構造に代表される。
【０００２】
【従来の技術】
２つの半導体材料本体を機械的に接続するための様々な技術が知られている（例えば、Martin A. Schmidt, "Wafer-to-Wafer Bonding for Microstructure Formation（マイクロ構造形成のためのウエハ間のボンディング)", IEEE, Vol. 86, No. 8, August 1998を参照）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術は、２つまたは３つのウエハに機械的な接続に加えて電気的に接続したり、または、ウエハのうちの１つのカバーされた部品を電気的にアクセスすることを可能にするものではない。
本発明の目的は、異なる基板上に作られた半導体材料本体が重ねて置かれ且つ一緒におよび外部に対して機械的および電気的に接続されることを可能にする接続構造を提供することにある。
【０００４】
【課題を解決するための手段】
本発明の第１の形態によれば、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を接続するための電気的接続構造であって、前記第２の本体の一部分を通って延び、該第２の本体の単結晶半導体材料で作られた少なくとも１つのプラグ領域、前記プラグ領域の側方をとり囲む少なくとも１つの絶縁領域、および、前記第１の本体と前記第２の本体の間に配置され、前記プラグ領域および前記第１の本体の導電性領域と電気的接触状態にある導電性材料の少なくとも１つの第１の電気機械的接続領域を特徴とする電気的接続構造が提供される。
【０００５】
本発明の第２の形態によれば、半導体材料の第１の本体、該第１の本体上に配置された半導体材料の第２の本体および電気的接続構造を備える複合構造であって、前記電気的接続構造は、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を接続するためのものであり、前記第２の本体の一部分を通って延び、該第２の本体の単結晶半導体材料で作られた少なくとも１つのプラグ領域、前記プラグ領域の側方をとり囲む少なくとも１つの絶縁領域、および、前記第１の本体と前記第２の本体の間に配置され、前記プラグ領域および前記第１の本体の導電性領域と電気的接触状態にある導電性材料の少なくとも１つの第１の電気機械的接続領域を特徴とするように形成されていることを特徴とする複合構造が提供される。
【０００６】
本発明の第３の形態によれば、複合構造の製造方法であって、半導体材料の第１のウエハを通って延びる絶縁領域により囲まれ、該第１のウエハの単結晶半導体材料で作られた少なくとも１つのプラグ領域を形成する段階、半導体材料の第２のウエハ上に、導電性材料より成る前記プラグ領域と整合される少なくとも１つの電気機械的接続領域を形成する段階、前記第１のウエハおよび前記第２のウエハを密接させ、前記プラグ領域を前記電気機械的接続と接触させる段階、および、前記電気機械的接続領域を通して前記第１のウエハおよび前記第２のウエハを固定する段階を特徴とする製造方法が提供される。
【０００７】
【発明の実施の形態】
本発明をより良く理解するため、添付図面を参照しながら、制限的意味のない例を提供することのみを目的として、その好ましい実施例についてここで記述する。
図１〜図８は、制御および検知回路およびマイクロエレクトロメカニクスセンサー、例えば、加速度計センサーを内含するマイクロエレクトロメカニクスシステムを製造するための方法の第１実施例を示す。
【０００８】
まず、図１では、左半分および右半分の異なる部域を示すべく２つの平行な半平面に沿って切断され、典型的に、Ｐ++またはＮ++にドープされた単結晶シリコン（monocrystalline silicon）である半導体材料の第１のウエハ１が、マスキングされ且つエッチングされて第１の深いトレンチ２ａを形成している。例えば、第１のウエハ１は、５〜１５ｍΩ／ｃｍ、好ましくは、１０ｍΩ／ｃｍの導電率を有することができる。図２に示されているように、第１のトレンチ２ａは、閉鎖された形状をもち、以下でより明確に説明するように、貫通接続を形成するよう意図された単結晶シリコンプラグ領域３をとり囲んでいる。
【０００９】
その後、第１のトレンチ２ａは、完全に或いは部分的に、例えば、二酸化ケイ素といった絶縁材料６で充填される。このため、二酸化ケイ素層が被着または成長させられ、その後、第１のウエハ１における第１の表面７から除去されて図２に示された構造を提供する。
次に、図３では、第１のウエハは、単結晶シリコン基板１１並びに絶縁および／またはパッシベーション層１２を含む第２のウエハ１０にボンディングされる。特に、基板１１は、加速度計センサ８にバイアスをかけ、加速度計センサ８により生成された電気信号を検出し処理するための電子部品を形成する導電性および／または絶縁性領域を収納している。一例として、図３は、概略的にのみ示されている電子回路４０に属するＮ/Ｐ型の導電性領域１５および１６を示す。さらに、絶縁および／またはパッシベーション層１２は、金属領域１３，１８を収納しており、これらの領域は、その片端または両端で第２のウエハ１０の表面２２に面するパッド領域１９で終結している。
【００１０】
接続領域２３が、パッド領域１９の上面上で第２のウエハ１０の表面２２に具備されており、これは、低温で第１のウエハ１のシリコンと反応して金／シリコン共晶（gold/silicon eutectic）または金属シリサイド（metallic silicide）を形成することのできる金属でできている。典型的には、接続領域２３は、目的が共晶を得ることにある場合には金でできており、シリサイドを得ることが目的である場合には、パラジウム、チタンおよびニッケルを含むグループの中から選ばれる金属からできている。同様に、表面２２上には、ボンディング領域２４も設けられ、好ましくは、接続領域２３と同時に形成される。
【００１１】
第２のウエハ１０に第１のウエハ１をボンディングするためには、第１のウエハ１における第１の表面７が第２のウエハ１０に対面するような形で反転される。第１のウエハ１のプラグ領域３は、第２のウエハ１０の接続領域２３と接触させられ、その後、例えば、３５０〜４５０℃の低温での熱処理が３０〜４５分間実施され、第２のウエハ１０における接続領域２３の金属がプラグ領域３のシリコンと反応し、第１および第２のウエハ１，１０をボンディングする金属シリサイドを形成するようになっている。それにより、図３に示されているように、２重ウエハ２５が得られる。
【００１２】
その後、図４において、第１のウエハ１は、好ましくは、３０〜４０μｍの厚さを得るべく、例えば、研削により機械的に裏から薄くされる。第１のウエハ１は、このとき、第１の表面７と反対側に第２の表面２６を有する。
次に、図５において、金属層（例えば、アルミニウム層）が被着および構成されて、プラグ領域３の上に、このプラグ領域と直接電気的に接触した状態で延びる金属領域２７が形成される。
【００１３】
その後、第１のウエハ１は、加速度計センサ８を構成する第２のトレンチ２ｂを形成すべくマスキングされ、エッチングされる。特に、図６および７を見ればわかるように、第２のトレンチ２ｂは、ウエハ１の残りの部分からおよび互いから（回転子４を形成する可動領域）および（固定子５を形成する）固定領域を分離する。回転子４は、金属領域１３を通ってプラグ領域３に接続されたそれぞれの接続領域２３に対応する部域にセットされた固定バイアス領域３２に対して、（スプリング３１とも呼ばれる）弾性接続領域を通して接続されている。
【００１４】
次に、図８において、公知の手法により、接着性領域３６を通ってウエハ１にキャップエレメント３４が固定され、さらに、２重ウエハ２５が個々のダイに分割される。最後に、金属領域２７を、通常のワイヤボンディング技術を適用して接触させる。
それにより、接続領域２３は、単結晶シリコンウエハ１および１０の間の機械的接続および第２のウエハ１０の表面２２とプラグ領域３の間の電気的接続を確保する。一方、プラグ領域３は、第２のウエハ１０が上から接触され得るようにする。特に、一部のプラグ領域３は、前面から直接アクセスできない第２のウエハ１０を、費用のかかるプロセスを裏から実施する必要なく外部に接続できるようにする。さらに、図８の左半分に示されているように、この解決法は、第１のウエハ１内で形成された領域の外部への接続をも可能にする。ここで、回転子４は、第１の接続領域２３（バイアス領域３２の下側）、金属領域１３、第２の接続領域２３（プラグ領域３の下側）およびプラグ領域３を通して外部に接続される。プラグ領域３は、絶縁材料６そして場合によっては第１の深トレンチ２ａ内に存在する空気によって形成された絶縁領域により絶縁され、それにより、明白なことながら、電気的接続ライン３０を介してそれらに接続される領域を除いて、第１のウエハ１の残りの部分から電気的に絶縁されている。
【００１５】
図１〜図８の解決法では、加速度計センサの代りに圧力センサを形成させることができる。
図９〜図１１は、ハードディスク駆動機構の読取り／書込みヘッドのマイクロメータによる調節のためのユニットに関する本発明の第２実施例を示す。詳細に記すと、最初に、図１〜図４を参考にして前述したものと同じステップが実施される。第１のウエハ１を薄くした後、酸化物層３５が被着され、プラグ領域３で選択的に除去されて開口部２８を形成する。このとき、酸化物層３５およびウエハ１を通って第２のトレンチ２ｂが形成される。
【００１６】
その後、例えば、第２のトレンチ２ｂ内に入らないスティックホイル（stick foil）といった絶縁層３８が被着させられる。絶縁層は、開口部２８の上から除去され、金属層を被着させて構成することによって金属接続領域が形成される。特に、ここで示された例では、金属層は開口部２８を充填し、この開口部において接点２９を形成する。さらに、電気的接続ライン３０が形成され、最も右側にあるプラグ領域３の上に配置された接点２９から、回転子４の上に至るまで延びている。
【００１７】
その後、複合ウエハ２５はダイに分割され、絶縁層３８は酸素プラズマ内で除去され、スライダ４１と呼ばれるセラミクス本体がそれ自体既知の要領で回転子４にボンディングされる（図１１）。スライダ４１は、ハードディスク（図示せず）上でデータ読取り／書込みするための変換器４２を支持している。変換器４２は、スライダ４１の一方の側面上に直接形成され、その内の１つが図１１に見られる複数の接続領域４３を通して電気的に接触させられている。各々の接続領域４３は、変換器４２から、電気的接続ライン３０と電気的接触状態にあるパッド４４に至るまで延びている。
【００１８】
それにより、最も右側にあるプラグ領域３は、スライダ４１上の変換器４２と電気回路４０の間の電気的接続を可能とし、書込みすべきデータを変換器４２に伝送し変換器４２がピックアップした信号を処理することが可能となる。さらに、公知の手法により、電気回路４０は、回転子４の動き、ひいてはスライダ４１の動きを制御する。最終的に、中間プラグ領域（図示せず）を介した接続か、外部に対する電気回路４０の接続を、図８の右部分に例示されたものと類似のやり方で可能にする。
【００１９】
その結果、この場合も同様に、プラグ領域３は、第２のウエハ１０にあるアクセス不可能な領域とそれらの上に配置されたエレメント（ここでは、変換器４２）並びに外部との接続を可能にする。
図１２は、真空条件下に保つべき回路または構造の製造に関する第３実施例を示す。ここで示された例において、ウエハ１は、第１のトレンチ２ａを彫り、それらに絶縁材料６を充填することでプラグ領域３を形成した後、例えば、高周波用帯域通過タイプのフィルタ４８が予め作られている第２のウエハ１０にボンディングされている。第１のウエハ１は、接続領域２３を通してのみならず、第１のウエハ１と第２のウエハ１０の間に延び、且つ、フィルタ４８が形成されている部域並びにプラグ領域３を完全にとり囲む密封領域４９を通して、第２のウエハ１０にボンディグされている。この密封領域４９は、例えば、低融点ガラスを用いて作られ、閉鎖された形状をもつ。第１のウエハ１および第２のウエハ１０のボンディングが低圧環境内で実施される場合、フィルタ４８は真空カプセル化された状態にとどまる。
【００２０】
次に、第１のウエハ１は、上述のように薄くされ、２重ウエハ１，１０は、ダイに分割される。次に、ダイ５０は、回路５２を収納し以前に接続領域２３に類似した接続領域２３ａが具備されている第３のウエハ５１にボンディングされる。第１のウエハ１の薄くされた側面は、第３のウエハ５１に面し、プラグ領域３は、接続領域２３ａに整合されなくてはならない。
【００２１】
この場合、第１のウエハ１は、フィルタ４８を外部環境から保護および隔離され、それを真空条件下に維持することに加えて、第３のウエハ５１内に内蔵された回路５２とのその電気的接続を可能にする。さらに、ウエハレベルでフィルタ４８に接続された回路５２の電気的テストを実施することが可能である（ＥＷＳ−電気ウエハ分類テスト：ＥＷＳ−Electric Wafer Sort test）。
【００２２】
図１３〜図１６は、本発明の第４実施例を示す。図１３によれば、当初、第１のウエハ１は、第１のトレンチ７２ａを収容する基板５３を含み、第１のトレンチ７２ａは、プラグ領域３について図１を参照して記述されたものに類似した要領で第１のプラグ部分７３を絶縁するべく絶縁材料７６で充填されている。その後、例えば、二酸化ケイ素の犠牲層（sacrificial layer）５４が被着され、以下で記述するように上面上の構造との定着を行なうべき領域内で、第１のプラグ部分７３の上面上に開口部５５を形成するべくマスキングおよびエッチングを受ける。
【００２３】
その後（図１４）、犠牲層５４の上面で且つ開口部５５の中に多結晶シリコン種子層（polycrystalline silicon seed layer）が被着され、その後、多結晶シリコンエピタキシャル層５６が成長される。このようにして、エピタキシャル層５６は、開口部５５で基板５３と直接接触した状態にある。次に、エピタキシャル層５６の内部で、第３および第４のトレンチ６０ａ，６０ｂが彫られ、これらは犠牲層５４にまで達する。
【００２４】
特に、第３のトレンチ６０ａは、基板５３内で第１のプラグ部分７２と垂直方向に整合された第２のプラグ部分６２を区切り、第３のトレンチ６０ａは、望ましいマイクロメカニクス構造（図示された例では、例示されていないスプリングによって支持された状態にある回転子５８および固定子５９を含む回転タイプのマイクロアクチュエータ）を構成している。
【００２５】
その後、公知の手法で、犠牲層５４の一部分は、第４のトレンチ６０ｂを通って除去される。特に、犠牲層５４は、回転子５８の下側で除去されて空隙６３を形成し、それは実質的に固定子５９の下側にとどまる。犠牲層５４は、異なる幾何形状のため、第３のトレンチ６０ａを通してはきわめてわずかな程度でしか除去されない（マイクロメカニクス構造は、薄い領域および／または有孔領域により形成されており、犠牲層５４が実質的に除去されることを可能にしている。その代り、これは、第３のトレンチ６０ａを通しては行なわれない）。
【００２６】
図示されていない方法で、図１の第１のトレンチ２ａについて記述されたものと類似の方法で、第３のトレンチを少なくとも部分的に絶縁材料で充填することが可能である。
その後（図１５）、第１のウエハ１は逆転され、内側には既に回路４０の部品が形成され且つ上面には接続領域２３が既に作られている第２のウエハ１０に対してボンディングされる。この場合も同様に、第２のプラグ部分６２におけるエピタキシャル層５６のシリコンと接続領域２３の金属間の化学反応を可能にするため、低温熱処理が実施される。次に、第１のウエハ１の基板５３は、絶縁材料７６（または、少なくとも第１のトレンチ７２ａの底面）に達するまで薄くされ、酸化物層３５が被着され、開口部２８が酸化物層３５内に形成され、さらに、基板５３内の可動部分と固定部分を分離する第２のトレンチ７２ｂが作られる。
【００２７】
次に、図１０を参照して記述してきたように、絶縁層（スティックホイル）が被着させられ、選択的に除去され、電気的接点２９および電気的接続ライン３０が形成される。図１６では、電気的接続ライン３０は、回転子５８が定着させられた基板５３の部分（キャップ領域６７）を、最も左側にある第１のプラグ領域７３に対して接続し、それにより、キャップ領域６７、右側の第１のプラグ部分７３および左側の第２のプラグ部分６２を通して回路４０に回転子５８を電気的に接続することが可能となる。代わりに、図１６の右半分に示されているのは、第２のプラグ部分６２、第１のプラグ領域７３および右側の接続領域２３を通しての回路４０と外部の間の電気的接続である。
【００２８】
続いて、絶縁層は除去され、例えば、図１１のスライダ４１に類似したスライダといったような移動されるべき本体をギャップ領域６７に固定することができる。
それにより、図１３〜図１６内に示された解決法は、キャップ（キャップ領域６７）によって保護されたマイクロメカニクス構造５７を提供し、マイクロメカニクス構造５７および外部の両方に回路４０を容易に接続する。
【００２９】
図１７は、回転子５８が基板５３に定着されておらず、図７のバイアス領域３１，３２と類似したバイアス領域およびスプリング（図示せず）によって支持される図１６の構造の変形形態を示す。さらに、キャップ領域６７は固定され、第２のトレンチ７２ｂを有していない。回転子５８および固定子５９は、接続領域２３およびパッド領域１９を介して、第２のウエハ１０内に形成された金属領域１３，１８に接続される。金属領域１３は、図１３〜図１６を参照して記述されたものに類似した要領で第１のウエハ１内に形成されたプラグ領域６２，７３と整合されたさらなる接続領域２３を介して且つ接点２９を介して、外部に（図１７の左半分に示されているように）接続される。さらに、金属領域１８は、固定子５９に対する回路４０の接続そしてプラグ領域６２，７３および接点２９を介して図１７の右半分に示されているような外部への接続を可能にする。絶縁層８０が、第１のウエハ１の表面２６をカバーする。
【００３０】
図１８および図１９は、例えば、加速度計センサ８といったマイクロメカニクス構造がキャップにより保護され、プラグ領域を介してバイアスおよび検知回路に電気的に接続されている第６実施例を示す。
最初は（図１８）、第１のウエハは、以上の実施例とは対照的に、トレンチを形成するべくエッチングを受けていない基板５３を含む。基板５３上には、犠牲層５４が被着され構成され、開口部５５においてのみ除去される。次に、多結晶シリコン種子層が被着させられ、図１４を参考にして記述されたように、エピタキシャル層５６が成長させられる。
【００３１】
エピタキシャル層５６は、第２のプラグ部分６４を区切るため、第５のトレンチ６５ａを形成するべくエッチングを受ける。ここで、第５のトレンチ６５ａは、部分的に或いは完全に、絶縁材料６６で充填され、加速度計センサ８を構成するため第６のトレンチ６５ｂが形成され、犠牲層５４は、加速度計センサ８の回転子５８を自由にするべく第６のトレンチ６５ｂを通して部分的に除去される。図１〜図８に示されている実施例については、回転子５８はスプリング（図示せず）を介して固定部分により支持されている。
【００３２】
その後、第１のウエハ１は、第２のウエハ１０の表面２２上に既に形成された接続領域２３を用いて第２のウエハ１０にボンディングされている。次に、第１のウエハ１は、基板５３に望まれる厚みに至るまで研削することによって薄くされる。次に、基板５３は、回転子５８よりも大きいもののウエハ１、１０の切断後に得られる回路４０を収納するチップよりも小さい寸法のキャップ領域６７を形成するように選択的に除去される。このようにして、キャップ領域６７は、回転子５８を裏からカバーする（それを機械的に保護する）が、プラグ領域６４は自由な状態に残す。
【００３３】
最後に、この実施例では、エピタキシャル層５４のシリコンと直接接触する電気的接続ライン３０および接点２９が形成される。特に、図１９に示されている例においては、電気的接続ライン３０が、固定部分の内部に配置された領域（図示せず）を接続し、回転子５８、右側のプラグ領域６４、ひいては回路４０に電気的に接続される。右側のボールエンドワイヤ接続が、代って、外部への回路４０の接続を可能にしている。
【００３４】
加速度計センサ８が、例えば、運動中の空気との摩擦を低減させるべく低圧に保たれなくてはならない場合、加速度計センサ８の部域をとり囲む密封領域４９を備えることができ、さらに、図１２を参考にして既に記述した通り、真空条件下で第２のウエハ１０に第１のウエハ１をボンディングすることができる。
ここで記述した方法および構造の利点は、以上のことから明白である。特に、これらが、互いの上に配置された半導体材料特に単結晶シリコンの２つの本体の機械的接続を可能にする同時に外部に対する或いは上にある本体の中に作られた構造に対し（上にある本体によりカバーされた）下にある本体の中に形成された構造または回路の電気的接続をも可能にする、ということが強調される。そうでなければ、これらは、裏から複雑で費用のかかるプロセスを実施する必要なく、既に作られた構造および回路に損傷を与えることなく、マイクロエレクトロメカニクス構造を形成するため半導体材料のウエハの製造において一般に用いられる単一の製造ステップを適用して、上にある本体より上に配置された領域に対する下にある本体の電気的接続を可能にする。
【００３５】
ここで記述した解決法は、さらに、必要な場合、下にある本体および／または上にある本体のプリセットされた部域を外部環境から隔離して例えば、低圧環境内に繊細なエレメントを封入することおよび／または、製造中（例えば、半導体材料ウエハを切断する間）、その後の取扱い段階中、並びに、使用中、これらのエレメントを隔離しその汚染を防止することを可能にする。
【００３６】
最後に、本明細書で記述され例示された接続構造、複合構造および製造プロセスに対して、特許請求の範囲に定義されているような本発明の範囲内に全て入るような数多くの修正および変更を加えることができるということは明らかである。特に、この接続構造を、２つ以上の異なる基板内に集積された電子回路の接続およびマイクロエレクトロメカニクス構造に結びつけられたバイアス／制御／検知回路に対するさまざまな種類のマイクロエレクトロメカニクス構造の接続の両方のための広範囲の利用分野に使用できるということが強調される。本発明の接続構造は機械的／電気的な一般的考慮事項および必要条件に従って、数多くの基板を接続するために使用可能である。
【００３７】
【発明の効果】
以上、詳述したように、本発明によれば、異なる基板上に作られた半導体材料本体が重ねて置かれ且つ一緒におよび外部に対して機械的および電気的に接続されることを可能にする接続構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に従った２つの連続的製造段階における半導体材料ウエハを通る断面図である。
【図２】本発明の第１実施例に従った２つの連続的製造段階における半導体材料ウエハを通る断面図である。
【図３】第２の半導体材料ウエハに対するボンディング後の図２のウエハを通る断面図である。
【図４】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図５】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図６】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図７】図６のマルチウエハ構造の右半分を示す斜視図である。
【図８】最終製造段階における図６のマルチウエハ構造を示す断面図である。
【図９】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１０】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１１】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１２】本発明の第３実施例に従った３つの半導体材料基板から出発して形成された複合構造を示す断面図である。
【図１３】本発明の第４実施例に従った２つ連続的製造段階における半導体材料ウエハを示す断面図である。
【図１４】本発明の第４実施例に従った２つ連続的製造段階における半導体材料ウエハを示す断面図である。
【図１５】第２の半導体材料ウエハに対するボンディング後の図１４のウエハを示す断面図である。
【図１６】その後の製造段階において、図１５の２重ウエハから得られた複合構造を示す断面図である。
【図１７】本発明の第５実施例に従った複合ウエハを示す断面図である。
【図１８】２つの連続的製造段階における本発明の第６実施例に従った複合ウエハを示す断面図である。
【図１９】２つの連続的製造段階における本発明の第６実施例に従った複合ウエハを示す断面図である。
【符号の説明】
１…第２の本体（固定部分）
２ａ，６；６０ａ，７２ａ，７６；６５ａ，６６；５４，６３…絶縁領域
２ｂ…区切りトレンチ
３；７３，６２；６４…プラグ領域
４；５８…可動部分
５，３２；５６、５９，６８…固定部分
８；５７…マイクロエレクトロメカニクスデバイス
１０…第１の本体
１５〜１９；４０…導電性領域（電子回路）
２３…第１の電気機械的接続領域
２７；２９；２３ａ；４４…接触領域
３０…電気的接続ライン
４１；５１…第３の本体
５３…基板領域
５６…エピタキシャル領域
【発明の属する技術分野】
本発明は、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法に関する。
特に、本発明は、マイクロメカニクス構造（micromechanical structure）を内蔵する第２のシリコンウエハおよび／または外部に対し電子部品を内蔵する第１のシリコンウエハを電気的に接続するために使用可能である。同様に、本発明は、第２のウエハが支持する第３の本体に対して、第１のウエハを電気的接続するため並びに第１のウエハが保護構造によってカバーされて直接アクセスできない場合に、第１のウエハを外部に接続するためにも使用可能である。特定の利用分野の一例は、マイクロエレクトロメカニクス構造の状態（例えば、マイクロアクチュエータの位置）を定義づけるパラメータを制御するための回路を内蔵する第１のウエハ、マイクロエレクトロメカニクス構造を内蔵する第２のウエハ、および、マイクロエレクトロメカニクス構造を保護するためのキャップを形成する第３のウエハを内含するマイクロエレクトロメカニクス構造に代表される。
【０００２】
【従来の技術】
２つの半導体材料本体を機械的に接続するための様々な技術が知られている（例えば、Martin A. Schmidt, "Wafer-to-Wafer Bonding for Microstructure Formation（マイクロ構造形成のためのウエハ間のボンディング)", IEEE, Vol. 86, No. 8, August 1998を参照）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術は、２つまたは３つのウエハに機械的な接続に加えて電気的に接続したり、または、ウエハのうちの１つのカバーされた部品を電気的にアクセスすることを可能にするものではない。
本発明の目的は、異なる基板上に作られた半導体材料本体が重ねて置かれ且つ一緒におよび外部に対して機械的および電気的に接続されることを可能にする接続構造を提供することにある。
【０００４】
【課題を解決するための手段】
本発明の第１の形態によれば、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を接続するための電気的接続構造であって、前記第２の本体の一部分を通って延び、該第２の本体の単結晶半導体材料で作られた少なくとも１つのプラグ領域、前記プラグ領域の側方をとり囲む少なくとも１つの絶縁領域、および、前記第１の本体と前記第２の本体の間に配置され、前記プラグ領域および前記第１の本体の導電性領域と電気的接触状態にある導電性材料の少なくとも１つの第１の電気機械的接続領域を特徴とする電気的接続構造が提供される。
【０００５】
本発明の第２の形態によれば、半導体材料の第１の本体、該第１の本体上に配置された半導体材料の第２の本体および電気的接続構造を備える複合構造であって、前記電気的接続構造は、半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を接続するためのものであり、前記第２の本体の一部分を通って延び、該第２の本体の単結晶半導体材料で作られた少なくとも１つのプラグ領域、前記プラグ領域の側方をとり囲む少なくとも１つの絶縁領域、および、前記第１の本体と前記第２の本体の間に配置され、前記プラグ領域および前記第１の本体の導電性領域と電気的接触状態にある導電性材料の少なくとも１つの第１の電気機械的接続領域を特徴とするように形成されていることを特徴とする複合構造が提供される。
【０００６】
本発明の第３の形態によれば、複合構造の製造方法であって、半導体材料の第１のウエハを通って延びる絶縁領域により囲まれ、該第１のウエハの単結晶半導体材料で作られた少なくとも１つのプラグ領域を形成する段階、半導体材料の第２のウエハ上に、導電性材料より成る前記プラグ領域と整合される少なくとも１つの電気機械的接続領域を形成する段階、前記第１のウエハおよび前記第２のウエハを密接させ、前記プラグ領域を前記電気機械的接続と接触させる段階、および、前記電気機械的接続領域を通して前記第１のウエハおよび前記第２のウエハを固定する段階を特徴とする製造方法が提供される。
【０００７】
【発明の実施の形態】
本発明をより良く理解するため、添付図面を参照しながら、制限的意味のない例を提供することのみを目的として、その好ましい実施例についてここで記述する。
図１〜図８は、制御および検知回路およびマイクロエレクトロメカニクスセンサー、例えば、加速度計センサーを内含するマイクロエレクトロメカニクスシステムを製造するための方法の第１実施例を示す。
【０００８】
まず、図１では、左半分および右半分の異なる部域を示すべく２つの平行な半平面に沿って切断され、典型的に、Ｐ++またはＮ++にドープされた単結晶シリコン（monocrystalline silicon）である半導体材料の第１のウエハ１が、マスキングされ且つエッチングされて第１の深いトレンチ２ａを形成している。例えば、第１のウエハ１は、５〜１５ｍΩ／ｃｍ、好ましくは、１０ｍΩ／ｃｍの導電率を有することができる。図２に示されているように、第１のトレンチ２ａは、閉鎖された形状をもち、以下でより明確に説明するように、貫通接続を形成するよう意図された単結晶シリコンプラグ領域３をとり囲んでいる。
【０００９】
その後、第１のトレンチ２ａは、完全に或いは部分的に、例えば、二酸化ケイ素といった絶縁材料６で充填される。このため、二酸化ケイ素層が被着または成長させられ、その後、第１のウエハ１における第１の表面７から除去されて図２に示された構造を提供する。
次に、図３では、第１のウエハは、単結晶シリコン基板１１並びに絶縁および／またはパッシベーション層１２を含む第２のウエハ１０にボンディングされる。特に、基板１１は、加速度計センサ８にバイアスをかけ、加速度計センサ８により生成された電気信号を検出し処理するための電子部品を形成する導電性および／または絶縁性領域を収納している。一例として、図３は、概略的にのみ示されている電子回路４０に属するＮ/Ｐ型の導電性領域１５および１６を示す。さらに、絶縁および／またはパッシベーション層１２は、金属領域１３，１８を収納しており、これらの領域は、その片端または両端で第２のウエハ１０の表面２２に面するパッド領域１９で終結している。
【００１０】
接続領域２３が、パッド領域１９の上面上で第２のウエハ１０の表面２２に具備されており、これは、低温で第１のウエハ１のシリコンと反応して金／シリコン共晶（gold/silicon eutectic）または金属シリサイド（metallic silicide）を形成することのできる金属でできている。典型的には、接続領域２３は、目的が共晶を得ることにある場合には金でできており、シリサイドを得ることが目的である場合には、パラジウム、チタンおよびニッケルを含むグループの中から選ばれる金属からできている。同様に、表面２２上には、ボンディング領域２４も設けられ、好ましくは、接続領域２３と同時に形成される。
【００１１】
第２のウエハ１０に第１のウエハ１をボンディングするためには、第１のウエハ１における第１の表面７が第２のウエハ１０に対面するような形で反転される。第１のウエハ１のプラグ領域３は、第２のウエハ１０の接続領域２３と接触させられ、その後、例えば、３５０〜４５０℃の低温での熱処理が３０〜４５分間実施され、第２のウエハ１０における接続領域２３の金属がプラグ領域３のシリコンと反応し、第１および第２のウエハ１，１０をボンディングする金属シリサイドを形成するようになっている。それにより、図３に示されているように、２重ウエハ２５が得られる。
【００１２】
その後、図４において、第１のウエハ１は、好ましくは、３０〜４０μｍの厚さを得るべく、例えば、研削により機械的に裏から薄くされる。第１のウエハ１は、このとき、第１の表面７と反対側に第２の表面２６を有する。
次に、図５において、金属層（例えば、アルミニウム層）が被着および構成されて、プラグ領域３の上に、このプラグ領域と直接電気的に接触した状態で延びる金属領域２７が形成される。
【００１３】
その後、第１のウエハ１は、加速度計センサ８を構成する第２のトレンチ２ｂを形成すべくマスキングされ、エッチングされる。特に、図６および７を見ればわかるように、第２のトレンチ２ｂは、ウエハ１の残りの部分からおよび互いから（回転子４を形成する可動領域）および（固定子５を形成する）固定領域を分離する。回転子４は、金属領域１３を通ってプラグ領域３に接続されたそれぞれの接続領域２３に対応する部域にセットされた固定バイアス領域３２に対して、（スプリング３１とも呼ばれる）弾性接続領域を通して接続されている。
【００１４】
次に、図８において、公知の手法により、接着性領域３６を通ってウエハ１にキャップエレメント３４が固定され、さらに、２重ウエハ２５が個々のダイに分割される。最後に、金属領域２７を、通常のワイヤボンディング技術を適用して接触させる。
それにより、接続領域２３は、単結晶シリコンウエハ１および１０の間の機械的接続および第２のウエハ１０の表面２２とプラグ領域３の間の電気的接続を確保する。一方、プラグ領域３は、第２のウエハ１０が上から接触され得るようにする。特に、一部のプラグ領域３は、前面から直接アクセスできない第２のウエハ１０を、費用のかかるプロセスを裏から実施する必要なく外部に接続できるようにする。さらに、図８の左半分に示されているように、この解決法は、第１のウエハ１内で形成された領域の外部への接続をも可能にする。ここで、回転子４は、第１の接続領域２３（バイアス領域３２の下側）、金属領域１３、第２の接続領域２３（プラグ領域３の下側）およびプラグ領域３を通して外部に接続される。プラグ領域３は、絶縁材料６そして場合によっては第１の深トレンチ２ａ内に存在する空気によって形成された絶縁領域により絶縁され、それにより、明白なことながら、電気的接続ライン３０を介してそれらに接続される領域を除いて、第１のウエハ１の残りの部分から電気的に絶縁されている。
【００１５】
図１〜図８の解決法では、加速度計センサの代りに圧力センサを形成させることができる。
図９〜図１１は、ハードディスク駆動機構の読取り／書込みヘッドのマイクロメータによる調節のためのユニットに関する本発明の第２実施例を示す。詳細に記すと、最初に、図１〜図４を参考にして前述したものと同じステップが実施される。第１のウエハ１を薄くした後、酸化物層３５が被着され、プラグ領域３で選択的に除去されて開口部２８を形成する。このとき、酸化物層３５およびウエハ１を通って第２のトレンチ２ｂが形成される。
【００１６】
その後、例えば、第２のトレンチ２ｂ内に入らないスティックホイル（stick foil）といった絶縁層３８が被着させられる。絶縁層は、開口部２８の上から除去され、金属層を被着させて構成することによって金属接続領域が形成される。特に、ここで示された例では、金属層は開口部２８を充填し、この開口部において接点２９を形成する。さらに、電気的接続ライン３０が形成され、最も右側にあるプラグ領域３の上に配置された接点２９から、回転子４の上に至るまで延びている。
【００１７】
その後、複合ウエハ２５はダイに分割され、絶縁層３８は酸素プラズマ内で除去され、スライダ４１と呼ばれるセラミクス本体がそれ自体既知の要領で回転子４にボンディングされる（図１１）。スライダ４１は、ハードディスク（図示せず）上でデータ読取り／書込みするための変換器４２を支持している。変換器４２は、スライダ４１の一方の側面上に直接形成され、その内の１つが図１１に見られる複数の接続領域４３を通して電気的に接触させられている。各々の接続領域４３は、変換器４２から、電気的接続ライン３０と電気的接触状態にあるパッド４４に至るまで延びている。
【００１８】
それにより、最も右側にあるプラグ領域３は、スライダ４１上の変換器４２と電気回路４０の間の電気的接続を可能とし、書込みすべきデータを変換器４２に伝送し変換器４２がピックアップした信号を処理することが可能となる。さらに、公知の手法により、電気回路４０は、回転子４の動き、ひいてはスライダ４１の動きを制御する。最終的に、中間プラグ領域（図示せず）を介した接続か、外部に対する電気回路４０の接続を、図８の右部分に例示されたものと類似のやり方で可能にする。
【００１９】
その結果、この場合も同様に、プラグ領域３は、第２のウエハ１０にあるアクセス不可能な領域とそれらの上に配置されたエレメント（ここでは、変換器４２）並びに外部との接続を可能にする。
図１２は、真空条件下に保つべき回路または構造の製造に関する第３実施例を示す。ここで示された例において、ウエハ１は、第１のトレンチ２ａを彫り、それらに絶縁材料６を充填することでプラグ領域３を形成した後、例えば、高周波用帯域通過タイプのフィルタ４８が予め作られている第２のウエハ１０にボンディングされている。第１のウエハ１は、接続領域２３を通してのみならず、第１のウエハ１と第２のウエハ１０の間に延び、且つ、フィルタ４８が形成されている部域並びにプラグ領域３を完全にとり囲む密封領域４９を通して、第２のウエハ１０にボンディグされている。この密封領域４９は、例えば、低融点ガラスを用いて作られ、閉鎖された形状をもつ。第１のウエハ１および第２のウエハ１０のボンディングが低圧環境内で実施される場合、フィルタ４８は真空カプセル化された状態にとどまる。
【００２０】
次に、第１のウエハ１は、上述のように薄くされ、２重ウエハ１，１０は、ダイに分割される。次に、ダイ５０は、回路５２を収納し以前に接続領域２３に類似した接続領域２３ａが具備されている第３のウエハ５１にボンディングされる。第１のウエハ１の薄くされた側面は、第３のウエハ５１に面し、プラグ領域３は、接続領域２３ａに整合されなくてはならない。
【００２１】
この場合、第１のウエハ１は、フィルタ４８を外部環境から保護および隔離され、それを真空条件下に維持することに加えて、第３のウエハ５１内に内蔵された回路５２とのその電気的接続を可能にする。さらに、ウエハレベルでフィルタ４８に接続された回路５２の電気的テストを実施することが可能である（ＥＷＳ−電気ウエハ分類テスト：ＥＷＳ−Electric Wafer Sort test）。
【００２２】
図１３〜図１６は、本発明の第４実施例を示す。図１３によれば、当初、第１のウエハ１は、第１のトレンチ７２ａを収容する基板５３を含み、第１のトレンチ７２ａは、プラグ領域３について図１を参照して記述されたものに類似した要領で第１のプラグ部分７３を絶縁するべく絶縁材料７６で充填されている。その後、例えば、二酸化ケイ素の犠牲層（sacrificial layer）５４が被着され、以下で記述するように上面上の構造との定着を行なうべき領域内で、第１のプラグ部分７３の上面上に開口部５５を形成するべくマスキングおよびエッチングを受ける。
【００２３】
その後（図１４）、犠牲層５４の上面で且つ開口部５５の中に多結晶シリコン種子層（polycrystalline silicon seed layer）が被着され、その後、多結晶シリコンエピタキシャル層５６が成長される。このようにして、エピタキシャル層５６は、開口部５５で基板５３と直接接触した状態にある。次に、エピタキシャル層５６の内部で、第３および第４のトレンチ６０ａ，６０ｂが彫られ、これらは犠牲層５４にまで達する。
【００２４】
特に、第３のトレンチ６０ａは、基板５３内で第１のプラグ部分７２と垂直方向に整合された第２のプラグ部分６２を区切り、第３のトレンチ６０ａは、望ましいマイクロメカニクス構造（図示された例では、例示されていないスプリングによって支持された状態にある回転子５８および固定子５９を含む回転タイプのマイクロアクチュエータ）を構成している。
【００２５】
その後、公知の手法で、犠牲層５４の一部分は、第４のトレンチ６０ｂを通って除去される。特に、犠牲層５４は、回転子５８の下側で除去されて空隙６３を形成し、それは実質的に固定子５９の下側にとどまる。犠牲層５４は、異なる幾何形状のため、第３のトレンチ６０ａを通してはきわめてわずかな程度でしか除去されない（マイクロメカニクス構造は、薄い領域および／または有孔領域により形成されており、犠牲層５４が実質的に除去されることを可能にしている。その代り、これは、第３のトレンチ６０ａを通しては行なわれない）。
【００２６】
図示されていない方法で、図１の第１のトレンチ２ａについて記述されたものと類似の方法で、第３のトレンチを少なくとも部分的に絶縁材料で充填することが可能である。
その後（図１５）、第１のウエハ１は逆転され、内側には既に回路４０の部品が形成され且つ上面には接続領域２３が既に作られている第２のウエハ１０に対してボンディングされる。この場合も同様に、第２のプラグ部分６２におけるエピタキシャル層５６のシリコンと接続領域２３の金属間の化学反応を可能にするため、低温熱処理が実施される。次に、第１のウエハ１の基板５３は、絶縁材料７６（または、少なくとも第１のトレンチ７２ａの底面）に達するまで薄くされ、酸化物層３５が被着され、開口部２８が酸化物層３５内に形成され、さらに、基板５３内の可動部分と固定部分を分離する第２のトレンチ７２ｂが作られる。
【００２７】
次に、図１０を参照して記述してきたように、絶縁層（スティックホイル）が被着させられ、選択的に除去され、電気的接点２９および電気的接続ライン３０が形成される。図１６では、電気的接続ライン３０は、回転子５８が定着させられた基板５３の部分（キャップ領域６７）を、最も左側にある第１のプラグ領域７３に対して接続し、それにより、キャップ領域６７、右側の第１のプラグ部分７３および左側の第２のプラグ部分６２を通して回路４０に回転子５８を電気的に接続することが可能となる。代わりに、図１６の右半分に示されているのは、第２のプラグ部分６２、第１のプラグ領域７３および右側の接続領域２３を通しての回路４０と外部の間の電気的接続である。
【００２８】
続いて、絶縁層は除去され、例えば、図１１のスライダ４１に類似したスライダといったような移動されるべき本体をギャップ領域６７に固定することができる。
それにより、図１３〜図１６内に示された解決法は、キャップ（キャップ領域６７）によって保護されたマイクロメカニクス構造５７を提供し、マイクロメカニクス構造５７および外部の両方に回路４０を容易に接続する。
【００２９】
図１７は、回転子５８が基板５３に定着されておらず、図７のバイアス領域３１，３２と類似したバイアス領域およびスプリング（図示せず）によって支持される図１６の構造の変形形態を示す。さらに、キャップ領域６７は固定され、第２のトレンチ７２ｂを有していない。回転子５８および固定子５９は、接続領域２３およびパッド領域１９を介して、第２のウエハ１０内に形成された金属領域１３，１８に接続される。金属領域１３は、図１３〜図１６を参照して記述されたものに類似した要領で第１のウエハ１内に形成されたプラグ領域６２，７３と整合されたさらなる接続領域２３を介して且つ接点２９を介して、外部に（図１７の左半分に示されているように）接続される。さらに、金属領域１８は、固定子５９に対する回路４０の接続そしてプラグ領域６２，７３および接点２９を介して図１７の右半分に示されているような外部への接続を可能にする。絶縁層８０が、第１のウエハ１の表面２６をカバーする。
【００３０】
図１８および図１９は、例えば、加速度計センサ８といったマイクロメカニクス構造がキャップにより保護され、プラグ領域を介してバイアスおよび検知回路に電気的に接続されている第６実施例を示す。
最初は（図１８）、第１のウエハは、以上の実施例とは対照的に、トレンチを形成するべくエッチングを受けていない基板５３を含む。基板５３上には、犠牲層５４が被着され構成され、開口部５５においてのみ除去される。次に、多結晶シリコン種子層が被着させられ、図１４を参考にして記述されたように、エピタキシャル層５６が成長させられる。
【００３１】
エピタキシャル層５６は、第２のプラグ部分６４を区切るため、第５のトレンチ６５ａを形成するべくエッチングを受ける。ここで、第５のトレンチ６５ａは、部分的に或いは完全に、絶縁材料６６で充填され、加速度計センサ８を構成するため第６のトレンチ６５ｂが形成され、犠牲層５４は、加速度計センサ８の回転子５８を自由にするべく第６のトレンチ６５ｂを通して部分的に除去される。図１〜図８に示されている実施例については、回転子５８はスプリング（図示せず）を介して固定部分により支持されている。
【００３２】
その後、第１のウエハ１は、第２のウエハ１０の表面２２上に既に形成された接続領域２３を用いて第２のウエハ１０にボンディングされている。次に、第１のウエハ１は、基板５３に望まれる厚みに至るまで研削することによって薄くされる。次に、基板５３は、回転子５８よりも大きいもののウエハ１、１０の切断後に得られる回路４０を収納するチップよりも小さい寸法のキャップ領域６７を形成するように選択的に除去される。このようにして、キャップ領域６７は、回転子５８を裏からカバーする（それを機械的に保護する）が、プラグ領域６４は自由な状態に残す。
【００３３】
最後に、この実施例では、エピタキシャル層５４のシリコンと直接接触する電気的接続ライン３０および接点２９が形成される。特に、図１９に示されている例においては、電気的接続ライン３０が、固定部分の内部に配置された領域（図示せず）を接続し、回転子５８、右側のプラグ領域６４、ひいては回路４０に電気的に接続される。右側のボールエンドワイヤ接続が、代って、外部への回路４０の接続を可能にしている。
【００３４】
加速度計センサ８が、例えば、運動中の空気との摩擦を低減させるべく低圧に保たれなくてはならない場合、加速度計センサ８の部域をとり囲む密封領域４９を備えることができ、さらに、図１２を参考にして既に記述した通り、真空条件下で第２のウエハ１０に第１のウエハ１をボンディングすることができる。
ここで記述した方法および構造の利点は、以上のことから明白である。特に、これらが、互いの上に配置された半導体材料特に単結晶シリコンの２つの本体の機械的接続を可能にする同時に外部に対する或いは上にある本体の中に作られた構造に対し（上にある本体によりカバーされた）下にある本体の中に形成された構造または回路の電気的接続をも可能にする、ということが強調される。そうでなければ、これらは、裏から複雑で費用のかかるプロセスを実施する必要なく、既に作られた構造および回路に損傷を与えることなく、マイクロエレクトロメカニクス構造を形成するため半導体材料のウエハの製造において一般に用いられる単一の製造ステップを適用して、上にある本体より上に配置された領域に対する下にある本体の電気的接続を可能にする。
【００３５】
ここで記述した解決法は、さらに、必要な場合、下にある本体および／または上にある本体のプリセットされた部域を外部環境から隔離して例えば、低圧環境内に繊細なエレメントを封入することおよび／または、製造中（例えば、半導体材料ウエハを切断する間）、その後の取扱い段階中、並びに、使用中、これらのエレメントを隔離しその汚染を防止することを可能にする。
【００３６】
最後に、本明細書で記述され例示された接続構造、複合構造および製造プロセスに対して、特許請求の範囲に定義されているような本発明の範囲内に全て入るような数多くの修正および変更を加えることができるということは明らかである。特に、この接続構造を、２つ以上の異なる基板内に集積された電子回路の接続およびマイクロエレクトロメカニクス構造に結びつけられたバイアス／制御／検知回路に対するさまざまな種類のマイクロエレクトロメカニクス構造の接続の両方のための広範囲の利用分野に使用できるということが強調される。本発明の接続構造は機械的／電気的な一般的考慮事項および必要条件に従って、数多くの基板を接続するために使用可能である。
【００３７】
【発明の効果】
以上、詳述したように、本発明によれば、異なる基板上に作られた半導体材料本体が重ねて置かれ且つ一緒におよび外部に対して機械的および電気的に接続されることを可能にする接続構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に従った２つの連続的製造段階における半導体材料ウエハを通る断面図である。
【図２】本発明の第１実施例に従った２つの連続的製造段階における半導体材料ウエハを通る断面図である。
【図３】第２の半導体材料ウエハに対するボンディング後の図２のウエハを通る断面図である。
【図４】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図５】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図６】連続する製造段階における図３のマルチウエハ構造を示す断面図である。
【図７】図６のマルチウエハ構造の右半分を示す斜視図である。
【図８】最終製造段階における図６のマルチウエハ構造を示す断面図である。
【図９】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１０】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１１】本発明の第２実施例に従ったマイクロエレクトロメカニクスシステムを示す断面図である。
【図１２】本発明の第３実施例に従った３つの半導体材料基板から出発して形成された複合構造を示す断面図である。
【図１３】本発明の第４実施例に従った２つ連続的製造段階における半導体材料ウエハを示す断面図である。
【図１４】本発明の第４実施例に従った２つ連続的製造段階における半導体材料ウエハを示す断面図である。
【図１５】第２の半導体材料ウエハに対するボンディング後の図１４のウエハを示す断面図である。
【図１６】その後の製造段階において、図１５の２重ウエハから得られた複合構造を示す断面図である。
【図１７】本発明の第５実施例に従った複合ウエハを示す断面図である。
【図１８】２つの連続的製造段階における本発明の第６実施例に従った複合ウエハを示す断面図である。
【図１９】２つの連続的製造段階における本発明の第６実施例に従った複合ウエハを示す断面図である。
【符号の説明】
１…第２の本体（固定部分）
２ａ，６；６０ａ，７２ａ，７６；６５ａ，６６；５４，６３…絶縁領域
２ｂ…区切りトレンチ
３；７３，６２；６４…プラグ領域
４；５８…可動部分
５，３２；５６、５９，６８…固定部分
８；５７…マイクロエレクトロメカニクスデバイス
１０…第１の本体
１５〜１９；４０…導電性領域（電子回路）
２３…第１の電気機械的接続領域
２７；２９；２３ａ；４４…接触領域
３０…電気的接続ライン
４１；５１…第３の本体
５３…基板領域
５６…エピタキシャル領域
Claims (29)
- 半導体材料の第２の本体（１）が重ねて置かれた半導体材料の第１の本体（１０）を接続するための電気的接続構造であって、
前記第２の本体（１）の一部分を通って延び、該第２の本体（１）の単結晶半導体材料で作られた少なくとも１つのプラグ領域（３；７３，６２；６４）、
前記プラグ領域（３；７３，６２；６４）の側方をとり囲む少なくとも１つの絶縁領域（２ａ，６；６０ａ，７２ａ，７６；６５ａ，６６）、および、
前記第１の本体（１０）と前記第２の本体（１）の間に配置され、前記プラグ領域（３；７３，６２；６４）および前記第１の本体（１０）の導電性領域（１５〜１９；４０）と電気的接触状態にある導電性材料の少なくとも１つの第１の電気機械的接続領域（２３）を特徴とする電気的接続構造。 - 請求項１に記載の電気的接続構造において、前記プラグ領域（３；６２，７３）は、前記第２の本体（１）の厚みを貫通して延び、第１の面および第２の面を有し、該第１の面は前記第１の電気機械的接続領域（２３）と接触状態にあり、且つ、
前記プラグ領域の前記第２の面と接触状態にある導電性材料の少なくとも１つの接触領域（２７；２９；２３ａ）を備えることを特徴とする電気的接続構造。 - 請求項２に記載の電気的接続構造において、前記第２の本体（１）より上に延び、且つ、前記接触領域（２９）を形成する第１の端部を有する電気的接続ライン（３０）を特徴とする電気的接続構造。
- 請求項３に記載の電気的接続構造において、前記電気的接続ラインは、前記第２の本体（１）の導電性領域と電気的接触状態にある第２の端部を有することを特徴とする電気的接続構造。
- 請求項３に記載の電気的接続構造において、前記電気的接続ライン（３０）は、前記第２の本体（１）に固定された第３の本体（４１）上に形成された接触領域（４４）と電気的接触状態にある第２の端部を有することを特徴とする電気的接続構造。
- 請求項２に記載の電気的接続構造において、前記第２の本体（１）上に配置された半導体材料の第３の本体（５１）に対して前記第２の本体（１）を電気的に接続するために、前記接触領域は前記半導体材料と金属の化学反応の結果として得られる材料で作られた少なくとも１つの第２の電気機械的接続領域（２３ａ）を備え、該第２の電気機械的接続領域（２３ａ）は前記第２の本体（１）と前記第３の本体（５１）の間に配置されていることを特徴とする電気的接続構造。
- 請求項１に記載の電気的接続構造において、互いの上に配置された絶縁領域（５４，６３）により互いから部分的に絶縁されているエピタキシャル領域（５６）と基板領域（５３）を備える第２の本体（１）のために、
前記プラグ領域（６２，７３）は、前記基板領域（５３）の厚みを貫通して延びる第１のプラグ部分（７３）、および、前記エピタキシャル領域（５６）の内側に形成された少なくとも１つの第２のプラグ部分（６２）を備え、前記第２のプラグ部分（６２）は前記第１のプラグ部分（７３）と整合および直接電気的に接触した状態にあり、
前記絶縁領域（６０ａ，７２ａ，７６）は、前記第１のプラグ部分（７３）の側方をとり囲む第１の絶縁部分（７２ａ，７６）、および、前記第２のプラグ部分（６２）の側方をとり囲む第２の絶縁部分（６０ａ）を備え、
導電性材料の少なくとも１つの接触領域（２９）は、前記第１のプラグ部分（７３）と電気的接触状態にある前記基板領域（５３）の自由面（２６）上に延び、そして、
前記第２のプラグ部分（６２）は、前記第１の電気機械的接続領域（２３）に面し、且つ、該第１の電気機械的接続領域（２３）と直接電気的接触状態にあることを特徴とする電気的接続構造。 - 請求項１に記載の電気的接続構造において、互いの上に配置され絶縁領域（５４，６３）により相互に絶縁されているエピタキシャル領域（５６）と基板領域（６７）を備える第２の本体（１）のために、
前記基板領域（６７）は、前記エピタキシャル領域（５６）よりも小さい面積を有し、前記プラグ領域（６４）は前記エピタキシャル領域（５６）の厚みを貫通して延び、前記基板領域（６７）との関係において整合されておらず、そいて、第１の面および第２の面を有し、前記第１の面は前記第１の電気機械的接続領域（２３）と接触しており、前記第２の面は導電性材料の少なくとも１つの電気的接続領域（３０）と直接接触した状態にあることを特徴とする電気的接続構造。 - 請求項１〜８のいずれか１項に記載の電気的接続構造において、前記絶縁領域（２ａ，６；６０ａ，７２ａ，７６；６５ａ，６６）は、絶縁材料（６；６６；７６）で少なくとも部分的に充填されて閉鎖された形状を有するトレンチを備えることを特徴とする電気的接続構造。
- 請求項１〜９のいずれか１項に記載の電気的接続構造において、前記第１の電気機械的接続領域（２３）は、前記半導体材料と金属の化学反応の結果として得られる材料で作られていることを特徴とする電気的接続構造。
- 請求項１〜１０のいずれか１項に記載の電気的接続構造において、前記第１の電気機械的接続領域（２３）は、金、パラジウム、チタンおよびニッケルを含むグループの中から選ばれた金属とシリコンの化学反応の結果として得られる金属で作れていることを特徴とする電気的接続構造。
- 半導体材料の第１の本体（１）、該第１の本体（１）上に配置された半導体材料の第２の本体（１０）および電気的接続構造を備える複合構造であって、前記電気的接続構造は請求項１〜１１のいずれか１項に記載の通りに形成されていることを特徴とする複合構造。
- 半導体材料の第１の本体（１０）、前記第１の本体（１０）上に配置された半導体材料の第２の本体（１）、および、請求項２に記載の電気的接続構造を備える複合構造であって、
前記第１の本体（１０）は、電子回路（１５〜１９；４０）を収納し、且つ、前記第２の本体（１）は、前記第２の本体を通って延びる少なくとも１つの区切りトレンチ（２ｂ）によって互いに分離された固定部分（１，５，３２；５６、５９，６８）および可動部分（４；５８）を備えるマイクロエレクトロメカニクスデバイス（８；５７）を収納していることを特徴とする複合構造。 - 請求項１３に記載の複合構造において、外部電気接続電線は、前記接触領域（２９）にボンディングされていることを特徴とする複合構造。
- 請求項１３に記載の複合構造において、前記電気的接続構造は、前記第２の本体（１）より上に延び前記接触領域（２９）を形成する第１の端部および前記マイクロエレクトロメカニクスデバイス（８；５７）と電気的接触状態にある第２の端部を有する電気的接続ライン（３０）を備えることを特徴とする複合構造。
- 請求項１３に記載の複合構造において、前記第２の本体（１）に固定された第３の本体を特徴とし、前記電気的接続構造は、前記接触領域（２９）を形成する第１の端部および前記第３の本体（４１）上に形成された接触領域（４４）と電気的接触状態にある第２の端部を有する電気的接続ライン（３０）を備えることを特徴とする複合構造。
- 請求項１６に記載の複合構造において、前記第３の本体（４１）はスライダであり、且つ、前記複合構造はハードディスク駆動機構のマイクロメータによる位置調整のためのアクチュエータユニットを形成することを特徴とする複合構造。
- 半導体材料の第１の本体（１０）、該第１の本体上に配置された半導体材料の第２の本体（１）、該第２の本体に固定された半導体材料の第３の本体（５１）、および、請求項６に記載の電気的接続構造を備える複合構造であって、
前記第１の本体（１０）および前記第３の本体（５１）はそれぞれの電子回路（４８、５２）を収納し、該電子回路は一緒に前記プラグ領域（３）を通って接続されていることを特徴とする複合構造。 - 請求項１８に記載の複合構造において、閉鎖形状を有し、前記電子回路（４８）の外側で前記第１および第２の本体（１０，１）の間に配置された密封領域（４９）を特徴とする複合構造。
- 半導体材料の第１の本体（１０）、
前記第１の本体の上に配置され、互いに重ねて置かれた絶縁領域（５４，６３）により互いから部分的に絶縁されている基板領域（５３）とエピタキシャル領域（５６）を含む半導体材料の第２の本体、および、
請求項７に記載の電気的接続構造を備え、
前記エピタキシャル領域（５６）は、当該領域（５６）を通って延びる少なくとも１つの区切りトレンチ（６０ｂ）によって互いに分離されている固定部分（５９，６８）と可動部分（５８）を含むマイクロエレクトロメカニクスデバイス（５７）を収納し、且つ、前記基板領域（５３）は、キャップ領域（６７）を形成することを特徴とする複合構造。 - 半導体材料の第１の本体（１０）、
前記第１の本体の上に配置され、互いに重ねて置かれた絶縁領域（５４，６３）により互いから絶縁されている基板領域（６７）とエピタキシャル領域（５６）を備え、前記基板領域（６７）が前記エピタキシャル領域（５６）よりも小さい面積をもつ半導体材料の第２の本体、および、
請求項８に記載の電気的接続構造を備え、
前記エピタキシャル領域（５６）は、当該領域（５６）を通って延びる少なくとも１つの区切りトレンチ（６５ｂ）によって互いに分離されている固定部分（５９）と可動部分（５８）を含むマイクロエレクトロメカニクスデバイス（８）を収納し、且つ、前記基板領域は、前記可動部分（５８）よりも大きな寸法を有し前記固定部分（５９）に固定されているキャップ領域（６７）を形成することを特徴とする複合構造。 - 複合構造の製造方法であって、
半導体材料の第１のウエハ（１）を通って延びる絶縁領域（２ａ，６；６０ａ，７２ａ，７６；６５ａ，６６）により囲まれ、該第１のウエハ（１）の単結晶半導体材料で作られた少なくとも１つのプラグ領域（３；７３，６２；６４）を形成する段階、
半導体材料の第２のウエハ（１０）上に、導電性材料より成る前記プラグ領域と整合される少なくとも１つの電気機械的接続領域（２３）を形成する段階、
前記第１のウエハ（１）および前記第２のウエハ（１０）を密接させ、前記プラグ領域（３；７３，６２；６４）を前記電気機械的接続（２３）と接触させる段階、および、
前記電気機械的接続領域を通して前記第１のウエハおよび前記第２のウエハを固定する段階を特徴とする製造方法。 - 請求項２２に記載の製造方法において、前記第１のウエハの表面（７）から前記第１のウエハの内部へ部分的に延び前記１つのプラグ領域（３）の側方を区切る前記絶縁領域（２ａ，６）を、前記第１のウエハ（１）内に最初に形成する段階、
前記第２のウエハ（１０）と対面する位置に前記第１のウエハの前記表面（７）をもってくるように、前記第１のウエハ（１）を逆転させる段階、および、
前記絶縁領域（２ａ，６）まで前記第１のウエハ（１）を薄くする段階を特徴とする製造方法。 - 請求項２３に記載の製造方法において、前記絶縁領域（２ａ，６）を形成する前記段階は、
前記第１のウエハ（１）内に絶縁トレンチ（２ａ）を形成する段階、および、
前記絶縁トレンチを絶縁材料（６）で少なくとも部分的に充填する段階を備えることを特徴とする製造方法。 - 請求項２４に記載の製造方法において、前記第１のウエハ（１）内でマイクロエレクトロメカニクス構造（８）を区切るトレンチ（２ｂ）を形成し、前記電気機械的接続領域を形成する前に前記ウエハ（１０）内に電子回路（１３〜１９）を形成する段階を特徴とする製造方法。
- 請求項２２に記載の製造方法において、
半導体材料の基板（５３）内で、当該基板の表面から前記基板の内部に部分的に延び前記プラグ領域の第１のプラグ部分（７３）の側方を区切る前記絶縁領域の第１の絶縁部分（７２ａ，７６）を形成する段階、
前記基板（５３）の前記表面からエピタキシャル層（５６）を成長させる段階、
前記エピタキシャル層（５６）内で、当該エピタキシャル層の厚みを貫通して延び且つ前記第１のプラグ部分（７３）と実質的に整合および電気的接触状態にある前記プラグ領域の第２のプラグ部分（６２）を区切る前記絶縁領域の少なくとも１つの第２の絶縁部分（６０ｂ）を形成する段階、
前記第２のウエハ（１０）に前記第２のプラグ部分（６２）を固定する段階、
前記第１の絶縁部分（７２ａ，７６）まで前記基板（５３）を薄くする段階、および、
前記基板（５３）の自由面上に接触領域（２９，３０）を形成する段階を特徴とする製造方法。 - 請求項２２に記載の製造方法において、
基板（５３）上で、エピタキシャル層（５６）を成長させる段階、
前記エピタキシャル層（５６）の厚みを貫通して延び、前記プラグ領域（６４）を区切る前記絶縁領域（６５ａ，６６）を前記エピタキシャル層（５６）内に形成する段階、
前記エピタキシャル層（５６）内に保護されるべきデバイス（５７）を形成する段階、
前記プラグ領域（６４）を通して前記第２のウエハ（１０）に対して前記第１のウエハ（１）の前記エピタキシャル層（５６）を固定する段階、
前記保護されるべきデバイス（５７）をカバーするキャップ領域（６７）を形成するように前記基板（５３）を選択的に除去し、前記プラグ領域（６４）を自由にする段階、および、
前記プラグ領域（６４）の上に接触領域（２９，３０）を形成する段階を特徴とする製造方法。 - 請求項２２〜２７のいずれか１項に記載の製造方法において、前記第２のウエハ（１０）に前記第１のウエハ（１）を固定する前記段階は真空条件で実施され、さらに、前記第１のウエハ（１）と前記第２のウエハ（１０）の間に密封領域（４９）を形成する段階を備えることを特徴とする製造方法。
- 請求項２２〜２８のいずれか１項に記載の製造方法において、前記電気機械的接続領域（２３）の前記導電性材料は金属であり、前記固定段階は、前記プラグ領域（３；６２；６４）の前記半導体材料と前記電気機械的接続構造（２３）の前記金属を反応させる段階を備えることを特徴とする製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00830314A EP1151962B1 (en) | 2000-04-28 | 2000-04-28 | Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof |
| EP00830314:1 | 2000-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076269A JP2002076269A (ja) | 2002-03-15 |
| JP4970662B2 true JP4970662B2 (ja) | 2012-07-11 |
Family
ID=8175304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001132199A Expired - Lifetime JP4970662B2 (ja) | 2000-04-28 | 2001-04-27 | 半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6504253B2 (ja) |
| EP (1) | EP1151962B1 (ja) |
| JP (1) | JP4970662B2 (ja) |
| DE (1) | DE60035179T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517912A (ja) * | 2011-04-14 | 2014-07-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | アウトオブプレーンスペーサが画成する電極 |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023630A2 (en) * | 2000-09-13 | 2002-03-21 | Applied Materials, Inc. | Micromachined silicon block vias for transferring electrical signals to the backside of a silicon wafer |
| US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6867501B2 (en) * | 2001-11-01 | 2005-03-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
| DE60126291T2 (de) * | 2001-11-16 | 2007-10-18 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Versiegelung von Mikrostrukturen enthaltenden Bauelementen |
| US6593651B1 (en) * | 2002-01-30 | 2003-07-15 | Endevco Corporation | Terminals for multi-layer devices |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6975016B2 (en) | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6887769B2 (en) * | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
| DE10205026C1 (de) * | 2002-02-07 | 2003-05-28 | Bosch Gmbh Robert | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| EP1351288B1 (en) | 2002-04-05 | 2015-10-28 | STMicroelectronics Srl | Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device |
| US6992399B2 (en) * | 2002-05-24 | 2006-01-31 | Northrop Grumman Corporation | Die connected with integrated circuit component for electrical signal passing therebetween |
| DE60223136D1 (de) * | 2002-06-20 | 2007-12-06 | St Microelectronics Srl | Mikroelektromechanisches Bauelement, insbesondere Mikroaktor für Festplatteneinheiten, und Verfahren zu dessen Herstellung |
| JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US7317232B2 (en) * | 2002-10-22 | 2008-01-08 | Cabot Microelectronics Corporation | MEM switching device |
| US6835589B2 (en) | 2002-11-14 | 2004-12-28 | International Business Machines Corporation | Three-dimensional integrated CMOS-MEMS device and process for making the same |
| US20040124509A1 (en) * | 2002-12-28 | 2004-07-01 | Kim Sarah E. | Method and structure for vertically-stacked device contact |
| US7064055B2 (en) | 2002-12-31 | 2006-06-20 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure having a seamless bonding interface |
| WO2004061961A1 (en) | 2002-12-31 | 2004-07-22 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
| US20040124538A1 (en) * | 2002-12-31 | 2004-07-01 | Rafael Reif | Multi-layer integrated semiconductor structure |
| ITTO20030269A1 (it) | 2003-04-08 | 2004-10-09 | St Microelectronics Srl | Procedimento per la fabbricazione di un dispositivo |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| US7397968B2 (en) * | 2003-10-29 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | System and method for tone composition |
| US7034393B2 (en) * | 2003-12-15 | 2006-04-25 | Analog Devices, Inc. | Semiconductor assembly with conductive rim and method of producing the same |
| US20050170609A1 (en) * | 2003-12-15 | 2005-08-04 | Alie Susan A. | Conductive bond for through-wafer interconnect |
| JP4353845B2 (ja) * | 2004-03-31 | 2009-10-28 | 富士通株式会社 | 半導体装置の製造方法 |
| US7608534B2 (en) * | 2004-06-02 | 2009-10-27 | Analog Devices, Inc. | Interconnection of through-wafer vias using bridge structures |
| US7183622B2 (en) * | 2004-06-30 | 2007-02-27 | Intel Corporation | Module integrating MEMS and passive components |
| US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
| US7332808B2 (en) * | 2005-03-30 | 2008-02-19 | Sanyo Electric Co., Ltd. | Semiconductor module and method of manufacturing the same |
| EP1707931B1 (en) * | 2005-03-31 | 2013-03-27 | STMicroelectronics Srl | Analog data-input device provided with a microelectromechanical pressure sensor |
| TW200644165A (en) * | 2005-05-04 | 2006-12-16 | Icemos Technology Corp | Silicon wafer having through-wafer vias |
| WO2006123300A2 (en) | 2005-05-18 | 2006-11-23 | Kolo Technologies, Inc. | Micro-electro-mechanical transducers |
| US8105941B2 (en) | 2005-05-18 | 2012-01-31 | Kolo Technologies, Inc. | Through-wafer interconnection |
| WO2006134580A2 (en) | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having an insulation extension |
| EP1762925B1 (en) * | 2005-09-09 | 2016-12-21 | STMicroelectronics Srl | Analog input device with integrated pressure sensor and electronic apparatus equipped with said input device. |
| EP2202791B1 (en) | 2005-11-16 | 2016-01-27 | STMicroelectronics Srl | Semiconductor device having deep through vias |
| US7663232B2 (en) * | 2006-03-07 | 2010-02-16 | Micron Technology, Inc. | Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems |
| JP5011820B2 (ja) * | 2006-05-24 | 2012-08-29 | オムロン株式会社 | 積層デバイス、およびその製造方法 |
| EP1873822A1 (en) * | 2006-06-27 | 2008-01-02 | STMicroelectronics S.r.l. | Front-rear contacts of electronics devices with induced defects to increase conductivity thereof |
| KR100761468B1 (ko) * | 2006-07-13 | 2007-09-27 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| JP2008073818A (ja) * | 2006-09-22 | 2008-04-03 | Murata Mfg Co Ltd | 電子部品および複合電子部品 |
| US20080087979A1 (en) * | 2006-10-13 | 2008-04-17 | Analog Devices, Inc. | Integrated Circuit with Back Side Conductive Paths |
| WO2008086537A2 (en) * | 2007-01-11 | 2008-07-17 | Analog Devices, Inc. | Aluminum based bonding of semiconductor wafers |
| WO2008136316A1 (ja) * | 2007-04-26 | 2008-11-13 | Alps Electric Co., Ltd. | 積層基板構造体及びその製造方法 |
| DE102009030958B4 (de) * | 2008-07-23 | 2014-01-23 | Infineon Technologies Ag | Halbleiteranordnung mit einem Verbindungselement und Verfahren zur Herstellung einer solchen |
| DE102008041721B4 (de) * | 2008-08-29 | 2018-11-15 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauteils |
| US8956904B2 (en) | 2008-09-10 | 2015-02-17 | Analog Devices, Inc. | Apparatus and method of wafer bonding using compatible alloy |
| US7981765B2 (en) * | 2008-09-10 | 2011-07-19 | Analog Devices, Inc. | Substrate bonding with bonding material having rare earth metal |
| JP4766143B2 (ja) * | 2008-09-15 | 2011-09-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
| EP2346083B1 (en) * | 2008-09-22 | 2016-03-30 | Alps Electric Co., Ltd. | Mems sensor |
| FR2938970A1 (fr) * | 2008-11-26 | 2010-05-28 | St Microelectronics Rousset | Procede pour empiler et interconnecter des circuits integres |
| DE102009015306B4 (de) * | 2009-03-27 | 2012-02-23 | Austriamicrosystems Ag | Verfahren zur Herstellung von MEMS-Bauelementen |
| JP5304536B2 (ja) | 2009-08-24 | 2013-10-02 | ソニー株式会社 | 半導体装置 |
| US7927919B1 (en) * | 2009-12-03 | 2011-04-19 | Powertech Technology Inc. | Semiconductor packaging method to save interposer |
| US8322022B1 (en) | 2010-06-28 | 2012-12-04 | Western Digital (Fremont), Llc | Method for providing an energy assisted magnetic recording head in a wafer packaging configuration |
| FR2964793B1 (fr) * | 2010-09-09 | 2014-04-11 | Ipdia | Dispositif d'interposition |
| US8220140B1 (en) | 2010-09-13 | 2012-07-17 | Western Digital (Fremont), Llc | System for performing bonding a first substrate to a second substrate |
| US9409763B2 (en) | 2012-04-04 | 2016-08-09 | Infineon Technologies Ag | MEMS device and method of making a MEMS device |
| US9556016B2 (en) | 2012-08-20 | 2017-01-31 | Robert Bosch Gmbh | Capacitive MEMS sensor and method |
| US10160632B2 (en) | 2012-08-21 | 2018-12-25 | Robert Bosch Gmbh | System and method for forming a buried lower electrode in conjunction with an encapsulated MEMS device |
| US10183857B2 (en) | 2012-08-21 | 2019-01-22 | Robert Bosch Gmbh | MEMS pressure sensor with multiple membrane electrodes |
| US9469522B2 (en) | 2013-03-15 | 2016-10-18 | Robert Bosch Gmbh | Epi-poly etch stop for out of plane spacer defined electrode |
| US10549982B2 (en) | 2016-02-15 | 2020-02-04 | Stmicroelectronics S.R.L. | Pressure sensor encapsulated in elastomeric material, and system including the pressure sensor |
| FR3058830B1 (fr) | 2016-11-14 | 2018-11-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation collective d’une pluralite de puces optoelectroniques |
| IT201900000917A1 (it) * | 2019-01-22 | 2020-07-22 | St Microelectronics Srl | Metodo di fabbricazione di un componente integrato con occupazione spaziale migliorata, e componente integrato |
| WO2023195132A1 (ja) * | 2022-04-07 | 2023-10-12 | 富士通株式会社 | 電子装置、電子システム及び電子装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239312A (en) * | 1978-11-29 | 1980-12-16 | Hughes Aircraft Company | Parallel interconnect for planar arrays |
| US4660066A (en) * | 1982-09-08 | 1987-04-21 | Texas Instruments Incorporated | Structure for packaging focal plane imagers and signal processing circuits |
| US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| US4784970A (en) * | 1987-11-18 | 1988-11-15 | Grumman Aerospace Corporation | Process for making a double wafer moated signal processor |
| US5270261A (en) * | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
| US5691248A (en) * | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
| US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
| JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
| US6118181A (en) * | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
| JP2001053178A (ja) * | 1999-06-02 | 2001-02-23 | Japan Radio Co Ltd | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 |
| US6228675B1 (en) * | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
| US6265246B1 (en) * | 1999-07-23 | 2001-07-24 | Agilent Technologies, Inc. | Microcap wafer-level package |
-
2000
- 2000-04-28 EP EP00830314A patent/EP1151962B1/en not_active Expired - Lifetime
- 2000-04-28 DE DE60035179T patent/DE60035179T2/de not_active Expired - Lifetime
-
2001
- 2001-04-27 JP JP2001132199A patent/JP4970662B2/ja not_active Expired - Lifetime
- 2001-04-27 US US09/844,180 patent/US6504253B2/en not_active Expired - Lifetime
-
2002
- 2002-05-21 US US10/153,473 patent/US6498053B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517912A (ja) * | 2011-04-14 | 2014-07-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | アウトオブプレーンスペーサが画成する電極 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076269A (ja) | 2002-03-15 |
| US6504253B2 (en) | 2003-01-07 |
| DE60035179T2 (de) | 2008-02-21 |
| DE60035179D1 (de) | 2007-07-26 |
| EP1151962B1 (en) | 2007-06-13 |
| US20020135062A1 (en) | 2002-09-26 |
| US20010038148A1 (en) | 2001-11-08 |
| US6498053B2 (en) | 2002-12-24 |
| EP1151962A1 (en) | 2001-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4970662B2 (ja) | 半導体材料の第２の本体が重ねて置かれた半導体材料の第１の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法 | |
| CN110467148B (zh) | 一种圆片级封装mems芯片结构及其加工方法 | |
| US10816422B2 (en) | Pressure sensor | |
| JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
| CN104303262B (zh) | 用于其中一部分暴露在环境下的密封mems设备的工艺 | |
| US5963788A (en) | Method for integrating microelectromechanical devices with electronic circuitry | |
| TWI511190B (zh) | 製造及封裝微電機系統之晶圓級結構及方法 | |
| US7259436B2 (en) | Micromechanical component and corresponding production method | |
| JP4388210B2 (ja) | ウエハパッケージの製造方法 | |
| JP5679996B2 (ja) | 金属ゲルマニウムシリコン材料を用いた基板接合 | |
| US5798283A (en) | Method for integrating microelectromechanical devices with electronic circuitry | |
| US9522822B2 (en) | Sensor integration with an outgassing barrier and a stable electrical signal path | |
| KR100772321B1 (ko) | Ｍｅｍｓ 소자의 패키지 및 그 제조방법 | |
| WO2003089368A2 (en) | Low temperature method for forming a microcavity on a substrate and article having same | |
| JP2001068574A (ja) | ウェーハパッケージの製造方法 | |
| JP2015515609A (ja) | カテーテルダイおよびその製造方法 | |
| US9567206B2 (en) | Structures and formation methods of micro-electro mechanical system device | |
| CN106744666B (zh) | 微机械结构元件 | |
| JP4539155B2 (ja) | センサシステムの製造方法 | |
| JP2006247833A (ja) | Ｍｅｍｓ素子パッケージ及びその製造方法 | |
| JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
| US5202281A (en) | Method of manufacturing silicon semiconductor acceleration sensor devices | |
| US20170036909A1 (en) | Mechanisms for forming micro-electro mechanical system device | |
| EP1375416B1 (en) | Micro-electro-mechanical device, in particular micro-actuator for hard-disk drive, and manufacturing process thereof | |
| KR20040079966A (ko) | 가속도계 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4970662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |