KR102250895B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR102250895B1 KR102250895B1 KR1020190173183A KR20190173183A KR102250895B1 KR 102250895 B1 KR102250895 B1 KR 102250895B1 KR 1020190173183 A KR1020190173183 A KR 1020190173183A KR 20190173183 A KR20190173183 A KR 20190173183A KR 102250895 B1 KR102250895 B1 KR 102250895B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- silicon
- semiconductor device
- thin film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 129
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 20
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 18
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- -1 hydrogen fluoride compound Chemical class 0.000 claims description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 239000007864 aqueous solution Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- UMGDCJDMYOKAJW-UHFFFAOYSA-N thiourea Chemical compound NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 claims description 8
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 7
- 239000012495 reaction gas Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000012086 standard solution Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
- 238000004078 waterproofing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/0092—Pressure sensor associated with other sensors, e.g. for measuring acceleration or temperature
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0133—Wet etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0178—Oxidation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
- G01L19/0627—Protection against aggressive medium in general
- G01L19/0654—Protection against aggressive medium in general against moisture or humidity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계; 상기 중공홈이 형성된 상기 제 1 기판의 일측 표면에 실리콘 활성층을 포함하는 제 2 기판을 부착하는 단계; 상기 제 2 기판을 에칭하여 실리콘 활성층만 남기는 단계; 상기 제 2 기판의 실리콘 활성층 표면에 적어도 하나의 층으로 구성되는 박막 구조를 형성하는 단계; 및 박막 구조가 형성된 상기 제 2 기판을 상기 제 1 기판으로부터 분리하는 단계;를 포함하여, 반도체 소자의 공정 과정에서 소자의 하부에 중공홈 구조를 만들어 최종 소자분리를 용이하게 하는 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 소자의 공정 과정에서 소자의 하부에 중공홈 구조를 만들어 최종 소자분리를 용이하게 하는 방법에 관한 것이다.
최근 과학기술 발전에 따라, 스마트폰, 노트북, 임베디드 기기 등 전자 제품은 소형화되고 있는 반면, 전자 제품 하나에 들어가는 부품수가 많아지면서 부품 하나의 크기는 갈수록 소형화가 요구되고 있다.
전자제품에 있어, 센서는 위치, 가속도 등 외부 신호를 측정하여 중앙처리장치가 사용자에게 필요한 정보를 제공할 수 있도록 하는 기반 데이터를 제공한다는 점에서 중요성이 있다.
그 중에서 압력센서는 센서에 가해지는 힘의 크기를 물리량으로 받아들이고 이를 전기적인 신호로 변환하여 출력해주는 소자로, 압력감지 방식에 따라서 반도체 공정으로 형성된 박막과 기판의 중간에 실리콘 압저항체를 형성하여 압력에 의해 박막이 변형되면 압저항체의 저항이 달라지는 것을 활용하는 압저항형 센서와 전극판 간의 간격이 외부 응력에 의해 변화할 때 전극 간의 정전용량이 변화되는 것을 활용하는 정전용량형 방식으로 구분된다.
이러한 멤스 압력센서는 실리콘 기판 또는 갈륨비소화합물과 같은 III-V족 화합물 기판 또는 사파이어 기판과 같은 부도체 기판 위에 구조층과 희생층을 증착한 후, 희생층을 제거하는 식각 공정을 통하여 구조층을 기판으로부터 분리하여 소자를 형성한다.
그러나 희생층을 기반으로 하는 멤스 압력센서를 제조하는 종래 기술에 있어, 희생층 상부에 구조층이 형성되어 있어 식각물질이 소자 하부로 침투하기 어렵고, 구조층에 손상될 수 있어 결과적으로 수율이 낮은 문제점이 있다.
본 발명은 상기한 바와 같은 종래 가스센서용 방수 구조가 가지는 문제점들을 개선하기 위해 창출된 것으로 조립이 용이하면서 방수 및 통기 성능을 향상시키는 가스센서용 방수 구조를 제공함에 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명에 의한 반도체 소자의 제조방법은, 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계와, 중공홈이 형성된 제 1 기판에 제 2 기판을 부착하는 단계와, 제 2 기판을 에칭하여 실리콘 활성층만 남기는 단계와, 제 2 기판의 실리콘 활성층 표면에 박막 구조를 형성하는 단계와, 박막 구조가 형성된 제 2 기판을 제 1 기판과 분리되는 단계를 통해 반도체 소자를 제공하는 것을 특징으로 한다.
본 발명에 있어, 상기 제 1 기판은, 갈륨비소화합물 또는 갈륨질화물로 구성된 III-V족 화합물, 실리콘, 실리콘카바이드, 실리콘 산화물(SiOx)이나 알루미늄 산화물(AlOx) 기판인 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판은, 실리콘 기판, 또는 실리콘 기판 위에 절연성인 산화물층과 단결정 실리콘층이 형성된 SOI(Silicon on Insulator) 기판인 것을 특징으로 한다.
본 발명에 있어, 상기 제 1 기판의 중공홈을 형성하는 단계에서는, 수산화칼륨, 수산화나트륨, EDP(Ethylenediamine pyrocatechol) 또는 수산화테트라메틸암모늄과 같은 알칼리성 수산화물, 히드록실 아민 및 티오요소류를 함유한 알칼리성 수용액을 사용하는 것을 특징으로 한다.
본 발명에 있어, 상기 제 1 기판과 상기 제 2 기판을 부착하는 단계에서는, 용융 본딩 또는 하이브리드 본딩방식으로 부착하는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판을 에칭하여 실리콘층만 남기는 단계에서는, 수산화칼륨, 수산화나트륨, EDP(Ethylenediamine pyrocatechol) 및 수산화테트라메틸암모늄를 포함하는 알칼리성 수산화물, 히드록실 아민 및 티오오쇼류를 함유한 알칼리성 수용액을 활용하여 에칭한 후, 불화수소 화합물을 포함하는 수용액 또는 불화수소 화합물을 포함하는 가스를 사용하여 에칭하는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는, 열산화 공정을 사용하여 실리콘층의 일부가 산화되어 형성된 실리콘 산화물(SiOx)층과 저온 화학기상증착(LPCVD)을 사용하여 실리콘층의 표면에 화학반응을 통해 형성된 실리콘 산화물(SiOx)층, 실리콘 질화물(SiNx)층을 상기 제 2 기판의 실리콘층 표면에 적층시키는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는, 붕소를 포함하는 p형 도펀트가 상기 박막 구조에 도핑된 후 열처리되는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는, 아르곤 또는 불소계 화합물 중 적어도 하나를 포함하는 반응가스를 사용하여 박막 구조가 에칭되는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는, 알루미늄, 구리, 텅스텐 중 어느 하나가 증착되는 것을 특징으로 한다.
본 발명에 있어, 상기 제 2 기판을 상기 제 1 기판으로부터 분리하는 단계에서는, 진공흡착 또는 트위저를 사용하여 상기 제 2 기판이 상기 제 1 기판으로부터 분리되는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 제조방법에 의하면, 반도체 소자의 박막 구조를 형성하는 단계 이전에 상기 제 1 기판의 일측 표면에 중공홈 구조를 형성한 후, 박막 구조가 형성된 상기 제 2 기판과 상기 제 1 기판을 용이하게 분리할 수 있어 높은 수율을 얻을 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 순서도이다..
도 2는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 중공홈이 형성된 제 1 기판의 단면을 도시한 개략도이다.
도 3는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 제 1 기판과 결합된 제 2 기판의 단면을 도시한 개략도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 에칭되어 실리콘층만 남겨진 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 5는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 박막 구조가 형성된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 6는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 붕소를 포함하는 p형 도펀트가 상기 박막 구조에 도핑된 후 열처리된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 7는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조의 일부가 식각된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 8는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조에 금속이 증착된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 9는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조의 측면부가 일부 식각된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 10는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 제 1 기판이 분리된 상기 제 2 기판의 단면을 도시한 개략도이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 중공홈이 형성된 제 1 기판의 단면을 도시한 개략도이다.
도 3는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 제 1 기판과 결합된 제 2 기판의 단면을 도시한 개략도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 에칭되어 실리콘층만 남겨진 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 5는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 박막 구조가 형성된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 6는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 붕소를 포함하는 p형 도펀트가 상기 박막 구조에 도핑된 후 열처리된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 7는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조의 일부가 식각된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 8는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조에 금속이 증착된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 9는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 박막 구조의 측면부가 일부 식각된 제 2 기판과 제 1 기판의 단면을 도시한 개략도이다.
도 10는 본 발명의 실시예에 따른 반도체 소자의 제조방법에서, 상기 제 1 기판이 분리된 상기 제 2 기판의 단면을 도시한 개략도이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 의도는 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 해석되어야 한다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는"이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계(S10), 중공홈이 형성된 제 1 기판의 일측 표면에 실리콘층을 포함하는 제 2 기판을 부착하는 단계(S20), 제 2 기판을 에칭하여 실리콘층만 남기는 단계(S30), 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40), 박막 구조가 형성된 제 2 기판을 제 1 기판으로부터 분리하는 단계(S50)로 구성될 수 있다.
도 1에서는 반도체 소자의 제조방법이 5 단계로 도시되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 세부 공정에 따라 분할되거나 반복되어 실시될 수 있으며, 이들은 모두 본 발명의 범위에 속한다고 볼 것이다. 편의상 이하에서는 도 2 내지 도 10을 5 단계로 설명한다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계(S10)는, 갈륨비소화합물 또는 갈륨질화물로 구성된 III-V족 화합물, 실리콘, 실리콘카바이드, 실리콘 산화물(SiOx)이나 알루미늄 산화물(AlOx) 중 하나가 기판으로 사용될 수 있다. 예를 들어, 반도체 공정에 일반적으로 사용되는 보론, 알루미늄, 갈륨, 인듐 원소를 포함한 p-type 또는 인, 안티몬, 비스무트 원소를 포함한 n-type 단결정 실리콘 기판이 사용될 수 있다. 또 다른 예로, LED 또는 디스플레이 TFT 공정에 일반적으로 사용되는 석영 또는 사파이어 기판이 사용될 수 있다.
본 발명의 일 실시예에 따른 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계(S10)는, 수산화칼륨, 수산화나트륨, EDP(Ethylenediamine pyrocatechol) 또는 수산화테트라메틸암모늄으로부터 선택되는 알칼리성 수산화물, 히드록실 아민 및 티오요소류를 함유한 알칼리성 수용액에 제 1 기판을 도포 또는 침지시켜 일정 시간 동안 유지한 후 세정하여 원하는 높이와 폭을 가지는 중공홈을 형성할 수 있다. 예를 들어, 0.1M 수산화칼륨이 포함된 수산화칼륨 표준 용액을 공정에 활용하여 1 마이크로미터 내지 50 마이크로미터의 높이를 가지는 중공홈을 형성할 수 있다.
도 3를 참조하면, 본 발명의 일 실시예에 따른 중공홈이 형성된 제 1 기판의 일측 표면에 실리콘층을 포함하는 제 2 기판을 부착하는 단계(S20)는, 실리콘 활성층(21), 제 1 절연막(22), 제 2 지지층(23)을 포함하는 SOI 기판을 제 2 기판(20)으로 사용할 수 있으며, 실리콘 활성층(21)의 공정과정에서 제 2 지지층(23)의 영향이 제 1 절연막(22)에 의해 차단되는 것을 특징으로 한다. 예를 들어, SOI 기판은, 실리콘 지지층의 상부에 실리콘 산화막이 형성되어 있고, 실리콘 산화막의 상부에 단결정 실리콘 활성층이 형성된 구조일 수 있다.
본 발명의 일 실시예에 따른 중공홈이 형성된 제 1 기판의 일측 표면에 실리콘층을 포함하는 제 2 기판을 부착하는 단계(S20)는 제 1 기판(10)과 제 2 기판(20)을 추가적인 중간층없이 가열 공정을 통한 화학적 결합으로 접합하는 퓨전 본딩으로 형성하는 것을 특징으로 한다. 예를 들어, 실리콘으로 구성된 제 1 기판(10)과 실리콘으로 구성된 제 2 기판(20)의 표면에 형성된 수산화기(-OH)가 가열을 통해 에테르 결합(-O-)를 형성하여 부착되어 공정이 간단하고, 추가적인 소재가 불필요하여 경제성이 상승할 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 제 2 기판을 에칭하여 실리콘층만 남기는 단계(S30)는, 수산화칼륨, 수산화나트륨, EDP(Ethylenediamine pyrocatechol) 또는 수산화테트라메틸암모늄으로부터 선택되는 알칼리성 수산화물, 히드록실 아민 및 티오요소류를 함유한 알칼리성 수용액에 제 2 기판(20)을 도포 또는 침지시켜 일정 시간 동안 유지한 후 세정하여 제 2 지지층(23)을 에칭할 수 있다. 예를 들어, 0.1M 수산화칼륨이 포함된 수산화칼륨 표준 용액을 공정에 활용하여 실리콘인 제 2 지지층(23) 전체를 에칭할 수 있다.
본 발명의 일 실시예에 따른 제 2 기판을 에칭하여 실리콘층만 남기는 단계(S30)는, 제 2 지지층(23)이 에칭된 후, 불화수소 화합물을 포함하는 수용액 또는 불화수소 화합물을 포함하는 가스를 사용하여 제 1 절연막(22)을 에칭할 수 있다. 예를 들어, 불화수소가 물에 49% 포함되고, 불화암모늄이 포함된 용액을 사용하여, 실리콘 산화물인 제 1 절연막(22)을 제거할 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 열산화 공정을 사용하여 실리콘 활성층(21)의 일부가 산화되어 제 2 절연막(24)이 형성될 수 있다. 예를 들어, 실리콘 활성층(21)이 800도 내지 1000도의 범위에서 산소 또는 물을 주입하여 가열되어 화학 반응을 통해 실리콘 산화물을 형성할 수 있다. 물을 주입할 경우 동일한 온도 조건에서 산소만 주입하는 경우보다 두께가 더 두꺼운 산화막을 형성할 수 있다.
본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 저온 화학기상증착(LPCVD)을 사용하여 실리콘 활성층(21)의 표면에 제 2 절연막(24). 질화막(25)이 형성되는 것을 특징으로 하며, 절연막과 질화막은 반복되어 추가로 적층될 수 있다. 예를 들어, 실리콘 산화물로 구성된 절연막은 TEOS(Tetra-Ethyl-Ortho-Silicate)를 열분해해서 형성할 수 있다. 또 다른 예로, 실리콘 질화물로 구성된 질화막은 실란 가스와 암모니아 가스를 반응시켜 형성할 수 있다.
도 6를 참조하면, 본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 붕소를 포함하는 p형 도펀트가 상기 박막 구조에 도핑된 후 열처리되는 것을 특징으로 한다. 예를 들어, 박막 구조의 표면에 마스크 물질인 감광막, 산화물, 질화물, 다결정 실리콘, 금속 박막 중 하나가 증착되고, 고진공 환경에서 삼불화붕소 가스가 이온화된 후 5000keV로 가속되어 박막층에 주입되고 열처리될 수 있다. 또 다른 예로, p형 도펀트로 작용하는 붕소의 농도를 달리하여, 여러 번 도핑하여 저항을 부분적으로 조절할 수 있다. 세부 공정에 따라 분할되거나 반복되어 실시될 수 있으며, 이들은 모두 본 발명의 범위에 속한다고 볼 것이다.
도 7를 참조하면, 본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 아르곤 또는 불소계 화합물 중 적어도 하나를 포함하는 반응가스를 사용하여 박막 구조가 에칭되는 것을 특징으로 한다. 예를 들어, 대기압이 0.01~0.1Torr인 조건에서 250~500V인 전압을 이용하여 사불화탄소 를 포함하는 반응가스를 이온화하여 실리콘 산화물을 에칭할 수 있다. 또 다른 예로, 사불화탄소와 산소를 포함하는 반응가스를 사용하여, 산소 농도에 따라, 반응 속도를 조절할 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 알루미늄, 구리, 텅스텐 중 어느 하나가 증착되는 것을 특징으로 한다. 예를 들어, 알루미늄, 구리, 텅스텐 중 하나를 포함하는 금속 타겟을 사용하여 아르곤 가스를 활용한 스퍼터링 공정을 통해 증착될 수 있다. 또 다른 예로, 알루미늄, 구리, 텅스텐 중 하나를 포함하는 금속 타겟을 활용하여 아크 방전을 통해 증발되어 증착될 수 있다.
도 9을 참조하면, 본 발명의 일 실시예에 따른 제 2 기판의 실리콘층 표면에 박막 구조를 형성하는 단계(S40)는, 아르곤 또는 불소계 화합물 중 적어도 하나를 포함하는 반응가스를 사용하여 실리콘 활성층의 일부가 에칭될 수 있다. 예를 들어, 대기압이 0.01~0.1Torr인 조건에서 250~500V의 전압을 이용하여 사불화탄소를 포함하는 반응가스를 이온화하여 박막 구조가 형성되지 않은 실리콘 활성층을 에칭할 수 있다. 실리콘 활성층의 일부를 에칭하여 박막 구조가 형성된 제 2 기판을 제 1 기판으로부터 분리하는 단계(S50)에서 용이하게 분리될 수 있다.
도 10을 참조하면, 박막 구조가 형성된 제 2 기판을 제 1 기판으로부터 분리하는 단계(S50)는, 진공흡착 또는 트위저를 사용하여 상기 제 2 기판이 상기 제 1 기판으로부터 분리되는 것을 특징으로 한다. 예를 들어, 제품을 흡착하여 고정해주는 기기인 진공 척을 이용하여 상기 제 1 기판을 흡착한 후, 상기 제 1 기판의 상부로 외력을 가하여 상기 제 2 기판으로 분리할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 제 1 기판
11 : 제 1 지지층
12 : 중공홈
20 : 제 2 기판
21 : 실리콘 활성층
22 : 제 1 절연막
23 : 제 2 지지층
24 : 제 2 절연막
25 : 질화막
26 : 도핑부
27 : 전극부
11 : 제 1 지지층
12 : 중공홈
20 : 제 2 기판
21 : 실리콘 활성층
22 : 제 1 절연막
23 : 제 2 지지층
24 : 제 2 절연막
25 : 질화막
26 : 도핑부
27 : 전극부
Claims (11)
- 제 1 기판의 일측 표면을 에칭하여 중공홈을 형성하는 단계;
상기 중공홈이 형성된 상기 제 1 기판의 일측 표면에 실리콘 활성층을 포함하는 제 2 기판을 부착하는 단계;
상기 제 2 기판을 에칭하여 실리콘 활성층만 남기는 단계;
상기 제 2 기판의 실리콘 활성층 표면에 적어도 하나의 층으로 구성되는 박막 구조를 형성하는 단계; 및
박막 구조가 형성된 상기 제 2 기판을 상기 제 1 기판으로부터 분리하는 단계;
를 포함하고,
상기 제 2 기판은,
상기 실리콘 활성층, 제 1 절연막 및 제 2 지지층을 포함하는 SOI(Silicon on Insulator) 기판을 사용하고,
상기 제1 절연막은,
상기 실리콘 활성층의 공정 과정에서 상기 제 2 지지층의 영향이 차단되도록 상기 제 2 지지층의 상부와 상기 실리콘 활성층의 하부에 형성되고,
상기 제 2 기판을 에칭하여 실리콘 활성층만 남기는 단계는,
알칼리성 수산화물, 알칼리성 수용액으로부터 적어도 하나를 활용하여 상기 제 2 지지층을 에칭하는 단계; 및
불화수소 화합물을 포함하는 수용액 또는 불화수소 화합물을 포함하는 가스를 사용하여 상기 제 1 절연막을 에칭하는 단계;
를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,
상기 제 1 기판은,
갈륨비소화합물 또는 갈륨질화물로 구성된 III-V족 화합물, 실리콘, 실리콘카바이드, 실리콘 산화물(SiOx)이나 알루미늄 산화물(AlOx)으로 구성되는 군 중에서 적어도 하나를 활용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,
상기 제 1 기판의 중공홈을 형성하는 단계에서는,
수산화칼륨, 수산화나트륨, EDP(Ethylenediamine pyrocatechol) 또는 수산화테트라메틸암모늄으로부터 선택되는 적어도 하나 이상의 알칼리성 수산화물, 히드록실 아민 및 티오요소류를 함유한 알칼리성 수용액을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1항에 있어서,
중공홈이 형성된 상기 제 1 기판과 상기 제 2 기판을 부착하는 단계에서는,
용융 본딩 또는 하이브리드 본딩 방식으로 부착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1항에 있어서,
상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는,
열산화 공정을 사용하여 실리콘 활성층의 일부가 산화되어 형성된 실리콘 산화물(SiOx)층과 저온 화학기상증착(LPCVD)을 사용하여 실리콘 활성층의 표면에 화학반응을 통해 형성된 실리콘 산화물(SiOx)층, 실리콘 질화물(SiNx)층을 상기 제 2 기판의 실리콘 활성층 표면에 적층시키는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 7항에 있어서,
상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는,
붕소를 포함하는 p형 도펀트가 상기 박막 구조에 도핑된 후 열처리되는 것을특징으로 하는 반도체 소자의 제조방법.
- 제 7항에 있어서,
상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는,
아르곤 또는 불소계 화합물 중 적어도 하나를 포함하는 반응가스를 사용하여 박막 구조가 에칭되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 7항에 있어서,
상기 제 2 기판의 일측 표면에 박막 구조를 형성하는 단계에서는,
알루미늄, 구리, 텅스텐 중 어느 하나가 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,
상기 제 2 기판을 상기 제 1 기판으로부터 분리하는 단계에서는,
진공흡착 또는 트위저를 사용하여 상기 제 2 기판이 상기 제 1 기판으로부터 분리되는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190173183A KR102250895B1 (ko) | 2019-12-23 | 2019-12-23 | 반도체 소자의 제조방법 |
| CN202011491189.0A CN113086942A (zh) | 2019-12-23 | 2020-12-16 | 半导体器件的制造方法 |
| DE102020216039.2A DE102020216039A1 (de) | 2019-12-23 | 2020-12-16 | Verfahren zum herstellen eines halbleiterbauelements |
| US17/130,335 US11667524B2 (en) | 2019-12-23 | 2020-12-22 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190173183A KR102250895B1 (ko) | 2019-12-23 | 2019-12-23 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102250895B1 true KR102250895B1 (ko) | 2021-05-12 |
Family
ID=75919063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190173183A KR102250895B1 (ko) | 2019-12-23 | 2019-12-23 | 반도체 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11667524B2 (ko) |
| KR (1) | KR102250895B1 (ko) |
| CN (1) | CN113086942A (ko) |
| DE (1) | DE102020216039A1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145786B1 (ko) * | 1993-12-28 | 1998-11-02 | 미타라이 하지메 | 반도체기판 및 그 제조방법 |
| US20060101912A1 (en) * | 2004-02-06 | 2006-05-18 | General Electric Company | Micromechanical device with thinned cantilever structure and related methods |
| KR100781474B1 (ko) * | 2000-09-21 | 2007-12-03 | 동경 엘렉트론 주식회사 | 산화막 에칭 방법 |
| KR20130041620A (ko) * | 2011-10-17 | 2013-04-25 | 서울옵토디바이스주식회사 | 에피층과 성장 기판 분리 방법 |
| KR101923671B1 (ko) | 2012-03-19 | 2018-11-29 | 서울바이오시스 주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5506035B2 (ja) * | 2010-02-23 | 2014-05-28 | 富士フイルム株式会社 | アクチュエータの製造方法 |
| FR2977073B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement |
| WO2014112430A1 (ja) * | 2013-01-15 | 2014-07-24 | 三菱瓦斯化学株式会社 | シリコンエッチング液およびエッチング方法並びに微小電気機械素子 |
| CN105190835B (zh) * | 2013-05-01 | 2018-11-09 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| WO2014206737A1 (en) * | 2013-06-27 | 2014-12-31 | Soitec | Methods of fabricating semiconductor structures including cavities filled with a sacrifical material |
| US9570351B2 (en) * | 2015-07-09 | 2017-02-14 | Hewlett Packard Enterprise Development Lp | Reusable semiconductor substrates |
| US10183862B2 (en) * | 2016-09-14 | 2019-01-22 | GM Global Technology Operations LLC | Method of strain gauge fabrication using a transfer substrate |
| US10112826B2 (en) * | 2016-11-29 | 2018-10-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming micro-electro-mechanical system (MEMS) device structure |
-
2019
- 2019-12-23 KR KR1020190173183A patent/KR102250895B1/ko active IP Right Grant
-
2020
- 2020-12-16 DE DE102020216039.2A patent/DE102020216039A1/de active Pending
- 2020-12-16 CN CN202011491189.0A patent/CN113086942A/zh active Pending
- 2020-12-22 US US17/130,335 patent/US11667524B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145786B1 (ko) * | 1993-12-28 | 1998-11-02 | 미타라이 하지메 | 반도체기판 및 그 제조방법 |
| KR100781474B1 (ko) * | 2000-09-21 | 2007-12-03 | 동경 엘렉트론 주식회사 | 산화막 에칭 방법 |
| US20060101912A1 (en) * | 2004-02-06 | 2006-05-18 | General Electric Company | Micromechanical device with thinned cantilever structure and related methods |
| KR20130041620A (ko) * | 2011-10-17 | 2013-04-25 | 서울옵토디바이스주식회사 | 에피층과 성장 기판 분리 방법 |
| KR101923671B1 (ko) | 2012-03-19 | 2018-11-29 | 서울바이오시스 주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210188628A1 (en) | 2021-06-24 |
| CN113086942A (zh) | 2021-07-09 |
| US11667524B2 (en) | 2023-06-06 |
| DE102020216039A1 (de) | 2021-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159466B2 (en) | Piezo resistance type semiconductor device and its manufacturing method | |
| US8199963B2 (en) | Microphone arrangement and method for production thereof | |
| CN108217581A (zh) | 一种mems压电传感器及其制作方法 | |
| JP4271751B2 (ja) | 電子装置および電子装置のためのメンブレンを形成する方法 | |
| KR102250895B1 (ko) | 반도체 소자의 제조방법 | |
| KR100904994B1 (ko) | 압력센서 제조방법 및 그 구조 | |
| US20050016288A1 (en) | Micromechanical apparatus, pressure sensor, and method | |
| US20040080004A1 (en) | Micromechanical component and corresponding production method | |
| CN104003350B (zh) | 一种体硅谐振式压力传感器的圆片级真空封装方法 | |
| US7439159B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulator (SOI) semiconductor devices | |
| US9556016B2 (en) | Capacitive MEMS sensor and method | |
| US8430255B2 (en) | Method of accurately spacing Z-axis electrode | |
| JP2006003102A (ja) | 半導体圧力センサーおよびその製造方法 | |
| JPH11186566A (ja) | 微小装置の製造方法 | |
| JPH10223914A (ja) | 半導体マイクロマシンの製造方法 | |
| JP6773437B2 (ja) | 応力センサ | |
| JP2000193548A (ja) | 半導体圧力センサ及びその製造方法 | |
| CN116553471A (zh) | 一种压力传感器芯片及制造方法 | |
| JP2005283354A (ja) | 静電容量型圧力センサおよびその製造方法 | |
| JP2012242211A (ja) | 圧力検出素子の製造方法 | |
| JP2011075400A (ja) | 圧力センサおよびその製造方法 | |
| JPH07260821A (ja) | 半導体センサ | |
| US20140256114A1 (en) | Silicon-on-insulator channels | |
| JP2009139341A (ja) | 圧力センサの製造方法、圧力センサ、半導体装置、電子機器 | |
| JPH07140166A (ja) | 加速度センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |