CN102354659B - 掩膜成核消除方法以及选择性外延生长方法 - Google Patents

掩膜成核消除方法以及选择性外延生长方法 Download PDF

Info

Publication number
CN102354659B
CN102354659B CN201110341975.7A CN201110341975A CN102354659B CN 102354659 B CN102354659 B CN 102354659B CN 201110341975 A CN201110341975 A CN 201110341975A CN 102354659 B CN102354659 B CN 102354659B
Authority
CN
China
Prior art keywords
mask
parameter
epitaxial growth
nucleation
selective epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110341975.7A
Other languages
English (en)
Other versions
CN102354659A (zh
Inventor
王灼平
黄锦才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110341975.7A priority Critical patent/CN102354659B/zh
Publication of CN102354659A publication Critical patent/CN102354659A/zh
Application granted granted Critical
Publication of CN102354659B publication Critical patent/CN102354659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种掩膜成核消除方法以及选择性外延生长方法。根据本发明的选择性外延生长中的掩膜成核消除方法包括:利用SiOxNy化合物作为掩膜层材料,其中SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于SiON和氮化硅SiN中的硅含量,并且其中参数x和参数y为有理数。通过降低掩膜层材料中的硅含量可以有效地减少成核点,抑制掩膜上的成核,进而有效地控制了硅对掩膜硅化物的选择性。

Description

掩膜成核消除方法以及选择性外延生长方法
技术领域
本发明涉及半导体设计及制造领域,更具体地说,本发明涉及一种掩膜成核消除方法以及采用该掩膜成核消除方法的选择性外延生长方法。
背景技术
外延生长(epitaxialgrowth)用于在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层的方法。对外延片检查包括表面质量的检查;具体地说,优良的外延片不应有突起点、凹坑等。
根据生长方法可以将外延工艺分为两大类:全外延(BlanketEpi)和选择性外延(SelectiveEpi)。选择性外延工艺中需要用到刻蚀性气体氯化氢(盐酸HCl)。并且,外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现,所用气体一般为含氯(Cl)的硅源气体DCS,利用反应中Cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性。
图1和图2示意性地示出了根据现有技术的一种选择性外延生长方法的示意图。首先,盐酸HCl刻蚀未覆盖掩膜M的硅片区域内的缓冲氧化层(自然氧化层),使得底层硅衬底表面暴露出来,随后再进行SiGe外延。在如图1所示的选择性外延生长方法中,形成了图案的掩膜M涂覆在硅片BS上,该掩膜M的材料为硅化物,例如氮氧化硅SiON,氮化硅SiN等。此后,如图2所示,利用盐酸HCl刻蚀掩膜M,使得掩膜M中的硅元素被盐酸HCl中的Cl-离子带出掩膜表面,并落在掩膜M未覆盖的硅片表面区域上。从而实现了选择性外延生长。
但是,在利用图1所示的选择性外延生长方法实现外延生长时,在掩膜M上会出现并不期望的成核现象。这是选择性外延生长方法中的一个固有缺陷。
因此,希望能够提出一种防止或消除掩膜M上的成核现象的掩膜成核消除方法以及相应的选择性外延生长方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种防止或消除掩膜上的成核现象的掩膜成核消除方法以及相应的选择性外延生长方法。
根据本发明的第一方面,提供了一种一种选择性外延生长中的掩膜成核消除方法,其包括:利用SiOxNy化合物作为掩膜层材料,其中SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于SiON和氮化硅SiN中的硅含量,并且其中参数x和参数y为有理数。
优选地,在上述选择性外延生长中的掩膜成核消除方法中,对于参数x和参数y,参数x不小于1,并且参数y不小于1。
可选地,优选地,在上述选择性外延生长中的掩膜成核消除方法中,对于参数x和参数y,x+y不小于2.5。
可选地,优选地,在上述选择性外延生长中的掩膜成核消除方法中,对于参数x和参数y,5≥x+y≥3。从而,使得能够在有效防止掩膜成核的情况下保持选择性外延生长的效率。
在根据本发明的第一方面的掩膜成核消除方法中,通过降低掩膜层材料中的硅含量可以有效地减少成核点(抑制掩膜上的成核),进而有效地控制了硅对掩膜硅化物的选择性。
根据本发明的第二方面,提供了一种选择性外延生长方法,其采用了根据本发明第一方面所述的选择性外延生长中的掩膜成核消除方法。
具体地说,提供了一种选择性外延生长方法,其包括:掩膜提供步骤,用于利用SiOxNy化合物作为掩膜层材料,其中SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于SiON和氮化硅SiN中的硅含量,并且其中参数x和参数y为有理数;掩膜刻蚀步骤,用于形成掩膜图案;以及外延步骤,用于利用盐酸执行外延生长。
优选地,对于参数x和参数y,参数x不小于1,并且参数y不小于1。
可选地,优选地,对于参数x和参数y,x+y不小于2.5。
可选地,优选地,对于参数x和参数y,5≥x+y≥3。从而,使得能够在有效防止掩膜成核的情况下保持选择性外延生长的效率。
由于采用了根据本发明第一方面所述的选择性外延生长中的掩膜成核消除方法,因此,本领域技术人员可以理解的是,根据本发明第二方面的选择性外延生长方法同样能够实现根据本发明的第一方面的选择性外延生长中的掩膜成核消除方法所能实现的有益技术效果。即,通过降低掩膜层材料中的硅含量可以有效地减少成核点(抑制掩膜上的成核),进而有效地控制了硅对掩膜硅化物的选择性。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据现有技术的选择性外延生长方法的示意图。
图2示意性地示出了根据现有技术的选择性外延生长方法的示意图。
图3示意性地示出了用于说明根据本发明实施例的选择性外延生长方法的示意图。
图4示意性地示出了用于说明根据本发明实施例的选择性外延生长方法的示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图3和图4示意性地示出了用于说明根据本发明实施例的选择性外延生长方法的示意图。
在本发明实施例的选择性外延生长方法中,采用了一种掩膜成核消除方法,具体地说,在原来的氮氧化硅SiON、氮化硅SiN掩膜层材料基础上,开发一种新的SiOxNy化合物掩膜层材料(如图3所示),以解决成核问题造成的缺陷,其中新的SiOxNy中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于原来的SiON和氮化硅SiN中的硅含量。
接下来,将更具体地说明本发明的原理。
参见图4,选择性外延生长区域是由强烈的盐酸HCl(浓盐酸HC)刻蚀出来的;此工艺部分蚀刻SiON掩膜层表面,导致硅自由键变多。此后,通过实验,本发明的发明人有利地发现SiON掩膜层内的未饱和的自由键是掩膜成核的根本原因。尤其地,如下表所示,硅元素与硅元素之间的化学键(“Si-Si”的化学键)具有很低的键能,“Si-Si-”自由键很容易作为一个成核点。
化学键 键能(kJ/mol)
Si-Si 222
Si-N 355
Si-O 452
由此,本发明的发明人有利地发现,通过降低掩膜层材料中的硅含量可以有效地减少成核点(抑制掩膜上的成核),进而有效地控制了硅对掩膜硅化物的选择性。
相应地,如上所述,本发明采用了新的SiOxNy化合物掩膜层材料(如图3所示),以解决成核问题造成的缺陷,其中新的SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于现有技术中的SiON和氮化硅SiN中的硅含量。
更具体地说,参数x和参数y为有理数。在一个具体示例中,x不小于1,并且y不小于1。在另一个实施例中,x+y不小于2。在一个优选实施例中,x+y不小于2.5。
而且,在一个优选实施例中,5≥x+y≥3,从而使得能够在有效防止掩膜成核的情况下保持选择性外延生长的效率。
在本发明的一个具体实施例中,提供了一种具体的选择性外延生长方法,其具体地可包括:掩膜提供步骤,该步骤有利地利用了上述新的SiOxNy化合物材料作为掩膜材料;掩膜刻蚀步骤,用于形成掩膜图案;外延步骤,用于利用盐酸执行外延生长。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种选择性外延生长中的掩膜成核消除方法,其特征在于包括:利用SiOxNy化合物作为掩膜层材料,其中SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于SiON和氮化硅SiN中的硅含量,并且其中参数x和参数y为有理数;对于参数x和参数y,x+y不小于2.5。
2.根据权利要求1所述的选择性外延生长中的掩膜成核消除方法,其特征在于,对于参数x和参数y,5≥x+y≥3。
3.一种选择性外延生长方法,其特征在于包括:
掩膜提供步骤,用于利用SiOxNy化合物作为掩膜层材料,其中SiOxNy化合物中参数x和y的选择使得SiOxNy化合物掩膜层材料中的硅含量低于SiON和氮化硅SiN中的硅含量,并且其中参数x和参数y为有理数;
掩膜刻蚀步骤,用于形成掩膜图案;以及
外延步骤,用于利用盐酸执行外延生长;
对于参数x和参数y,x+y不小于2.5。
4.根据权利要求3所述的选择性外延生长方法,其特征在于,对于参数x和参数y,5≥x+y≥3。
CN201110341975.7A 2011-11-02 2011-11-02 掩膜成核消除方法以及选择性外延生长方法 Active CN102354659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110341975.7A CN102354659B (zh) 2011-11-02 2011-11-02 掩膜成核消除方法以及选择性外延生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110341975.7A CN102354659B (zh) 2011-11-02 2011-11-02 掩膜成核消除方法以及选择性外延生长方法

Publications (2)

Publication Number Publication Date
CN102354659A CN102354659A (zh) 2012-02-15
CN102354659B true CN102354659B (zh) 2016-05-11

Family

ID=45578197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110341975.7A Active CN102354659B (zh) 2011-11-02 2011-11-02 掩膜成核消除方法以及选择性外延生长方法

Country Status (1)

Country Link
CN (1) CN102354659B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0388733A1 (en) * 1989-03-09 1990-09-26 Fujitsu Limited Method of fabricating semiconductor devices
CN1213081A (zh) * 1997-07-25 1999-04-07 摩托罗拉半导体公司 电子器件及为电子器件形成膜的方法
US6001541A (en) * 1998-03-27 1999-12-14 Micron Technology, Inc. Method of forming contact openings and contacts
CN1258094A (zh) * 1998-11-26 2000-06-28 索尼株式会社 氮化物半导体的生长方法、半导体器件及其制造方法
CN1490844A (zh) * 2002-10-16 2004-04-21 中国科学院半导体研究所 氮化镓及其化合物半导体的横向外延生长方法
US6846359B2 (en) * 2002-10-25 2005-01-25 The Board Of Trustees Of The University Of Illinois Epitaxial CoSi2 on MOS devices
WO2005088687A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 窒化ガリウム系半導体基板の作製方法
CN1934671A (zh) * 2004-03-29 2007-03-21 住友电气工业株式会社 碳系材料突起的形成方法及碳系材料突起
CN101303860A (zh) * 2007-02-05 2008-11-12 Sae磁学(香港)有限公司 被保护的磁读写头或磁记录介质及其形成方法
CN101661900A (zh) * 2008-08-26 2010-03-03 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543207B1 (ko) * 2003-06-30 2006-01-20 주식회사 하이닉스반도체 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
WO2010061617A1 (ja) * 2008-11-28 2010-06-03 国立大学法人山口大学 半導体発光素子及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0388733A1 (en) * 1989-03-09 1990-09-26 Fujitsu Limited Method of fabricating semiconductor devices
CN1213081A (zh) * 1997-07-25 1999-04-07 摩托罗拉半导体公司 电子器件及为电子器件形成膜的方法
US6001541A (en) * 1998-03-27 1999-12-14 Micron Technology, Inc. Method of forming contact openings and contacts
CN1258094A (zh) * 1998-11-26 2000-06-28 索尼株式会社 氮化物半导体的生长方法、半导体器件及其制造方法
CN1490844A (zh) * 2002-10-16 2004-04-21 中国科学院半导体研究所 氮化镓及其化合物半导体的横向外延生长方法
US6846359B2 (en) * 2002-10-25 2005-01-25 The Board Of Trustees Of The University Of Illinois Epitaxial CoSi2 on MOS devices
WO2005088687A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 窒化ガリウム系半導体基板の作製方法
CN1934671A (zh) * 2004-03-29 2007-03-21 住友电气工业株式会社 碳系材料突起的形成方法及碳系材料突起
CN101303860A (zh) * 2007-02-05 2008-11-12 Sae磁学(香港)有限公司 被保护的磁读写头或磁记录介质及其形成方法
CN101661900A (zh) * 2008-08-26 2010-03-03 株式会社瑞萨科技 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102354659A (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
CN102169853B (zh) 集成电路结构的形成方法
CN102931083B (zh) 半导体器件及其制造方法
JP2006186240A5 (zh)
US9419074B2 (en) Non-planar semiconductor device with aspect ratio trapping
CN103117243A (zh) 反调sti形成
TW200746430A (en) Method of manufacturing semiconductor device, and semiconductor device
US10043663B2 (en) Enhanced defect reduction for heteroepitaxy by seed shape engineering
KR20060126968A (ko) 격자 조절 반도체 기판의 형성 방법
CN110739272A (zh) 一种与堆叠纳米线或片兼容的输入输出器件及制备方法
CN105097520B (zh) 半导体结构的形成方法
CN202585379U (zh) 一种隔离区、半导体器件
CN106783533B (zh) 含Al氮化物半导体结构及其外延生长方法
CN103390558B (zh) 晶体管的形成方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN102354659B (zh) 掩膜成核消除方法以及选择性外延生长方法
CN102790014A (zh) 经受应力的半导体器件及其制造方法
WO2017067157A1 (zh) 一种提高锗硅源漏区质量的制造方法
CN103943494A (zh) 选择性外延生长工艺的前处理方法及半导体器件制造方法
CN102931082B (zh) 半导体器件及其制造方法
JP5397253B2 (ja) 半導体基板の製造方法
US7217634B2 (en) Methods of forming integrated circuitry
CN106783859A (zh) 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
CN106856191B (zh) 半导体结构及其形成方法
JP2006216632A (ja) Soiウエハの製造方法
KR20140040624A (ko) 헤테로에피택셜 단결정의 제조 방법, 헤테로 접합 태양 전지의 제조 방법, 헤테로에피택셜 단결정, 헤테로 접합 태양 전지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140506

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140506

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant