KR20080035978A - Ｍｅｍｓ디바이스 및 그 제조 방법 - Google Patents

Ｍｅｍｓ디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20080035978A
KR20080035978A KR1020070105194A KR20070105194A KR20080035978A KR 20080035978 A KR20080035978 A KR 20080035978A KR 1020070105194 A KR1020070105194 A KR 1020070105194A KR 20070105194 A KR20070105194 A KR 20070105194A KR 20080035978 A KR20080035978 A KR 20080035978A
Authority
KR
South Korea
Prior art keywords
fixed electrode
electrode
wiring
movable electrode
mems device
Prior art date
Application number
KR1020070105194A
Other languages
English (en)
Inventor
쇼고 이나바
아키라 사토
도루 와타나베
다케시 모리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080035978A publication Critical patent/KR20080035978A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

구조체의 기계적인 특성을 유지하면서 전기적 저항값을 경감하여, 뛰어난 동작 특성이 있는 MEMS 디바이스, 및 그 제조 방법을 제공한다.
실리콘 기판(1)상에 형성된 다결정 실리콘으로 이루어지는 고정 전극(10)과 실리콘 기판(1)상에 형성된 질화막(3)으로 간극을 설치하여 기계적으로 가동 상태로 배치된 다결정 실리콘으로 이루어지는 가동 전극(20)과 가동 전극(20)의 주위에 형성되는 한편 고정 전극(10)의 일부를 덮도록 형성된 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24), 및 보호막(19)이 이 순서로 적층된 배선 적층부를 가지고, 고정 전극(10)의 상기 배선 적층부에 덮인 부분이 실리사이드화 되어 실리사이드 부분(25)이 형성되어 있다.

Description

ＭＥＭＳ디바이스 및 그 제조 방법{MEMS DEVICE AND FABRICATION METHOD THEREOF}
본 발명은, 실리콘 기판상에 반도체 제조 프로세스를 이용하여 형성되는 가동 전극이나 고정 전극 등의 구조체를 구비한 MEMS 디바이스 및 그 제조 방법에 관한 것이다.
미세 가공 기술의 진전에 따라, 반도체 제조 프로세스를 이용하여 형성되는 가동 전극과 고정 전극으로 이루어지는 미소한 구조체를 구비한 전기 기계계 디바이스, 예를 들면, 공진기, 필터, 센서, 모터 등의 이른바 MEMS (Micro Electro Mechanical System) 디바이스가 주목을 받고 있다. MEMS 디바이스는 반도체 제조 프로세스를 이용하여 제조됨으로써, 예를 들면 CMOS(Complementary Metal oxide Semiconductor)와 복합 디바이스를 형성하는 것도 가능하기 때문에, 근년 점점 높아지는 전자 기기에 대한 소형화와 고기능화의 요구에 부응할 수 있는 디바이스로서 기대되고 있다.
이러한 전자 기기의 고기능화에 대한 요구에 따라, MEMS 디바이스에는 정밀한 전류값의 제어나 전기적인 고속화가 필요하며, MEMS 디바이스의 회로를 구성하 는 구조체나 배선 등에 대하여 한층 저저항화가 요구되고 있다. 예를 들면, 무선 통신용의 RF(Radio Frequency) - MEMS 등의 고주파수 대역에서 취급되는 MEMS 디바이스는, 삽입 손실이 크면 특성 그 자체의 열화와 직결되기 때문에, MEMS 디바이스의 회로 전체에 있어서의 저항값을 최대한 억제할 필요가 있다.
MEMS 디바이스의 제조 방법의 일례를 설명하면, 우선, 실리콘(Si) 등의 반도체 기판상에, 고정 전극과, 일부가 희생층상에 형성된 형태의 가동 전극을 형성하고, 또한 고정 전극 및 가동 전극 위에 배선을 포함한 배선 적층부를 형성한다. 그리고, 배선 적층부 및 희생층의 일부를 에칭(릴리스 에칭)으로 제거하여 가동 전극을 릴리스함으로써, 기계적으로 가동 상태의 가동 전극을 형성한다.
그런데, MEMS 디바이스 회로에 있어서의 배선은, 일반적으로 통상적인 반도체 제조와 같이 스퍼터링법이나 CVD(Chemical Vapor Deposition)법 혹은 진공 증착법 등으로 알루미늄(Al) 등의 금속을 퇴적(堆積)시키고 패터닝함으로써 형성되므로 저저항이 된다. 이에 대하여, MEMS 디바이스의 가동 전극이나 고정 전극 등의 구조체는, 실리콘을 퇴적시키고 패터닝형성한 다음에, 반도체인 실리콘의 저저항화를 도모하기 위한 어떤 처리를 할 필요가 있다. 실리콘으로 이루어진 구조체의 저저항화를 도모하는 처리 방법으로서는, 실리콘막에 인 이온(예를 들면, 31P+) 등의 불순물 이온을 이온 주입하여 확산층을 형성하는 방법이 알려져 있다(예를 들면 특허 문헌 1을 참조).
또, 구조체의 더욱 저저항화를 도모하는 방법으로서 예를 들면 특허 문헌 1 이나 특허 문헌 2에, 스퍼터링법이나 CVD법 혹은 진공 증착법 등으로 실리콘막상에 금속을 퇴적시키고 고온으로 어닐링 함으로써, 금속인 티탄과 접하는 실리콘을 확산시켜 합금화 시키는 이른바 실리사이드화 하는 방법이 개시되어 있다. 예를 들면 티탄(Ti)으로 실리사이드화 된 실리사이드 부분(TiSi)은 약 10-5Ωm의 비저항을 가지고, 이값은 불순물 이온 주입에 의한 확산층의 약 100분의 1이다.
[특허 문헌 1: 일본국 특허 공개 2004－221853호 공보]
[특허 문헌 2: 일본국 특허 공개 2001－264677호 공보]
상기한 바와 같이, 실리콘으로 이루어진 구조체에 불순물 이온을 주입하여 확산층을 형성하는 방법으로서는, 구조체의 저항값을 고주파대에서 취급되는 MEMS 디바이스가 요구하는 저항값까지 저감시키는 것이 어렵다. 한편, 실리콘으로 이루어진 구조체를 실리사이드화 하는 방법은 구조체의 대폭적인 저저항화에 있어서 유효한 방법이지만, 실리사이드용 금속 종류에 따라서는, 배선 적층부의 일부 및 희생층을 에칭으로 제거하여 가동 전극을 릴리스할 때에, 실리사이드 부분이 에칭액으로 용해될 우려가 있다. 실리사이드 부분이 용해되었을 경우에는, 오히려 저항값이 상승하거나 구조체가 얇아지고 기계적인 강도가 저하하게 되거나 하기 때문에, MEMS 디바이스의 전기적 및 기계적인 특성의 변동이 생겨서 원하는 특성을 얻을 수 없다는 문제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 그 목적은 구조체의 기계적인 특성을 유지하면서 전기적인 저항값을 경감하여, 뛰어난 동작 특성을 갖는 MEMS 디바이스 및 그 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명의 MEMS 디바이스는, 반도체 기판상에 형성된 실리콘으로 이루어진 고정 전극과 반도체 기판과 간극을 설치하여 기계적으로 가동 상태로 배치된 실리콘으로 이루어진 가동 전극과, 가동 전극의 주위에 형성되고, 또한, 고정 전극의 일부를 덮도록 형성된 배선 적층부로서, 배선을 포함한 배선 적층부를 가지고, 고정 전극 또는 가동 전극에 불순물 이온이 주입되고, 또한, 고정 전극의 배선 적층부에 덮인 부분이 적어도 일부가 실리사이드화 되어 있는 것을 특징으로 한다.
이 구성에 의하면, 가동 전극 또는 고정 전극이, 불순물 이온 주입에 의하여 저저항화가 되어 있다. 특히, 가동 전극과 고정 전극의 MEMS 디바이스가 제조되는 과정에서, 배선 적층부의 일부를 릴리스 에칭함으로써 가동 전극을 릴리스할 때에 릴리스 에칭액에 노출되는 부분, 즉, 실리사이드화가 어려운 부분의 저저항화가 도모되고 있다. 이에 의하여, MEMS 디바이스의 회로 전체의 저항값이 경감되는 효과를 갖는다.
게다가, 상기 구성의 MEMS 디바이스는, 고정 전극의 배선 적층부에 덮인 부분이 적어도 일부가 실리사이드화 되어 있다. 즉, 가동 전극을 릴리스할 때에, 릴리스 에칭액이 접하지 않는 부분이 실리사이드화 되어 있다. 이에 의하여, 실리사이드용 금속으로 어떠한 금속을 적용해도, 고정 전극의 실리사이드 부분이, 예를 들면 불화 수소계의 릴리스 에칭액으로 용해되지 않고, 고정 전극의 저저항화를 도모할 수 있다. 실리사이드화 된 실리콘은, 예를 들면 인 이온 등의 불순물 이온 주입만을 했을 경우와 비교하여, 비저항을 약 100분의 1로 할 수 있고, 저항값의 대폭적인 경감을 도모할 수 있다.
따라서, 상기 구성의 MEMS 디바이스에 의하면, MEMS 디바이스의 회로 전체의 저항값을 대폭 경감할 수 있으며, MEMS 디바이스 동작시의 삽입 손실이나 통과 특성을 개선할 수 있기 때문에, 고주파 디바이스 등으로 적용 가능한 뛰어난 동작 특 성이 있는 MEMS 디바이스를 제공할 수 있다.
본 발명의 MEMS 디바이스는, 고정 전극의 배선 적층부 외부로 배치된 부분과 가동 전극의 한쪽 또는 양쪽이 모두 실리사이드화 되어 있는 것을 특징으로 한다.
이때, 실리사이드화에 사용되는 실리사이드용 금속이, 텅스텐(W), 또는 몰리브덴(Mo)이 바람직하다.
이 구성에 의하면, MEMS 디바이스의 구조체인 고정 전극과 가동 전극이, 배선 적층부의 외부에 배치된 구조체 및 그 일부분을 포함한 대략 모두가 실리사이드화 된 실리사이드 부분을 가지는 구성으로 하는 것도 가능하다. 이에 의하여, MEMS 디바이스의 회로 전체에 있어서 더욱 현저한 저저항화를 도모할 수 있다.
이때, 실리사이드용 금속으로서 텅스텐 또는 몰리브덴을 이용한 구성으로 하면, 텅스텐 또는 몰리브덴으로 실리사이드화 된 실리사이드 부분은, 예를 들면 볼화 수소계의 릴리스 에칭액에 대하여 특히 용해되기가 어렵다. 따라서, MEMS 디바이스를 제조하는 과정에 있어서 가동 전극을 릴리스할 때에, 릴리스 에칭액에 접하는 부분의 구조체를 안정적으로 실리사이드화 할 수 있기 때문에, 더욱 저항값이 저감된 MEMS 디바이스를 안정적으로 제조할 수 있다.
본 발명은, 반도체 기판상에 형성된 실리콘으로 이루어진 고정 전극과 반도체 기판에 간극을 설치하여 기계적으로 가동 상태로 배치된 실리콘으로 이루어진 가동 전극과 가동 전극 주위에 형성되고 또한, 고정 전극의 일부를 덮도록 형성된 배선 적층부이며, 배선을 포함한 배선 적층부를 가지는 MEMS 디바이스의 제조 방법으로서, 반도체 기판상에 고정 전극을 형성하는 공정과 일부가 희생층상에 형성된 양태로 가동 전극을 형성하는 공정과, 고정 전극 및 가동 전극 위에 배선 적층부를 형성하는 공정과, 배선 적층부 및 희생층의 일부를 에칭으로 제거하여 가동 전극을 릴리스하는 공정을 가지고, 고정 전극을 형성하는 공정과 가동 전극을 형성하는 공정의 한쪽 또는 양쪽의 공정에 있어서, 고정 전극 또는 가동 전극에 불순물 이온을 이온 주입하는 공정을 포함하고, 또한, 고정 전극을 형성하는 공정에 있어서, 고정 전극의 배선 적층부에 덮인 부분에 적어도 일부가 실리사이드화 되는 공정을 포함하는 것을 특징으로 한다.
이 제조 방법에 의하면, 가동 전극 또는 고정 전극에 불순물 이온을 이온화 함으로써, 가동 전극 또는 고정 전극의 저저항화를 도모할 수 있다. 특히, 가동 전극을 릴리스하는 공정에 있어서, 릴리스 에칭액이 접하기 때문에 실리사이드화가 곤란한 부분의 저저항화를 도모할 수 있다. 따라서, MEMS 디바이스의 회로 전체의 저항이 경감되어 뛰어난 동작 특성이 있는 MEMS 디바이스의 제조를 제공한다.
또, 가동 전극을 릴리스할 경우에, 릴리스 에칭액이 접하지 않는 부분이 실리사이드화 되어 있으므로, 실리사이드용 금속으로서 어떠한 금속을 적용해도, 고정 전극이 릴리스 에칭액으로 용해되지 않는다. 이에 의하여, 실리사이드 부분이 용해하고 고정 전극의 저항값이 상승하거나 고정 전극의 기계적 강도가 저하하는 것을 방지할 수 있다. 따라서, 실리사이드화 된 고정 전극을 안정적으로 형성할 수 있으며, MEMS 디바이스의 회로 전체 저항값을 대폭 경감할 수 있기 때문에, 뛰어난 동작 특성이 있는 MEMS 디바이스를 제조할 수 있다.
본 발명의 MEMS 디바이스의 제조 방법에서는, 고정 전극을 형성하는 공정과 상기 가동 전극을 형성하는 공정과의 한쪽 또는 양쪽 공정에 있어서, 상기 고정 전극의 상기 배선 적층부의 외부에 배치되는 부분과 상기 가동 전극과의 한쪽 또는 양쪽을 실리사이드화 하는 공정을 포함하는 것을 특징으로 한다.
또, 본 발명에서는 실리사이드화에 이용하는 실리사이드용 금속에, 텅스텐(W), 또는 몰리브덴(Mo)을 이용하는 것이 바람직하다.
이 구성에 의하면, 고정 전극 및 가동 전극 등의 MEMS 디바이스 구조체의 대략 모두를 실리사이드화 하여 실리사이드 부분을 형성하는 것도 가능하다. 이에 의하여, MEMS 디바이스의 회로 전체의 보다 현저한 저저항화를 도모할 수 있다.
이때, 실리사이드용 금속으로서 텅스텐 또는 몰리브덴을 이용하는 구성으로 하면, 텅스텐과 몰리브덴을, 불화 수소계의 릴리스 에칭액에 특히 용해하기 어렵다. 따라서, 가동 전극을 릴리스하는 공정에 있어서, 릴리스 에칭액에 접하는 부분의 구조체를 안정적으로 실리사이드화 할 수 있기 때문에, 더욱 저항값이 저감된 MEMS 디바이스를 안정적으로 제조할 수 있다.
이하, 본 발명의 MEMS 디바이스 및 그 제조 방법의 실시 형태에 대하여 설명한다.
[제1 실시 형태]
우선, MEMS 디바이스의 제1 실시 형태에 대하여 도면을 따라 설명한다. 도 1(a)는, 본 발명에 관련되는 MEMS 디바이스에 적합한 실시 형태의 구성을 나타낸 평면도이고, 도 1(b)는 도 1(a)의 A－A선 단면도이다.
도 1에 나타낸 MEMS 디바이스(30)는, 실리콘 기판(1)상에, 고정된 상태로 설치되어, 고정 전극(10)과 이 고정 전극(10)의 일부가 위쪽으로 적층된 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24), 보호막(19)으로 이루어지는 배선 적층부를 가진다. 또, 배선 적층부의 대략 중앙에 형성된 공간으로의 개구부 C1 내에 가동 상태로 설치된 가동 전극(20)을 구비한다. 고정 전극(10)의 배선 적층부에 덮인 부분은, 표면이 실리사이드화 되어 실리사이드 부분(25)이 형성되어 있다.
실리콘 기판(1)상에는, 산화 실리콘막(SiO2, 예를 들면, 열산화막)인 절연막(2)과 질화 실리콘(SiN) 등으로 이루어지는 질화막(3)이, 이 순서로 적층되어 있다. 질화막(3)상에는, CVD법 등으로 다결정 실리콘막을 적층시켜 패터닝함으로써 형성된 고정 전극(10)이 설치되어 있다. 고정 전극(10)은, 패터닝되기 전의 다결정 실리콘막을 퇴적시킨 단계에서, 다결정 실리콘막에 인 이온 등의 불순물 이온이 이온 주입되어 있다. 또, 고정 전극(10)은, 후술하는 배선 적층부에 형성된 개구부 C1에 노출된 부분과 개구부 C1로부터 소정의 면적을 덮도록 희생층(11) 및 층간막(12)이 1차 적층된 부분과 실리사이드용의 금속으로 실리사이드화 된 실리사이드 부분(25)을 가진다.
이와 같이, 다결정 실리콘으로 이루어지는 고정 전극(10)은, 불순물 이온의 이온 주입이 실시된 후에, 일부가 실리사이드화 되어 실리사이드 부분(25)이 형성되어 있다. 이에 의하여, 다결정 실리콘에 불순물 이온의 이온 주입만을 행했을 경 우와 비교하면, 고정 전극(10)의 시트 저항값을 약 100분의 1로 저감할 수 있게 된다. 따라서, MEMS 디바이스(30)는, 동작시켰을 때의 삽입 손실이나 통과 특성 등의 개선을 도모할 수 있고, 고주파 디바이스 등에 적용 가능한 뛰어난 동작 특성이 있다.
고정 전극(10)의 실리사이드 부분(25)상 및 희생층(11)과 층간막(12)이 순차 적층된 부분 위에는, 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24)이 이 순서대로 적층된 배선 적층부를 가진다. 제1 층간 절연막(13)의 일부가 패터닝되어 고정 전극(10)과 제1 배선층(23)이 도통한다. 또, 제2 층간 절연막(14)의 일부가 패터닝되어 제1 배선층(23)과 제2 배선층(24)이 도통한다. 제2 배선층(24)상에는, 보호막(패시베이션막)(19)이 적층되어 있다.
또한, 본 실시 형태에서는, 제1 층간 절연막(13)상에, 제2 층간 절연막(14) 을 끼워서 제1 배선층(23)과 제2 배선층(24)의 두 개의 배선층을 가지는 배선 적층부 구성을 설명하지만, 이에 한정되지 않고, 하나 또는 셋 이상의 배선층을 가지고 구성된 배선 적층부로 하는 것도 가능하다.
희생층(11), 층간막(12), 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24), 보호막(19)이 이 순서대로 적층된 배선 적층부의 대략 중앙에는, 원통 형상 혹은 구형 모양의 오목부인 개구부 C1이 형성되어 있다. 이 개구부 C1의 오목한 밑부분에는, CVD법 등으로 다결정 실리콘막을 적층시켜 패터닝함으로써 형성된 가동 전극(20)이 구비되어 있다. 가동 전극(20)은, 일부가 질화막(3)상에 지지를 받아 가동 전극(20)의 아래쪽 부분의 희생층(11)이 제거됨으로 써, 질화막(3) 및 고정 전극(10)과 소정의 틈새를 가지고 가동 상태로 설치되어 있다. 또, 가동 전극(20)은, 패터닝되기 전의 다결정 실리콘막을 퇴적시킨 단계에서, 다결정 실리콘막에 인 이온 등의 불순물 이온이 이온 주입된다.
다음으로, 상기의 구성을 가지는 MEMS 디바이스(30) 동작의 일례에 대하여 설명한다. 본 실시 형태에서는, 고정 전극(10)의, 가동 전극(20)을 끼워넣은 양측에 형성된 한쪽을 구동 전극, 다른 쪽을 검출 전극으로서 설명한다. 또, 가동 전극(20)에는 적절한 직렬 바이어스 전압이 인가되어 있다.
MEMS 디바이스(30)의 고정 전극(10)의 구동 전극 측에 구동 전압을 주입하면, 고정 전극(10)과 가동 전극(20) 사이에 전위차이가 생기고 이에 따라 전하가 축전된다. 이 전위 시간 변화, 혹은 축전되는 전하의 시간 변화에 의하여, 통상의 커패시터와 같이, 고정 전극(10)의 구동 전극 측과 가동 전극(20) 사이에는 교류 전류가 흐른다. 이는 고정 전극(10)의 검출 전극 측과 가동 전극(20) 사이에 있어서도 동일하며, MEMS 디바이스(30) 전체에는 2개의 커패시터를 직렬로 접속한 경우의 정전 용량값에 상당한 교류 전류가 흐른다. 한편, 가동 전극(20)은 특정의 주파수에 대하여 고유의 진동 주파수를 가지며, 특정 주파수에 대하여 두께 방향으로 굴곡이 생긴다. 이 경우, 전술한 고정 전극(10)의 구동 전극 측 및 검출 전극 측과 가동 전극(20) 사이의 정전 용량에 변위가 생기고, 각 구조체 간에 형성되는 커패시터에는 전압에 상당한 전하가 축전되지만, 정전 용량이 변동했을 경우, 커패시터로의 축전량 Q=CV를 만족시키기 위하여 전하 이동이 발생한다. 이 결과, 가동 전극(20)의 고유 진동 주파수에 대해서는, 정전 용량 변화에 따라 전류가 흐른다. 가동 전극(20)에서의 출력 전류는, 고정 전극(10)의 검출 전극 측에서 검출된다.
[제2 실시 형태]
다음으로, 상기 제1 실시 형태의 MEMS 디바이스(30)의 제조 방법에 대하여 설명한다. 도 2, 도 3, 도 4는, MEMS 디바이스(30)의 제조 공정을 설명하는 개략 단면도이다. 또한, 도 2, 도 3, 도 4는, 도 1(b)와 같은 위치의 MEMS 디바이스(30)의 단면을 나타낸다.
MEMS 디바이스(30)의 제조에 있어서는, 반도체 제조 프로세스가 이용된다. 도 2(a)에 대하여, 실리콘 기판(1) 표면을 열산화시키는 등하여 산화 실리콘막(SiO2)으로 이루어지는 절연막(2)을 형성한 후에, CVD법이나 스퍼터링법 등으로 질화 실리콘(SiN) 등으로 구성되는 질화막(3)을 퇴적시켜 형성한다. 이 질화막(3)은, 후술하는 릴리스 에칭을 행할 때의 에칭 스톱층으로서 기능을 하는 베이스층이 된다.
다음으로, 질화막(3)상에, CVD법 등에 의하여 다결정 실리콘막을 적층시켜, 인 이온(예를 들면, 31P+) 등의 불순물 이온을 이온 주입하고, 포토리소그래피법 등에 의하여 패터닝함으로써 고정 전극(10)을 형성한다.
다음으로, 고정 전극(10)상에, 스퍼터링법 등에 의하여 산화 실리콘 등의 산화막으로 이루어지는 희생층(11)을 형성한다. 그리고, 희생층(11)상에, CVD법이나 스퍼터링법 혹은 진공 증착법 등에 의하여 다결정 실리콘막을 적층시키고, 인 이온 등의 불순물 이온을 주입하는 이온 주입을 행한 후, 포토리소그래피법 등으로 패터 닝함으로써 가동 전극(20)을 형성한다.
다음으로, 도 2(b)에 나타낸 바와 같이, CVD법이나 스퍼터링법 등에 의하여 산화 실리콘 등의 산화막으로 이루어지는 층간막(12)을 퇴적시키고 형성한다. 계속적으로, 도 2(c)에 나타낸 바와 같이, 포토리소그래피법 등에 의하여 층간막(12)과 희생층(11)의 소정 영역을 제거하여 고정 전극(10)의 다결정 실리콘의 일부를 노출시킨다. 이때 노출된 고정 전극(10)의 소정 영역은, 후술하는 공정에서 실리사이드화 되는 영역이 된다.
다음으로, 도 3(a)에 나타낸 바와 같이, 진공 증착법이나 스퍼터링법 혹은 CVD법 등에 의하여, 고정 전극(10)의 일부를 실리사이드화 하기 위한 실리사이드용 금속층(25a)을 형성한다. 이 단계에서는, 실리사이드용 금속층(25a)은, 고정 전극(10)의 다결정 실리콘이 노출된 일부와 층간막(12)상에 접촉하여 형성된다. 또한, 실리사이드용 금속층(25a)에는, 티탄(Ti), 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 백금(Pt), 팔라듐(Pd) 등의 금속을 이용할 수 있다.
다음으로, 램프 어닐링 등의 방법에 의하여, 소정의 온도에서 소정 시간의 어닐링을 행한다. 이에 의하여, 고정 전극(10)의 다결정 실리콘이 노출된 부분이 실리사이드용 금속층(25a)에 의하여 실리사이드화 됨으로써 실리사이드 부분(25)이 형성된다(도 3(b)).
이와 같이, 고정 전극(10)의 일부를 실리사이드화 하여 실리사이드 부분(25)을 형성함으로써, 실리사이드 부분(25)의 시트 저항을 한층 줄일 수 있다. 그 결과, MEMS 디바이스 전체에서의 현저한 시트 저항의 저감을 도모할 수 있기 때문 에, MEMS 디바이스(30)를 동작시켰을 때의 삽입 손실이나 통과 특성 등이 개선되어 뛰어난 동작 특성이 있는 MEMS 디바이스(30)를 제조할 수 있다.
이어서, 도 3(c)에 나타낸 바와 같이, 암모니아(NH4)와 과산화수소(H202)의 수용액으로, 실리사이드화 되지 않았던 실리사이드용 금속층(25a)을 에칭하여 제거한다. 또한, 여기서 이용하는 에칭액은, 암모니아와 과산화 수소의 수용액에 한정되지 않고, 실리사이드 부분(25)을 남기고 실리사이드용 금속층(25a)만을 에칭하는 선택비를 가지는 다른 에칭액을 이용해도 좋다.
다음으로, 도 4(a)에 나타낸 바와 같이, 스패터링 등의 방법에 의하여 제1 층간 절연막(13)을 형성한다. 이때, 제1 층간 절연막(13)을 적층시키는 하지(下地)층은 요철을 가지지만, 후공정에서 제1 층간 절연막(13)상에 적층되는 배선층 등의 형성을 용이하게 하기 위하여, 제1 층간 절연막(13)의 표면은 평탄하도록 하는 것이 바람직하다. 이 때문에, 제1 층간 절연막(13)에는, 리플로우(reflow) 함으로써 평탄화가 가능한 BPSG(Boron　Phosphorus　Silicon　Glass)나 PSG(Phosphorus　Silicon　Glass)를 이용하는 것이 바람직하다. 이 외에도, 액상의 절연성 유리 재료를 스핀 코트법에 의하여 도포하여 성막하는 SOG(Spin On Glass)를 층간 절연막으로서 이용하고, 또는, 산화 실리콘 등을 스패터링한 후에 화학적 및 기계적으로 연마하는 CMP(Chemical Mechanical Polishing) 등의 평탄화 기술을 이용하여 층간 절연막 표면을 평탄화하는 구성으로 해도 좋다.
다음으로, 도 4(b)에 나타낸 바와 같이, 제1 층간 절연막(13)상에, 스퍼터링 법이나 CVD법, 및 포토리소그래피법 등으로, 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24)을 이 순서로 적층시키고, 또, 패터닝하여 형성한다. 제1 배선층(23) 및 제2 배선층(24)은, 산화 실리콘(SiO2) 등으로 구성되는 복수의 배선을 가지고(도시하지 않음), 표면에 실리사이드 부분(25)을 가지는 고정 전극(10)으로부터 배선을 인출한다. 또한, 본 실시 형태에서는, 제1 배선층(23) 및 제2 배선층(24)의 2층의 배선층을 형성하는 예를 설명했다. 여기서, 배선층은 단층으로도 좋고, 또, 필요에 따라 3층 이상 설치하는 구성으로 해도 좋다.
다음으로, 도 4(c)에 나타낸 바와 같이, 제2 배선층(24)상에, 질화 실리콘 등으로 이루어지는 보호막(패시베이션막)(19)을 형성한다. 보호막(19)은, CVD법이나 스퍼터링법 등에 의하여 퇴적시켜 형성할 수 있다. 이외, 실리콘 나이트라이드 기구(Si3N4)로 구성되는 보호막(19)은, 예를 들면 플라즈마 CVD를 이용하여 형성하는 것이 바람직하다.
다음으로, 가동 전극(20)의 릴리스 에칭을 행한다. 릴리스 에칭은, 다결정 실리콘으로 이루어지는 고정 전극(10) 및 가동 전극(20)과 질화 실리콘으로 이루어지는 질화막(3) 이외의, 단결정의 산화 실리콘 등으로부터 이루어지는 각층을 에칭하는 선택비를 가지는 예를 들면 불화 수소(HF) 계의 에칭액을 이용하여 행한다. 우선, 도 4(d)에 나타내는 개구부 C1을 형성하기 위한 포토레지스트 패턴을 형성하여, 이 포토레지스트 패턴을 에칭 마스크로서 불화 수소계의 에칭액에 의하여 웨트 에칭한다. 그러면, 도 4(d)에 나타낸 바와 같이, 보호막(19), 제2 층간 절연막(14), 제1 층간 절연막(13), 가동 전극(20)의 표면 및 측면을 덮고 있는 층 간막(12)과 가동 전극(20)의 아래 쪽 부분의 희생층(11)이 제거되어 개구부 C1이 형성된다. 이 릴리스 에칭은, 에칭 스톱층으로서 기능을 하는 질화막(3)에 의하여, 두께 방향의 에칭이 멈추고, 또, 고정 전극(10)이 에칭되지 않고 남는다. 또, 가동 전극(20)의 아래쪽 부분의 희생층(11)이 제거되므로, 가동 전극(20)은, 질화막(3) 및 고정 전극(10)에 소정 간극을 설치하여 릴리스되어 가동 상태가 된다.
여기서, 실리사이드용 금속의 종류에 따라서는, 실리사이드 부분이 불화 수소계의 릴리스 에칭액에 용해하고, 반대로 시트 저항이 상승하거나 구조체가 얇아져 기계적인 특성이 변동하는 등의 불편을 일으키는 우려가 있다. 본 실시 형태의 제조 방법에 의하면, 고정 전극(10)에서 릴리스 에칭 되지 않는 영역을 실리사이드화 할 수 있으므로, 릴리스 에칭액으로 실리사이드 부분(25)의 용해가 발생되는 일이 없다. 또, 릴리스 에칭액으로의 내성을 고려하는 일 없이, 넓은 선택 사항에서 실리사이드용 금속층(25a)에 이용되는 금속을 선정하고, MEMS 디바이스(30)에 있어서의 고정 전극(10)이나 가동 전극(20) 등의 MEMS 구조체를 실리사이드화 하는 효과를 얻을 수 있다.
또한, 릴리스 에칭은, 드라이 에칭법과 조합하여 복수의 단계로 나누어 행해도 된다. 예를 들면, 우선, 상기의 포토레지스트 패턴을 통하여, 예를 들면 CHF3 등의 반응성 가스를 이용한 RIE(reactive ion etching) 법에 의하여, 보호막(19), 제2 층간 절연막(14), 및 제1 층간 절연막(13)을 소정의 깊이까지 드라이 에칭한다. 이어서, 불화 수소계의 에칭액에 의하여 릴리스 에칭을 행하고, 가동 전극(20)을 릴리스한다. 이 방법에 의하면, RIE법에 따르는 드라이 에칭은 이방성이 뛰어나고 포토레지스트 패턴의 단부 직하의 보호막(19)이 에칭되는 이른바 언더 컷이 일어나기 어렵기 때문에, 대략 연직 방향으로 에칭을 진행시킴과 동시에, 릴리스 에칭 시간을 단축하는 것이 가능하다.
그리고, 릴리스 에칭 후에, 포토레지스트 패턴을 박리함으로써, 일련의 MEMS 디바이스의 제조 공정을 종료한다.
이상 서술한 바와 같이, 본 실시 형태의 제조 방법에서는, 실리사이드 부분(25)을 가지는 고정 전극(10)을 구비한 MEMS 디바이스(30)는, 반도체 제조 프로세스로 제조된다. 이에 의하여, 실리콘 기판(1)상에, MEMS 구조체와 예를 들면 발진 회로 등의 CMOS를 병설한 복합 MEMS 디바이스를 제조하는 것을 비교적 용이하게 실현할 수 있고, 더욱 다기능화가 된 MEMS 디바이스(30)를 제조할 수 있다.
[제3 실시 형태]
상기 제2 실시 형태의 제조 방법에 의하여 제조되는 상기 제1 실시 형태의 MEMS 디바이스(30)는, 고정 전극(10)의, 가동 전극(20)을 릴리스할 때에 릴리스 에칭액에 노출되지 않은 부분을 실리사이드화 하여 실리사이드 부분(25)을 형성한다. 이에 대하여, 이 제3 실시 형태에서는, 릴리스 에칭액에 노출되는 가동 전극 및 고정 전극의 일부분에 실리사이드 부분을 형성하는 예를 도면을 따라서 설명한다.
도 5는, 제3 실시 형태의 MEMS 디바이스(70)를 설명하는 개략 단면도이며, 상기 제1 실시 형태에 있어서의 도 1(b)와 같은 위치의 단면을 가리킨다. 또한, 제3 실시 형태의 MEMS 디바이스(70) 구성 중, 제1 실시 형태의 MEMS 디바이스(30)와 동일한 구성에 대해서는, 동일 부호를 교부하여 설명을 생략한다.
도 5에 있어서, MEMS 디바이스(70)는, 실리콘 기판(1)상에, 고정된 상태로 설치된 고정 전극(50)과 이 고정 전극(50)의 위쪽에 적층된 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24), 보호막(19)으로 이루어지는 배선 적층부를 가진다. 또, 배선 적층부의 대략 중앙에 형성된 공간으로서의 개구부 C2 내에 가동 상태로 설치된 가동 전극(60)이 구비되어 있다. 고정 전극(50)은, 표면이 실리사이드화 되어 실리사이드 부분(55)이 형성되어 있다. 또, 가동 전극(60)은, 표면이 실리사이드화 되어 실리사이드 부분(65)이 형성되어 있다.
실리콘 기판(1)상에는, 절연막(2)과 질화막(3)이, 이 순서로 적층되고, 질화막(3)상에는, 다결정 실리콘막을 적층시켜 이온 주입된 후, 패터닝함으로써 고정 전극(50)이 형성되어 있다. 또, 고정 전극(50)의 표면에는, 고융점 금속으로 이루어진 실리사이드용 금속으로 실리사이드화 된 실리사이드 부분(55)을 가진다. 실리사이드용 금속으로서 이용되는 고융점 금속은, 가동 전극(60)을 릴리스 에칭할 때의 불화 수소계의 에칭액에 용해되기 어렵고, 특히 에칭액에 용해되기 어려운 텅스텐이나 몰리브덴이 이용되는 것이 바람직하다.
이와 같이, 고정 전극(50)은, 다결정 실리콘에 불순물 이온 주입이 실시된 상태에서, 표면이 실리사이드화 되어 실리사이드 부분(55)을 가지고 형성되어 있기 때문에, 시트 저항값이 대폭 경감된다. 이에 의하여, MEMS 디바이스(70)를 동작시켰을 때의 삽입 손실이나 통과 특성 등이 더욱 개선되는 효과를 갖는다.
고정 전극(50)에 있어서 실리사이드 부분(55)의 일부 위쪽에는 희생층(11)이 적층 되어 있다. 또한, 희생층(11)상에는, 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24)이 이 순서로 적층된 배선 적층부가 형성되어 있다. 배선 적층부 위에는, 보호막(패시베이션막)(19)이 적층 되어 있다.
배선 적층부의 대략 중앙에는, 원통 형상 혹은 구형 모양의 오목부인 개구부 C2가 형성되어 있다. 이 개구부 C2의 요철부분에는, 일부가 질화막(3)상에 지지를 받아 가동 상태로 설치된 가동 전극(60)이 형성되어 있다. 가동 전극(60)은 다결정 실리콘으로 구성되어, 다결정 실리콘막에 불순물 이온 주입이 실시되고, 패터닝함으로써 형성되어 있다. 또한, 가동 전극(60)의 표면에는, 텅스텐이나 몰리브덴 등의 고융점 금속으로 이루어지는 실리사이드용 금속에 의하여 실리사이드화 되어 실리사이드 부분(65)이 형성되어 있다.
가동 전극(60)은, 불순물 이온 주입이 실시되어 저저항화가 도모하게 되어 패터닝하여 형성될 뿐만 아니라, 고융점 금속에 의하여 실리사이드화 되어 실리사이드 부분(65)을 가지기 때문에, 시트 저항이 대폭 저감된다. 이와 같이, MEMS 디바이스(70)의 구조체인 가동 전극(60) 및 고정 전극(50)이 실리사이드화 되어 있으므로, MEMS 디바이스(70)의 회로 전체의 저항값은 대폭 저감되어 삽입 손실이나 통과 특성 등이 더욱 양호하게 되므로, 고주파 디바이스 등에 적용 가능한 뛰어난 동작 특성이 있는 MEMS 디바이스(70)를 제공할 수 있다.
[제4 실시 형태]
다음으로, 상기 제3 실시 형태의 MEMS 디바이스(70)의 제조 방법에 대하여, 도면을 따라서 설명한다. 또한, 제4 실시 형태의 MEMS 디바이스(70)의 제조 방법 중, 제2 실시 형태의 MEMS 디바이스(30)의 제조 방법과 동일한 구성에 대해서는, 동일 부호를 교부하여 설명을 생략한다.
도 6(a)에 대하여, 실리콘 기판(1) 표면을 열산화 시키는 등 형성한 절연막(2)상에, CVD법이나 스퍼터링법 등으로 질화막(3)을 퇴적시켜 형성한다. 다음으로, CVD법 등으로 다결정 실리콘막을 적층시켜, 인 이온 등의 불순물 이온을 이온 주입하여 저저항화를 도모하고, 포토리소그래피법 등으로 패터닝함으로써 고정 전극(50)을 형성한다. 또한, 고정 전극(50)상에는, 진공 증착법이나 스퍼터링법 혹은 CVD법 등에 의하여, 고융점 금속으로 이루어지는 실리사이드용 금속층(55a)을 형성한다. 본 실시 형태에서는, 실리사이드용 금속층(55a)으로 이용하는 고융점 금속으로서 텅스텐 또는 몰리브덴을 이용한다. 텅스텐 또는 몰리브덴을 이용하여 실리사이드화 함으로 형성되는 고정 전극(50)의 실리사이드 부분은, 후술하는 가동 전극(60)을 릴리스하는 공정으로 릴리스 에칭할 때에 이용하는 불화 수소계의 에칭액에 대하여 특히 용해되기 어렵다. 이에 의하여, 실리사이드 부분의 릴리스 에칭액에 노출되는 부분이 용해되고 반대로 저항값이 상승하는 등의 불편을 회피할 수 있다.
다음으로, 도 6(b)에 있어서, 램프 어닐링 등의 방법으로, 소정의 온도에서 소정 시간의 어닐링을 행한다. 이에 의하여, 고정 전극(50)의 다결정 실리콘과 접촉하는 부분이 실리사이드용 금속층(55a)에 의하여 실리사이드화 되므로 실리사이 드 부분(55)이 형성된다. 다음으로, 암모니아(NH4)와 과산화 수소(H202)의 수용액 등으로, 실리사이드화 되지 않았던 질화막(3)상의 미반응의 실리사이드용 금속층(55a)을 제거한다.
이와 같이, 고정 전극(50)의 일부를 실리사이드화 하여 실리사이드 부분(55)을 형성함으로써, 고정 전극(50)의 시트 저항을 한층 저감할 수 있다. 그 결과, MEMS 디바이스 전체에서의 현저한 시트 저항의 저감을 도모할 수 있기 때문에, MEMS 디바이스(70)를 동작시켰을 때 삽입 손실이나 통과 특성 등이 개선되고, 뛰어난 동작 특성을 가지는 MEMS 디바이스(70)를 제조할 수 있다.
다음으로, 도 6(c)에 있어서, 고정 전극(50)상에, 스퍼터링법 등으로 산화 실리콘 등의 산화막으로 이루어지는 희생층(11)을 형성한다. 다음으로, 희생층(11)상에, CVD법이나 스퍼터링법 혹은 진공 증착법 등으로 다결정 실리콘막을 적층시키고, 인 이온 등의 불순물 이온을 주입하는 이온 주입을 행하고 저저항화를 도모한 후, 포토리소그래피법 등에 의하여 패터닝함으로써 가동 전극(60)을 형성한다. 또한, 진공 증착법이나 스퍼터링법 혹은 CVD법 등으로, 가동 전극(60)을 실리사이드화 하기 위한 실리사이드용 금속층(65a)을 적층시킨다. 본 실시 형태에서는, 실리사이드용 금속층(55a)에 이용되는 고융점 금속으로서의 텅스텐 또는 몰리브덴을 이용한다. 텅스텐 또는 몰리브덴을 이용하여 실리사이드화 함으로써 형성되는 가동 전극(60)의 실리사이드 부분은, 후술하는 가동 전극(60)을 릴리스하는 공정으로 이용되는 불화 수소계의 에칭액에 대하여 특히 용해되기 어렵다. 이에 의하여, 실리 사이드 부분의 릴리스 에칭액에 노출된 부분이 용해하고 반대로 저항값이 상승하는 등의 불편을 회피할 수 있다.
다음으로, 도 7(a)에 나타낸 바와 같이, 램프 어닐링 등의 방법으로, 소정의 온도에서 소정 시간의 어닐링을 행함으로써, 가동 전극(60)의 다결정 실리콘이 실리사이드용 금속층(65a)에 의하여 실리사이드화 됨으로써 실리사이드 부분(65)이 형성된다. 이와 같이, 가동 전극(60)을 실리사이드화 하여 실리사이드 부분(65)을 형성함으로써, 가동 전극(60)의 시트 저항을 한층 저감할 수 있다. 또한, 본 실시 형태에서는, MEMS 디바이스(70)의 구조체인 고정 전극(50)도 실리사이드화 되어 실리사이드 부분(55)을 가지고 있기 때문에, MEMS 디바이스(70)의 회로 전체의 대폭 저저항화가 도모된다.
이어서, 도 7(b)에 있어서, 우선, 암모니아(NH4)와 과산화 수소(H202)의 수용액 등에 의하여, 실리사이드화 되지 않았던 실리사이드용 금속층(65a)(도 7(a)를 참조)을 에칭하여 제거한다. 다음으로, 스패터링 등의 방법으로 제1 층간 절연막(13)을 형성한다. 그 다음으로, 제1 층간 절연막(13)상에, 스퍼터링법이나 CVD법, 및 포토리소그래피법 등으로, 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24)을 이 순서로 적층시키고, 또, 패터닝하여 배선 적층부를 형성한다. 그리고, 제2 배선층(24)상에, CVD법이나 스퍼터링법 등으로, 질화 실리콘 등으로 이루어지는 보호막(패시베이션막)(19)을 형성한다.
다음으로, 도 7(c)에 나타낸 바와 같이, 불화 수소계 등의 릴리스 에칭액에 의하여, 보호막(19), 제2 층간 절연막(14), 제1 층간 절연막(13), 가동 전극(60)의 아래 쪽 부분의 희생층(11)을 에칭 제거하여 개구부 C2를 형성함으로써, 가동 전극(60)을 가동 상태로 릴리스한다.
여기서, 실리사이드용 금속의 종류에 따라서는, 실리사이드 부분(55,65)을 릴리스 에칭액으로 용해하고, 반대로 시트 저항이 상승하거나 구조체가 얇아져 기계적인 특성이 변동하는 등의 불편을 일으킬 우려가 있다. 본 실시 형태의 제조 방법에 의하면, 고정 전극(50) 및 가동 전극(60)이, 불화 수소계 등의 릴리스 에칭액에 용해되기 어려운 텅스텐 또는 몰리브덴에 의하여 실리사이드화 되어 있다. 이에 의하여, 각각의 실리사이드 부분(55,65)이 릴리스 에칭액으로 용해되지 않고, MEMS 디바이스(70)에 있어서의 고정 전극(50)이나 가동 전극(60) 등의 MEMS 구조체를 실리사이드화 하는 효과를 얻을 수 있다.
[변형예]
상기 제1 및 제2 실시 형태에서 설명한 MEMS 디바이스(30)는, 고정 전극(10)의 배선 적층부에 덮인 부분은, 가동 전극(20)을 릴리스하는 공정에 대하여 릴리스 에칭액에 노출되지 않은 부분에 실리사이드 부분(25)을 형성했다.
또, 상기 제3 및 제4 실시 형태로 설명한 MEMS 디바이스(70)는, 릴리스 에칭액에 용해되기 어려운 고융점 금속인 텅스텐 또는 몰리브덴을 실리사이드용 금속으로 이용하고, 고정 전극(50)의 실리사이드 부분(55) 및 가동 전극(60)의 실리사이드 부분(65)을 형성했다.
이들에 한정되지 않고, 제1 및 제2 실시 형태와 제3 및 제4 실시 형태를 조 합한 구성의 MEMS 디바이스, 및 MEMS 디바이스의 제조 방법으로 해도 좋다.
도 8은, 상기 실시 형태의 특징을 조합한 구성의 MEMS 디바이스(90)를 설명하는 개략 단면도이다. 또한, 본 변형예의 MEMS 디바이스(90)의 구성 중, 상기 실시 형태와 같은 구성에 대해서는 동일 부호를 교부하여 설명을 생략한다.
도 8에 있어서, MEMS 디바이스(90)는, 실리콘 기판(1)상에, 고정된 상태로 설치된 고정 전극(10)과 이 고정 전극(10)의 위쪽에 적층된 제1 층간 절연막(13), 제1 배선층(23), 제2 층간 절연막(14), 제2 배선층(24), 보호막(19)으로 이루어진 배선 적층부를 가진다. 또, 배선 적층부의 대략 중앙에 형성된 공간으로서 개구부 C3내에 가동 상태로 설치된 가동 전극(60)이 구비된다. 고정 전극(10)의 배선 적층부에 덮인 부분은, 표면이 실리사이드화 되어 실리사이드 부분(25)이 형성되어 있다. 또, 가동 전극(60)은, 표면이 실리사이드화 되어 실리사이드 부분(65)이 형성되어 있다.
실리콘 기판(1)상에는, 절연막(2)과 질화막(3)이, 이 순서로 적층되어 질화막(3)상에는, 다결정 실리콘막을 적층시켜, 이온 주입된 후, 패터닝함으로써 고정 전극(10)이 형성되어 있다. 또, 고정 전극(10)은, 개구부 C3에 노출된 부분과 개구부 C3으로부터 소정의 면적을 덮도록 희생층(11) 및 층간막(12)이 순서대로 적층된 부분과 실리사이드용의 금속에 의하여 실리사이드화 된 실리사이드 부분(25)을 가진다.
이와 같이, 고정 전극(10)은, 불순물 이온의 이온 주입이 실시된 상태에서, 일부가 실리사이드화 되어 실리사이드 부분(25)이 형성되어 있기 때문에, 시트 저 항값이 대폭 저감할 수 있다.
또, 고정 전극(10)의 실리사이드 부분(25)은, 배선 적층부에 덮인 부분에 형성되어 있다. 환언하면, 고정 전극(10)의 실리사이드 부분(25)은, 가동 전극(60)을 릴리스하는 공정에 대하여 릴리스 에칭액에 노출되지 않은 영역에 형성되어 있다. 이에 의하여, 실리사이드용 금속의 선정에 있어서, 릴리스 에칭액에 대한 내식성 등을 고려할 필요가 없고, 예를 들면 저렴한 금속을 실리사이드용 금속으로 이용하면 저비용화도 가능하게 된다.
배선 적층부의 대략 중앙에 형성된 개구부 C3의 오목 밑부분에 설치된 가동 전극(60)은, 다결정 실리콘막에 불순물 이온 주입되고, 패터닝함으로써 형성되어 있다. 또한, 가동 전극(60)의 표면에는, 텅스텐 또는 몰리브덴 등의 고융점 금속으로 이루어지는 실리사이드용 금속에 의하여 실리사이드화 되어 실리사이드 부분(65)이 형성되어 있다.
이와 같이, 불순물 이온 주입이 주입된 후에, 고융점 금속으로서의 텅스텐 또는 몰리브덴에 의하여 실리사이드화 되어 실리사이드 부분(65)을 가지기 때문에, 시트 저항이 대폭 저감된다.
또, 실리사이드용 금속으로서 이용하는 텅스텐 또는 몰리브덴은, 가동 전극(60)을 릴리스하는 공정에 있어서, 이용되는 불화 수소계의 릴리스 에칭액에 대하여 특히 용해되기 어렵기 때문에, 릴리스 에칭액에 용해하고 가동 전극(60)의 시트 저항이 역으로 상승하게 되는 등의 불편을 회피할 수 있다.
이상, 발명자에 의해 이루어진 본 발명의 실시 형태 및 그 변형예에 대하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지의 변경을 더하는 것이 가능하다.
예를 들면, 상기 실시 형태에서는, 다결정 실리콘을 패터닝함으로써 MEMS 디바이스의 MEMS 구조체인 가동 전극 및 고정 전극의 원형을 형성했지만, 이에 한정되지 않는다. MEMS 구조체의 원형을 비정질(아몰퍼스) 실리콘으로 형성하는 구성으로 해도 된다.
비정질 실리콘에 의해 형성된 MEMS 구조체는, 결정질 실리콘과 같이 규칙적인 결정 배열을 가지지 않기 때문에, 특히 가동 전극의 연속 동작에 대하여 결정립계에 따른 금속 피로가 억제된다. 또, 비정질 실리콘은, 예를 들면 트랜지스터의 게이트 전극의 재료로서 병용할 수 있고 또, 피막 형성 온도가 비교적 낮기 때문에, 기존의 반도체 제조 프로세스로 CMOS와 융합된 고기능의 MEMS 디바이스를 제조하는 것이 가능하다.
또, 상기 실시 형태에서는, 고정 전극 및 가동 전극의 각각을 형성하는 공정에서, 고정 전극 또는 가동 전극의 원형이 되는 다결정 실리콘을 적층시키고 불순물 이온의 이온 주입을 실시했다. 이에 한정되지 않고, 고정 전극을 형성하는 공정, 또는 가동 전극을 형성하는 공정의 어느 공정에서, 고정 전극 또는 가동 전극의 어느 하나에 불순물 이온을 이온 주입하여 저저항화를 도모하는 구성으로 해도 MEMS 디바이스의 회로 전체의 저저항화에 있어서 효과를 갖는다.
도 1(a)은, 본 발명의 제1의 실시 형태인 MEMS 디바이스의 개략 구조를 설명 하는 평면도, 동 도면(b)은, 도 1(a)의 A－A선단면도이다.
도 2(a)~(c)는, 본 발명의 제2의 실시 형태인 MEMS 디바이스의 제조방법을 설명하는 개략 단면도이다.
도 3(a)~(c)은, 본 발명의 제2의 실시 형태인 MEMS 디바이스의 제조방법을 설명하는 개략 단면도이다.
도 4(a)~(d)는, 본 발명의 제2의 실시 형태인 MEMS 디바이스의 제조방법을 설명하는 개략 단면도이다.
도 5는 본 발명의 제3의 실시 형태인 MEMS 디바이스의 개략 구조를 설명하는 개략단면도이다.
도 6(a)~(c)은, 본 발명의 제4의 실시 형태인 MEMS 디바이스의 제조방법을 설명하는 개략 단면도이다.
도 7(a)~(c)은, 본 발명의 제4의 실시 형태인 MEMS 디바이스의 제조방법을 설명하는 개략 단면도이다.
도 8은 본 발명의 MEMS 디바이스의 변형 예의 개략 구조를 설명하는 개략 단면도이다.
[부호의 설명]
1. 기판으로서의 실리콘 기판,
3. 애칭 스톱층으로서의 질화막,
10, 50. 고정 전극,
13. 배선 적층부의 하나로서의 제1 층간절연층,
14. 배선 적층부의 하나로서의 제2 층간절연층,
23. 배선이 형성되는 제1 배선층,
24. 배선 형태로 이루어지는 제2 배선층,
19. 배선 적층부의 하나로서의 보호막,
20, 60. 가동 전극,
25, 55, 65. 실리사이드 부분,
25a, 55a, 65a. 실리사이드용 금속층,
30, 70, 90. MEMS 디바이스.

Claims (6)

  1. 반도체 기판상에 형성된 실리콘으로 이루어지는 고정 전극과,
    상기 반도체 기판과 간극을 설치하여 기계적으로 가동인 상태로 배치된 실리콘으로 이루어지는 가동 전극과,
    상기 가동 전극의 주위에 형성되고, 또한, 상기 고정 전극의 일부를 덮도록 형성된 배선 적층부로서, 배선을 포함하는 상기 배선 적층부를 가지고,
    상기 고정 전극 또는 상기 가동 전극에 불순물 이온이 주입되고, 또한,
    상기 고정 전극의 상기 배선 적층부에 덮인 부분의 적어도 일부가 실리사이드화 되어 있는 것을 특징으로 하는 MEMS 디바이스.
  2. 청구항 1에 있어서,
    상기 고정 전극의 상기 배선 적층부 외부에 배치되는 부분과, 상기 가동 전극의 한쪽 또한 양쪽은 실리사이드화 되어 있는 것을 특징으로 하는 MEMS 디바이스.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 실리사이드화에 이용하는 실리사이드용 금속이, 텅스텐(W), 또는 몰리브덴인 것을 특징으로 하는 MEMS 디바이스.
  4. 반도체 기판상에 형성된 실리콘으로 이루어지는 고정 전극과,
    상기 반도체 기판과 간극을 설치하여 기계적으로 가동인 상태로 배치된 실리콘으로 이루어지는 가동 전극과,
    상기 가동 전극의 주위에 형성되고 또한, 상기 고정 전극의 일부를 덮도록 형성된 배선 적층부로서, 배선을 포함하는 상기 배선 적층부를 가지는 MEMS 디바이스의 제조 방법으로서,
    상기 반도체 기판상에 상기 고정 전극을 형성하는 공정과,
    일부가 희생층상에 형성된 형태로 상기 가동 전극을 형성하는 공정과,
    상기 고정 전극 및 상기 가동 전극 위에 상기 배선 적층부를 형성하는 공정과,
    상기 배선 적층부 및 상기 희생층의 일부를 에칭으로 제거하여 상기 가동 전극을 릴리스하는 공정를 가지고,
    상기 고정 전극을 형성하는 공정과 상기 가동 전극을 형성하는 공정의 한쪽 또한 양쪽 공정에 있어서, 상기 고정 전극 또는 상기 가동 전극에 불순물 이온을 이온 주입하는 공정을 포함하고, 또한
    상기 고정 전극을 형성하는 공정에 있어서, 상기 고정 전극의 상기 배선 적층부에 덮인 부분의 적어도 일부를 실리사이드화 하는 공정을 포함하는 것을 특징으로 하는 MEMS 디바이스의 제조 방법.
  5. 청구항 4에 있어서,
    상기 고정 전극을 형성하는 공정과 상기 가동 전극을 형성하는 공정의 한쪽 또는 양쪽 공정에 있어서, 상기 고정 전극의 상기 배선 적층부 외부에 배치되는 부분과 상기 가동 전극과의 한쪽 또는 양쪽을 실리사이드화 하는 공정을 포함하는 것을 특징으로 하는 MEMS 디바이스의 제조 방법.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 실리사이드화에 이용하는 실리사이드용 금속에, 텅스텐(W), 또는 몰리브덴(Mo)을 이용하는 것을 특징으로 하는 MEMS 디바이스의 제조 방법.
KR1020070105194A 2006-10-20 2007-10-18 Ｍｅｍｓ디바이스 및 그 제조 방법 KR20080035978A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00286035 2006-10-20
JP2006286035 2006-10-20
JP2007131316A JP4737140B2 (ja) 2006-10-20 2007-05-17 Ｍｅｍｓデバイスおよびその製造方法
JPJP-P-2007-00131316 2007-05-17

Publications (1)

Publication Number Publication Date
KR20080035978A true KR20080035978A (ko) 2008-04-24

Family

ID=38969812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105194A KR20080035978A (ko) 2006-10-20 2007-10-18 Ｍｅｍｓ디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7838952B2 (ko)
EP (1) EP1914195A3 (ko)
JP (1) JP4737140B2 (ko)
KR (1) KR20080035978A (ko)
CN (2) CN102602876B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704314B2 (en) 2007-12-06 2014-04-22 Massachusetts Institute Of Technology Mechanical memory transistor
US8354332B2 (en) * 2008-11-26 2013-01-15 Georgia Tech Research Corporation Methods of forming micro-electromichanical resonators having boron-doped resonator bodies containing eutectic alloys
US8022491B2 (en) * 2008-12-31 2011-09-20 Stmicroelectronics, Inc. High aspect ratio all SiGe capacitively coupled MEMS devices
JP5285467B2 (ja) * 2009-02-26 2013-09-11 京セラクリスタルデバイス株式会社 圧電振動子の製造方法
US8865497B2 (en) 2010-06-25 2014-10-21 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US8470628B2 (en) * 2011-06-20 2013-06-25 International Business Machines Corporation Methods to fabricate silicide micromechanical device
US20130032904A1 (en) * 2011-08-04 2013-02-07 Robert Bosch Gmbh Coated Capacitive Sensor
ITTO20110995A1 (it) * 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
JP2014033335A (ja) * 2012-08-03 2014-02-20 Seiko Epson Corp Ｍｅｍｓ素子、電子機器、およびｍｅｍｓ素子の製造方法
US10160632B2 (en) * 2012-08-21 2018-12-25 Robert Bosch Gmbh System and method for forming a buried lower electrode in conjunction with an encapsulated MEMS device
CN103281048B (zh) * 2013-06-14 2016-04-20 中国科学院半导体研究所 一种微机械谐振器及其制作方法
US9758367B2 (en) 2015-12-09 2017-09-12 Analog Devices, Inc. Metallizing MEMS devices
DE102017114085B4 (de) 2016-06-28 2023-05-04 Analog Devices, Inc. Selektive leitfähige Beschichtung für MEMS-Sensoren

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155061A (en) * 1991-06-03 1992-10-13 Allied-Signal Inc. Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures
JPH065622A (ja) * 1992-06-22 1994-01-14 Victor Co Of Japan Ltd 半導体装置のポリサイドゲート構造の製造方法
US5483741A (en) 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
JPH0778800A (ja) 1993-09-07 1995-03-20 Fujitsu Ltd 微細加工方法および加速度計とその製造方法
JP3435850B2 (ja) 1994-10-28 2003-08-11 株式会社デンソー 半導体力学量センサ及びその製造方法
JP2897674B2 (ja) * 1995-02-28 1999-05-31 日本電気株式会社 電界放出型冷陰極とこれを用いた電子銃
JP3307200B2 (ja) 1995-11-01 2002-07-24 株式会社村田製作所 角速度センサ
JPH1048246A (ja) * 1996-08-08 1998-02-20 Hitachi Ltd 半導体加速度センサ
US6190966B1 (en) * 1997-03-25 2001-02-20 Vantis Corporation Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration
JPH10335675A (ja) * 1997-05-30 1998-12-18 Aisin Seiki Co Ltd 半導体マイクロマシン
JPH11211483A (ja) 1998-01-30 1999-08-06 Aisin Seiki Co Ltd 表面マイクロマシンおよびその製造方法
JP3228217B2 (ja) * 1998-03-27 2001-11-12 日本電気株式会社 半導体装置の製造方法
JP3441961B2 (ja) 1998-03-31 2003-09-02 株式会社日立製作所 半導体圧力センサ
US6228275B1 (en) * 1998-12-10 2001-05-08 Motorola, Inc. Method of manufacturing a sensor
US6174820B1 (en) * 1999-02-16 2001-01-16 Sandia Corporation Use of silicon oxynitride as a sacrificial material for microelectromechanical devices
JP2001076599A (ja) * 1999-09-02 2001-03-23 Tokai Rika Co Ltd マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法
JP2001264677A (ja) * 2000-03-15 2001-09-26 Olympus Optical Co Ltd 走査ミラー
JP3651671B2 (ja) * 2001-08-30 2005-05-25 株式会社東芝 マイクロメカニカルスイッチ及びその製造方法
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
US7763947B2 (en) * 2002-04-23 2010-07-27 Sharp Laboratories Of America, Inc. Piezo-diode cantilever MEMS
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP4040475B2 (ja) 2003-01-14 2008-01-30 株式会社東芝 マイクロメカニカルフィルタ及び携帯型情報端末
JP4338442B2 (ja) 2003-05-23 2009-10-07 富士フイルム株式会社 透過型光変調素子の製造方法
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
JP4246578B2 (ja) 2003-09-05 2009-04-02 ヤマハ株式会社 微小構造体の製法
US7071017B2 (en) 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
CN1821050A (zh) * 2005-02-16 2006-08-23 精工爱普生株式会社 微机电系统元件及微机电系统元件的制造方法
JP4544140B2 (ja) * 2005-02-16 2010-09-15 セイコーエプソン株式会社 Ｍｅｍｓ素子
JP2006247815A (ja) 2005-03-14 2006-09-21 Olympus Corp Ｍｅｍｓシステム及びその製造方法
JP2006289520A (ja) * 2005-04-06 2006-10-26 Toshiba Corp Ｍｅｍｓ技術を使用した半導体装置
JP4710700B2 (ja) * 2005-05-09 2011-06-29 株式会社デンソー 半導体装置およびその製造方法
US7683429B2 (en) * 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
FI121539B (fi) * 2005-06-03 2010-12-31 Valtion Teknillinen Menetelmä mikromekaanisten komponenttien valmistamiseksi sekä tällaisella menetelmällä valmistettu piimikromekaaninen rakenne ja sen käyttö
US7642612B2 (en) * 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20080023313A (ko) * 2005-06-30 2008-03-13 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｍｅｍｓ 구성요소 제조 방법
JP4713990B2 (ja) * 2005-09-13 2011-06-29 株式会社東芝 半導体装置とその製造方法
US7785913B2 (en) * 2006-02-23 2010-08-31 Innovative Micro Technology System and method for forming moveable features on a composite substrate
US7824943B2 (en) * 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
WO2008039372A2 (en) * 2006-09-22 2008-04-03 Carnegie Mellon University Assembling and applying nano-electro-mechanical systems
JP5127210B2 (ja) * 2006-11-30 2013-01-23 株式会社日立製作所 Ｍｅｍｓセンサが混載された半導体装置

Also Published As

Publication number Publication date
US20080093684A1 (en) 2008-04-24
US7838952B2 (en) 2010-11-23
CN102602876A (zh) 2012-07-25
US20110031564A1 (en) 2011-02-10
US8552512B2 (en) 2013-10-08
JP4737140B2 (ja) 2011-07-27
CN102602877B (zh) 2015-01-14
CN102602876B (zh) 2015-01-14
EP1914195A3 (en) 2013-02-20
CN102602877A (zh) 2012-07-25
EP1914195A2 (en) 2008-04-23
JP2008119817A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
KR20080035978A (ko) Ｍｅｍｓ디바이스 및 그 제조 방법
US7492020B2 (en) Micro structure with interlock configuration
TWI392080B (zh) 具溝渠電容及溝渠電阻的半導體結構
KR100204691B1 (ko) 자체-정렬된 접촉부 구조 제조 공정
JP3623569B2 (ja) コンデンサーの作製方法
US8629488B2 (en) Method for manufacturing an energy storage device and structure therefor
JP4317015B2 (ja) カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ
JP5158147B2 (ja) Ｍｅｍｓデバイスおよびその製造方法
JP2005519475A (ja) キャパシタを備えたモノリシック集積ｓｏｉ回路
JP5096319B2 (ja) 集積回路及びその製造方法
JP5145688B2 (ja) Ｍｅｍｓ・半導体複合回路の製造方法
JP2008119818A (ja) Ｍｅｍｓデバイスおよびその製造方法
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
JP2009170805A (ja) 半導体装置の製造方法
JP2000252422A (ja) 半導体装置及びその製造方法
US7094621B2 (en) Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices
US6812056B2 (en) Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material
JP2008119792A (ja) Ｍｅｍｓデバイスの製造方法
JP2008100325A (ja) Ｍｅｍｓ・半導体複合回路及びその製造方法
JP2008149394A (ja) Ｍｅｍｓデバイスの製造方法
JP2000243835A (ja) 半導体装置及びその製造方法
CN115428158A (zh) 用于制造微电子设备的方法
JP2008149405A (ja) Ｍｅｍｓデバイスの製造方法
JP2004200186A (ja) 半導体装置及び半導体装置の製造方法
JPH08274096A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application