JP4713990B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4713990B2 JP4713990B2 JP2005265341A JP2005265341A JP4713990B2 JP 4713990 B2 JP4713990 B2 JP 4713990B2 JP 2005265341 A JP2005265341 A JP 2005265341A JP 2005265341 A JP2005265341 A JP 2005265341A JP 4713990 B2 JP4713990 B2 JP 4713990B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- actuator
- dummy pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000000945 filler Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/0005—Anti-stiction coatings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
- B81C1/00944—Maintaining a critical distance between the structures to be released
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0109—Bridges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H57/00—Electrostrictive relays; Piezoelectric relays
- H01H2057/006—Micromechanical piezoelectric relay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Micromachines (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Description
本発明は、例えばＭＥＭＳ（Micro-Electro-Mechanical Systems）素子を有する半導体装置とその製造方法に関する。
近年、シリコン基板上に半導体の製造工程を用いて形成された微小な可動部を有するＭＥＭＳ素子が開発されている。このＭＥＭＳ素子は、例えば可変容量、インダクタ、スイッチ、センサ、ジャイロスコープ、ミラーデバイス等に適用されている。ＭＥＭＳ素子を構成するアクチュエータとしては、例えば静電気を利用するものや圧電体膜を利用するものがあり、これらアクチュエータを用いた可変容量やリレーが開発されている（例えば特許文献１及び２参照）。
ところで、例えば圧電体膜を含むアクチュエータを用いた可変容量は、下部電極の上方にアクチュエータ層が設けられ、このアクチュエータ層の上に上部電極が設けられる。この上部電極と下部電極は平行であることが理想的であり、且つ一定間隔離間して配置されることが好ましい。しかしながら、以下に説明するように、このような理想的な形状の可変容量を構成することは難しい。
上記可変容量は、次のようにして製造される。先ず、基板上に絶縁膜を堆積し、この絶縁膜の上に下部電極としての第1の電極を形成する。この後、層間絶縁膜を形成し、この層間絶縁膜に第１の電極を露出する開口部を形成する。次いで、全面に犠牲層となる充填材料を堆積する。次に、この充填材料を平坦化し、充填材料により開口部を埋め込む。平坦化の方法としては、反応性イオンエッチング（ＲＩＥ）、若しくは化学的機械研磨（ＣＭＰ）が用いられる。膜厚の均一性を確保するためには、ＣＭＰの方が好ましい。この後、犠牲層上を含む層間絶縁膜上に圧電体膜を含むアクチュエータ層が形成される。次いで、アクチュエータ層の犠牲層に対応する部分上に上部電極としての第２の電極が形成される。最後に、犠牲層が除去される。
しかし、ＣＭＰにより犠牲層を平坦化する際、開口部が広いパターンである場合、ディッシング（dishing）と呼ばれる現象が発生する。このため、開口部に充填された犠牲層の表面が凹型にオーバーエッチングされてしまう。このように、犠牲層表面が窪んだ形状になると、最終的に犠牲層をエッチングした場合、アクチュエータ層が開口部内に垂れ下がり、第２の電極と第１の電極を平行に配置することができないとともに、第１、第２の電極の相互間隔が設計値より狭くなり、所要の容量を得ることが困難となる。さらに、第２電極の可動範囲が小さくなるという問題もある。
また、犠牲層表面にディッシングが生じている場合、犠牲層をエッチングする際にも問題が生じる可能性がある。すなわち、犠牲層をエッチングする際、しばしばウェットエッチングが用いられる。アクチュエータ層が開口部内に垂れ下がり、第２の電極と第１の電極の間隔が狭くなっていると、このウェットエッチングの終盤において、表面張力によるスティッキングといわれる現象が起こり、アクチュエータ層が第１の電極が張り付いてしまうという問題がある。
米国特許公報第６３７７４３８号明細書
米国特許公報第６３５９３７４号明細書
本発明は、アクチュエータ層と基板との距離を所定の間隔に保持することが可能な半導体装置とその製造方法を提供しようとするものである。
本発明の半導体装置の態様は、半導体基板上に形成された第１の電極と、前記第１の電極と所定間隔離間して形成され、少なくとも１つの開口部を有する第２の電極と、前記第２の電極に接続され、前記第２の電極を駆動するアクチュエータ層と、前記第２の電極の下方で、前記少なくとも１つの開口部に対応して形成された少なくとも１つのダミーパターンとを具備し、前記ダミーパターンは、前記アクチュエータ層により前記第２の電極が駆動されたとき、前記開口部内に挿入されることを特徴とする。
本発明の半導体装置の製造方法の態様は、半導体基板上に少なくとも１つのダミーパターンを形成し、前記ダミーパターンを充填材により覆い、前記充填材の表面を前記ダミーパターンと同等の高さに平坦化し、前記充填材上にアクチュエータ層を形成し、前記アクチュエータ層の前記充填材と対応する位置に第１の開口部を形成し、前記第１の開口部から前記充填材を除去し、前記ダミーパターンに対応する位置に前記ダミーパターンが挿入可能な少なくとも１つの第２の開口部を形成することを特徴とする。
本発明によれば、アクチュエータ層と基板との距離を所定の間隔に保持することが可能な半導体装置とその製造方法を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１、図２は、第１の実施形態に係る半導体装置、例えば可変容量を示すものであり、図１は平面図、図２は図１のＩＩ−ＩＩ線に沿った断面図である。
図１、図２は、第１の実施形態に係る半導体装置、例えば可変容量を示すものであり、図１は平面図、図２は図１のＩＩ−ＩＩ線に沿った断面図である。
図１、図２において、例えばシリコンからなる半導体基板１１の上に絶縁膜１２が形成され、この絶縁膜１２の上に第１の電極としての下部電極１３が形成されている。この下部電極１３の周囲は層間絶縁膜１４に覆われ、中央部は、層間絶縁膜１４に形成された開口部１４ａにより露出されている。この開口部１４ａ内の下部電極１３上には、微細な柱状の複数のダミーパターン１５が形成されている。
また、層間絶縁膜１４の上には、開口部１４ａを跨いでアクチュエータ層１６が形成されている。このアクチュエータ層１６は、下部電極１３と対応する中央部に例えば絶縁膜により構成された支持部１６−１を有し、この支持部１６−１の両側に支持部１６−１と機械的に接続されたアクチュエータ部１６−２、１６−３を有している。このアクチュエータ部１６−２、１６−３は、絶縁膜１６ａ、第１電極１６ｂ、圧電体膜１６ｃ、第２電極１６ｄ、絶縁膜１６ｅが順次積層されて構成されている。第１電極１６ｂ、第２電極１６ｄは、圧電体膜１６ｃに電圧を印加する。
アクチュエータ部１６−２、１６−３の上で、前記層間絶縁膜１４に対応する部分には層間絶縁膜１７が形成され、支持部１６−１の上で、前記下部電極１３に対応する部分には、第２の電極としての上部電極１８が形成されている。上部電極１８の平行する辺の両側に位置するアクチュエータ部１６−２、１６−３及び絶縁膜１７で、前記開口部１４ａと対応する部分には、アクチュエータ部１６−２、１６−３及び絶縁膜１７を貫通して開口部１４ａに連通する複数の開口部１９が形成されている。また、上部電極１８の、前記ダミーパターン１５と対応する部分には、支持部１６−１を貫通して開口部１４ａに連通する複数の開口部２０が形成されている。
圧電体膜１６ｃの材料としては、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ＡｌＮ，ＺｎＯ，ＰｂＴｉＯ，ＢＴＯ（ＢａＴｉＯ3）等のセラミック圧電体材料を適用できる。
アクチュエータ層１６に電圧を供給する下部電極１６ｂ、及び上部電極１６ｄの材料としては、例えば、（ａ）Ｐｔ，Ｓｒ，Ｒｕ，Ｃｒ，Ｍｏ，Ｗ，Ｔｉ，Ｔａ，Ａｌ，Ｃｕ，Ｎｉからなる材料群のうちいずれか１つからなる材料、（ｂ）前記材料群のうち少なくとも１つを含む窒化物、（ｃ）前記材料群のうち少なくとも１つを含む導電性酸化物（例えばＳｒＲｕＯ）、（ｄ）前記材料群から選ばれた材料からなる化合物、（ｅ）前記（ａ）乃至（ｄ）から選ばれた材料を積層したもの等を適用できる。
絶縁膜１６ａ、１６ｅの材料としては、例えばＳｉＮからなる単層、ＳｉＯ2からなる単層、Ａｌ2Ｏ3からなる単層、ＳｉＮ／ＳｉＯ2からなる積層、ＳｉＮ／Ａｌ2Ｏ3からなる積層等を適用できる。
可変容量の第１の電極１３の材料としては、例えば、Ｗ，Ａｌ，Ｃｕ，Ａｕ，Ｔｉ，Ｐｔ，ポリシリコン等を適用できる。第１の電極層１３の低抵抗化を図るにはＷが望ましい。また、第１の電極層１３の材料としてポリシリコンを使用する場合は、第１の電極層１３上にシリサイド層を設けるのが望ましい。その他、第１の電極層１３の材料として、Ｃｏ，Ｎｉ，Ｓｉ，Ｎのいずれかが含まれていてもよい。
第２の電極１８の材料としては、例えば、Ｗ，Ａｌ，Ｃｕ等を適用できる。
第１の電極１３及び第２の電極１８の材料は、同じ材料で形成してもよいし、異なる材料で形成してもよい。また、アクチュエータ部１６−２、１６−３の下部電極１６ｂ及び上部電極１６ｄは、同じ材料でもよいし、異なる材料でもよい。また、下部電極１６ｂの下の絶縁膜１６ａ、上部電極１６ｄ上の絶縁膜１６ｅは、同じ材料でもよいし、異なる材料でもよい。
図３は、アクチュエータ層１６に電圧を印加した状態を示している。アクチュエータ層１６は電圧が印加されると、その中央部が下部電極１３方向に変形される。これに伴い、各開口部２０内にダミーパターン１５が浸入される。図３は、上部電極１８がアクチュエータ層１６により駆動され、下部電極１３に接した最大容量の状態を示しており、図２は、最小容量の状態を示している。
次に、図４乃至図２１を用いて、上記可変容量の製造方法について説明する。
先ず、図４に示すように、基板１上に絶縁膜１２が形成される。この絶縁膜１２は、例えばシリコン酸化膜である。この絶縁膜１２の上に上記材料により下部電極１３が形成される。
次いで、図５に示すように、全面に例えばＴＥＯＳを用いて層間絶縁膜１４が形成される。この後、図６に示すように、層間絶縁膜１４が例えばＲＩＥによりエッチングされ、開口部１４ａが形成される。
次に、図７に示すように、開口部１４ａにより露出された下部電極１３の上に、例えばシリコン窒化膜により複数のダミーパターン１５が形成される。すなわち、例えば開口部１４ａ内に電気的に不活性な材料、例えばシリコン窒化膜を堆積した後、ダミーパターン１５に対応したレジストパターンを形成し、このレジストパターンをマスクとして、ＲＩＥによりシリコン窒化膜がエッチングされ、ダミーパターン１５が形成される。
ダミーパターン１５の形成位置は、開口部１４ａのほぼ中央部であり、ダミーパターン１５の数は、後のＣＭＰ工程において、犠牲層としての充填材にディッシングが生じない程度で、下部及び上部電極の面積を低減しない程度であればよい。したがって、開口部１４ａの中央部に少なくとも１つのダミーパターンを形成すればよい。また、ダミーパターン１５の高さは、層間絶縁膜１４の高さとほぼ等しいか僅かに高い程度であればよく、厳密な精度は要求されない。
この後、図８に示すように、全面に充填材２１が堆積される。この充填材２１の材料は、ダミーパターン１５、下部電極と十分な選択比を得ることができればよく、例えばポリシリコンやアモルファスシリコンを適用できる。
次に、図９に示すように、ダミーパターン１５及び層間絶縁膜１４をストッパーとして、充填材２１がＣＭＰにより平坦化され、開口部１４ａが充填材２１により充填される。
次いで、図１０に示すように、充填材２１、層間絶縁膜１４の上にアクチュエータ層１６が形成される。このアクチュエータ層１６は、前述したように、支持部１６−１、アクチュエータ部１６−２，１６−３により構成されている。アクチュエータ部１６−２，１６−３は、図２に示すように、絶縁膜１６ａ、下部電極１６ｂ、圧電体膜１６ｃ、上部電極１６ｄ、絶縁膜１６ｅが順次されて形成される。また、支持部１６−１は、例えばアクチュエータ部１６−２，１６−３の製造工程から下部電極１６ｂ、上部電極１６ｄを除いて形成される。或いは、アクチュエータ部１６−２，１６−３の製造工程から絶縁膜１６ａ、下部電極１６ｂ、上部電極１６ｄ、絶縁膜１６ｅを除き、圧電体膜１６ｃのみにより形成される。
この後、図１１に示すように、アクチュエータ層１６の上に層間絶縁膜１７が形成される。次に、図１２に示すように、層間絶縁膜１７がエッチングされ、上部電極を形成するためのパターンが形成される。すなわち、このパターンは、支持部１６−１の上面を露出する複数の開口部１７ａと、これら開口部１７ａの相互間に形成されたマスク部１７ｂが形成される。これらマスク部１７ｂはダミーパターン１５に対応し、ダミーパターン１５より若干大きなパターンとなっている。
次いで、図１３に示すように、層間絶縁膜上に上部電極１８の電極材料１８ａが形成される。この後、図１４に示すように、電極材料１８ａがＣＭＰにより平坦化され、上部電極１８が形成される。
この後、図１５に示すように、レジストパターン２２が形成される。このレジストパターン２２は、図１、図２に示す開口部１９に対応した開口パターン２２ａを有している。このレジストパターン２２をマスクとして、層間絶縁膜１７、及びアクチュエータ層１６（アクチュエータ部１６−２、１６−３）の一部がエッチングされる。この結果、図１６に示すように、開口部１９が形成される。
次いで、図１７に示すように、レジストパターン２２が除去される。
この後、図１８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
この後、図１８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
次に、図１９に示すように、上部電極１８と、開口部１９を除く領域にレジストパターン２３が形成される。
図２０に示すように、このレジストパターン２３及び上部電極１８をマスクとして、例えばＲＩＥにより、層間絶縁膜１７及び支持部１６−１が除去され、ダミーパターン１５に対応した開口部２０が形成される。これと共に、層間絶縁膜１７、アクチュエータ層１６のうち、開口部１４ａの長手方向に沿った両端部が、開口部１４ａの短手方向の幅より若干内側で平行に除去される。このため、図１に示すように、アクチュエータ層１６が開口部１４ａを跨ぐように形成される。
図２０に示すように、このレジストパターン２３及び上部電極１８をマスクとして、例えばＲＩＥにより、層間絶縁膜１７及び支持部１６−１が除去され、ダミーパターン１５に対応した開口部２０が形成される。これと共に、層間絶縁膜１７、アクチュエータ層１６のうち、開口部１４ａの長手方向に沿った両端部が、開口部１４ａの短手方向の幅より若干内側で平行に除去される。このため、図１に示すように、アクチュエータ層１６が開口部１４ａを跨ぐように形成される。
最後に、図２１に示すように、レジストパターン２３が例えばアッシングにより除去される。
尚、上記製造方法は、ダミーパターンを残したが、ダミーパターンを除去しても構わない。
上記第１の実施形態によれば、下部電極１３上に複数のダミーパターン１５を形成し、このダミーパターン１５により、充填材をＣＭＰにより平坦化する際、開口部１４ａ内に充填される充填材の表面にディッシングが生じることを防止している。したがって、アクチュエータ層１６、上部電極１８を下部電極１３と平行、且つ下部電極１３から一定距離離間して配置することができる。このため、所定の特性を有する可変容量を形成することができる。
さらに、充填材をウェットエッチングにより除去する際、ダミーパターン１５によりアクチュエータ層１６を支持している。このため、スティッキングの発生を防止できる。
また、上部電極１８、及びアクチュエータ層１６に複数の開口部１９、２０が形成されている。このため、上部電極１８の質量を軽減でき、慣性モーメントを低減できる。しかも、上部電極１８の駆動時、開口部１９、２０を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
さらに、ダミーパターン１５は、上部電極１８のガイドとしての効果も有している。このため、アクチュエータ層１６が駆動された際、上部電極１８の横方向の振動を抑制することができ、機械的、電気的特性を向上できる。
（第２の実施形態）
次に、図２２乃至図２９を参照して、第２の実施形態について説明する。
次に、図２２乃至図２９を参照して、第２の実施形態について説明する。
第１の実施形態では、上部電極１８に開口部２０を形成したが、第２の実施形態では開口部を形成しない。第２の実施形態において、図１から図１１までの製造工程は第１の実施形態と同様であるため説明は省略する。
図２２において、層間絶縁膜１７の上部電極形成領域に対応して開口部１７ｃが形成される。この開口部１７ｃによりアクチュエータ層１６が露出される。
次に、図２３に示すように、層間絶縁膜上に上部電極１８の電極材料１８ａが形成される。この後、図２４に示すように、電極材料１８ａがＣＭＰにより平坦化され、上部電極１８が形成される。
次に、図２３に示すように、層間絶縁膜上に上部電極１８の電極材料１８ａが形成される。この後、図２４に示すように、電極材料１８ａがＣＭＰにより平坦化され、上部電極１８が形成される。
この後、図２５に示すように、レジストパターン２２が形成される。このレジストパターン２２は、図１、図２に示す開口部１９に対応した開口パターン２２ａを有している。このレジストパターン２２をマスクとして、層間絶縁膜１７、及びアクチュエータ層１６（アクチュエータ部１６−２，１６−３）の一部がエッチングされる。この結果、図２６に示すように、開口部１９が形成される。
次いで、図２７に示すように、レジストパターン２２が除去される。
この後、図２８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
この後、図２８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
次に、図２９に示すように、開口部１４ａ内のダミーパターン１５が、例えばＣＦ４ガスを用いたＣＤＥにより除去される。
上記第２の実施形態によっても、開口部１４ａ内にダミーパターン１５を形成している。このため、充填材２１をＣＭＰにより平坦化する際、ダミーパターン１５により、ディッシングの発生を防止することができる。
また、第２の実施形態の場合、上部電極１８は開口部を持たないため、上部電極１８の有効面積を大きくすることができる。このため、容量を大きくすることが可能である。
さらに、アクチュエータ層１６は、開口部１９を有しているため、慣性モーメントを低減できる。しかも、アクチュエータ層１６の駆動時、開口部１９を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
（変形例）
図３０は、変形例を示している。上記第１、第２の実施形態は、本発明を可変容量に適用した場合を示した。これに対して、図３０は、第１の実施形態を例えばリレーに適用した例を示している。
図３０は、変形例を示している。上記第１、第２の実施形態は、本発明を可変容量に適用した場合を示した。これに対して、図３０は、第１の実施形態を例えばリレーに適用した例を示している。
図３０において、上部電極３１は、アクチュエータ層１６の下面に、下部電極１３と対向して形成されている。このような構成において、アクチュエータ層１６に電圧が印加され駆動されることにより、上部電極３１が下部電極１３に接触したオン状態、上部電極３１が下部電極１３から離間したオフ状態を設定することができる。
上記リレーの製造方法は、第１、第２の実施形態と同様であり、充填材２１を平坦化した後、上部電極１８が形成され、次いで、アクチュエータ層１６が形成される。
この変形例によっても、充填材２１の表面を平坦化することができるため、上部電極１８と下部電極１３とを平行に保持することができる。
また、アクチュエータ層１６は開口部２０を有しているため、慣性モーメントを低減できる。しかも、アクチュエータ層１６の駆動時、開口部２０を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
尚、図３０において、ダミーパターン１５を除去することも可能である。さらに、開口部２０を除去することも可能である。
また、第１、第２の実施形態に示す可変容量を例えばインダクタと組み合わせることにより、遮断周波数を可変することが可能なフィルタ回路を構成することもできる。さらに、トランスデューサーなどにも第１、第２の実施形態を適用できる。
また、第１、第２の実施形態に示す構成より下部電極１３、上部電極１８を除き、本半導体装置を単なるアクチュエータとして利用することも可能である。この場合、アクチュエータ層１６は他の部品に連結され、この部品はアクチュエータ層により駆動される。
半導体装置をアクチュエータとして使用する場合、上記第１、第２の実施形態の製造工程より、下部電極１３、上部電極１８の形成工程を除けばよい。
さらに、ダミーパターン１５は、例えば図３１に示すように、格子状に形成することも可能である。また、図３１において、最終構造からダミーパターン１５を除去することも可能である。この場合、第２の実施形態と同様に開口部２０は形成されない。
その他、本発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
１１…半導体基板、１２…絶縁膜、１３…下部電極（第１の電極）、１４…層間絶縁膜、１５…ダミーパターン、１６…アクチュエータ層、１６−１…支持部、１６−２,１６−３…アクチュエータ部、１６ｃ…圧電体膜、１７…層間絶縁膜、１８、３１…上部電極（第２の電極）、２１…充填材。
Claims (5)
- 半導体基板上に形成された第１の電極と、
前記第１の電極と所定間隔離間して形成され、少なくとも１つの開口部を有する第２の電極と、
前記第２の電極に接続され、前記第２の電極を駆動するアクチュエータ層と、
前記第２の電極の下方で、前記少なくとも１つの開口部に対応して形成された少なくとも１つのダミーパターンと
を具備し、
前記ダミーパターンは、前記アクチュエータ層により前記第２の電極が駆動されたとき、前記開口部内に挿入されることを特徴とする半導体装置。 - 前記第１の電極と第２の電極の間に形成された少なくとも１つのダミーパターンをさらに具備することを特徴とする請求項１記載の半導体装置。
- 前記アクチュエータ層は、前記第２の電極が形成された支持部と、前記支持部に接続されたアクチュエータ部とを具備することを特徴とする請求項１記載の半導体装置。
- 前記アクチュエータ部は、圧電体膜と、前記圧電体膜に電圧を印加する第３、第４の電極を具備することを特徴とする請求項２記載の半導体装置。
- 半導体基板上に少なくとも１つのダミーパターンを形成し、
前記ダミーパターンを充填材により覆い、
前記充填材の表面を前記ダミーパターンと同等の高さに平坦化し、
前記充填材上にアクチュエータ層を形成し、
前記アクチュエータ層の前記充填材と対応する位置に第１の開口部を形成し、
前記第１の開口部から前記充填材を除去し、
前記ダミーパターンに対応する位置に前記ダミーパターンが挿入可能な少なくとも１つの第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265341A JP4713990B2 (ja) | 2005-09-13 | 2005-09-13 | 半導体装置とその製造方法 |
| US11/300,585 US7723822B2 (en) | 2005-09-13 | 2005-12-15 | MEMS element having a dummy pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265341A JP4713990B2 (ja) | 2005-09-13 | 2005-09-13 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007075931A JP2007075931A (ja) | 2007-03-29 |
| JP4713990B2 true JP4713990B2 (ja) | 2011-06-29 |
Family
ID=37892838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005265341A Expired - Fee Related JP4713990B2 (ja) | 2005-09-13 | 2005-09-13 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7723822B2 (ja) |
| JP (1) | JP4713990B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4737140B2 (ja) * | 2006-10-20 | 2011-07-27 | セイコーエプソン株式会社 | Ｍｅｍｓデバイスおよびその製造方法 |
| JP2009055683A (ja) * | 2007-08-24 | 2009-03-12 | Toshiba Corp | 圧電駆動型ｍｅｍｓ装置および携帯端末 |
| FR2925888A1 (fr) * | 2007-12-27 | 2009-07-03 | Commissariat Energie Atomique | Dispositif a structure pre-liberee |
| JPWO2009101757A1 (ja) * | 2008-02-14 | 2011-06-09 | パナソニック株式会社 | コンデンサマイクロホン及びｍｅｍｓデバイス |
| US8368136B2 (en) * | 2008-07-03 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrating a capacitor in a metal gate last process |
| CN102859734B (zh) * | 2010-04-23 | 2014-12-10 | 株式会社村田制作所 | 压电致动器以及压电致动器的制造方法 |
| JP5660216B2 (ja) * | 2011-07-15 | 2015-01-28 | 株式会社村田製作所 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
| JP6091317B2 (ja) * | 2013-04-26 | 2017-03-08 | 三菱電機株式会社 | マイクロデバイスの製造方法 |
| US9917243B2 (en) * | 2014-10-16 | 2018-03-13 | Analog Devices, Inc. | Method of fabricating piezoelectric MEMS devices |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162006A (ja) * | 1994-11-30 | 1996-06-21 | Canon Inc | 電子放出素子、電子源、及びそれを用いた画像形成装置 |
| JPH0917300A (ja) * | 1995-06-22 | 1997-01-17 | Rockwell Internatl Corp | 微細電気機械スイッチ |
| JPH10335333A (ja) * | 1997-03-31 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびに設計方法 |
| JP2000058547A (ja) * | 1998-08-06 | 2000-02-25 | Oki Electric Ind Co Ltd | 半導体装置 |
| WO2000060652A1 (fr) * | 1999-03-30 | 2000-10-12 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede |
| WO2003054938A1 (en) * | 2001-11-07 | 2003-07-03 | International Business Machines Corporation | Method of fabricating micro-electromechanical switches on cmos compatible substrates |
| JP2004001140A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | 中空構造体の製造方法、及びｍｅｍｓ素子の製造方法 |
| WO2004019362A1 (en) * | 2002-08-26 | 2004-03-04 | International Business Machines Corporation | Diaphragm activated micro-electromechanical switch |
| JP2006088281A (ja) * | 2004-09-24 | 2006-04-06 | Fuji Xerox Co Ltd | 微小構造体の製造方法、および基板 |
| JP2006294866A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359374B1 (en) * | 1999-11-23 | 2002-03-19 | Mcnc | Miniature electrical relays using a piezoelectric thin film as an actuating element |
| US6362018B1 (en) * | 2000-02-02 | 2002-03-26 | Motorola, Inc. | Method for fabricating MEMS variable capacitor with stabilized electrostatic drive |
| US6355498B1 (en) * | 2000-08-11 | 2002-03-12 | Agere Systems Guartian Corp. | Thin film resonators fabricated on membranes created by front side releasing |
| US6377438B1 (en) * | 2000-10-23 | 2002-04-23 | Mcnc | Hybrid microelectromechanical system tunable capacitor and associated fabrication methods |
| US6962832B2 (en) * | 2004-02-02 | 2005-11-08 | Wireless Mems, Inc. | Fabrication method for making a planar cantilever, low surface leakage, reproducible and reliable metal dimple contact micro-relay MEMS switch |
| KR100549003B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 넓은 튜닝 범위를 갖는 멤스 튜너블 커패시터 및 그것을제조하는 방법 |
| WO2005117042A1 (ja) * | 2004-05-31 | 2005-12-08 | Fujitsu Limited | 可変キャパシタ及びその製造方法 |
-
2005
- 2005-09-13 JP JP2005265341A patent/JP4713990B2/ja not_active Expired - Fee Related
- 2005-12-15 US US11/300,585 patent/US7723822B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162006A (ja) * | 1994-11-30 | 1996-06-21 | Canon Inc | 電子放出素子、電子源、及びそれを用いた画像形成装置 |
| JPH0917300A (ja) * | 1995-06-22 | 1997-01-17 | Rockwell Internatl Corp | 微細電気機械スイッチ |
| JPH10335333A (ja) * | 1997-03-31 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびに設計方法 |
| JP2000058547A (ja) * | 1998-08-06 | 2000-02-25 | Oki Electric Ind Co Ltd | 半導体装置 |
| WO2000060652A1 (fr) * | 1999-03-30 | 2000-10-12 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede |
| WO2003054938A1 (en) * | 2001-11-07 | 2003-07-03 | International Business Machines Corporation | Method of fabricating micro-electromechanical switches on cmos compatible substrates |
| JP2004001140A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | 中空構造体の製造方法、及びｍｅｍｓ素子の製造方法 |
| WO2004019362A1 (en) * | 2002-08-26 | 2004-03-04 | International Business Machines Corporation | Diaphragm activated micro-electromechanical switch |
| JP2006088281A (ja) * | 2004-09-24 | 2006-04-06 | Fuji Xerox Co Ltd | 微小構造体の製造方法、および基板 |
| JP2006294866A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7723822B2 (en) | 2010-05-25 |
| US20070069342A1 (en) | 2007-03-29 |
| JP2007075931A (ja) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4713990B2 (ja) | 半導体装置とその製造方法 | |
| JP4799059B2 (ja) | 半導体装置 | |
| KR100643108B1 (ko) | 가변 캐패시터 및 그 제조 방법 | |
| CN100546178C (zh) | 制造压电薄膜器件的方法和压电薄膜器件 | |
| KR100419233B1 (ko) | 멤스소자 및 그의 제작방법 | |
| US7582940B2 (en) | Semiconductor device using MEMS technology | |
| US7655995B2 (en) | Semiconductor device using MEMS technology | |
| US20160257556A1 (en) | Micro-electro-mechanical system (mems) and related actuator bumps, methods of manufacture and design structures | |
| WO2011132532A1 (ja) | 圧電アクチュエータおよび圧電アクチュエータの製造方法 | |
| KR20120139744A (ko) | Ｍｅｍｓ 마이크로폰 및 그 제조 방법 | |
| JP2005313276A (ja) | 圧電駆動型ｍｅｍｓ素子およびその製造方法 | |
| JP2009519447A (ja) | マイクロメカニカル素子及びマイクロメカニカル素子の製造方法 | |
| EP2460762B1 (en) | MEMS device having reduced stiction and manufacturing method | |
| JP2009528667A (ja) | 圧電ｍｅｍｓスイッチ及びその作成方法 | |
| TWI654781B (zh) | 壓電式層裝置的製造方法以及相關的壓電式層裝置 | |
| CN111146186A (zh) | 具有混合电容器的半导体器件 | |
| JP2018520612A (ja) | Ｄｓｒスピーカ素子及びその製造方法 | |
| CN1898814B (zh) | 电子器件 | |
| WO2008033213A2 (en) | Mechanical switch with a curved bilayer | |
| TWI496176B (zh) | 微機電系統裝置和製造微機電系統裝置的方法 | |
| JP6858187B2 (ja) | 制御されたコンタクト着地を備えたｍｅｍｓ ｒｆスイッチ | |
| CN102674235B (zh) | 微机电系统及其制造方法 | |
| US20070241636A1 (en) | Mems device using an actuator | |
| JP5665161B2 (ja) | 圧電薄膜デバイス | |
| CN115296644A (zh) | 体声波滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |