JP2006088281A - 微小構造体の製造方法、および基板 - Google Patents

微小構造体の製造方法、および基板 Download PDF

Info

Publication number
JP2006088281A
JP2006088281A JP2004278131A JP2004278131A JP2006088281A JP 2006088281 A JP2006088281 A JP 2006088281A JP 2004278131 A JP2004278131 A JP 2004278131A JP 2004278131 A JP2004278131 A JP 2004278131A JP 2006088281 A JP2006088281 A JP 2006088281A
Authority
JP
Japan
Prior art keywords
thin film
dummy
substrate
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004278131A
Other languages
English (en)
Inventor
Mutsuya Takahashi
睦也 高橋
Kazuaki Tabata
和章 田畑
Takayuki Yamada
高幸 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2004278131A priority Critical patent/JP2006088281A/ja
Publication of JP2006088281A publication Critical patent/JP2006088281A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)

Abstract

【課題】 歩留まりの高い微小構造体の製造方法、および基板を提供する。
【解決手段】 基板101上に離型層102を形成し、離型層102上に微小構造体の断面形状に対応した複数の構造体薄膜パターン104、および各構造体薄膜パターン104の周囲に構造体薄膜パターン104と同一材料、同一膜厚のダミーパターン105を形成する。基板101上に犠牲材料を形成した後、CMPにより犠牲材料を構造体薄膜パターン104と同一厚さとなるまで研磨する。ダミーパターン105が設けられていることにより、犠牲材料103にディッシングが生じにくくなり、犠牲材料103の平坦性が向上し、構造体薄膜パターン104をターゲット基板へ確実に転写できるようになる。
【選択図】 図2

Description

本発明は、積層造形方法によって作製される微小光学部品や微小機械部品、あるいはこれらを成形する成形型等の微小構造体の製造方法、および基板に関し、特に、歩留まりの高い微小構造体の製造方法、および基板に関する。
積層造形方法は、コンピュータで設計された複雑な形状の3次元物体を短納期で形成できることから、近年、急速に普及している。積層造形方法により作成された3次元物体は、種々の装置の部品モデル(プロトタイプ)として、部品の動作や形状の良否を調べるために利用される。
この方法が適用される部品のサイズは、従来、数cm以上の比較的大きな部品が多かったが、精密に加工して形成される微小光学部品や微小機械部品などの微小構造体の作製にも、この方法を適用したいという要求がある。
このような積層造形方法による従来の微小構造体の製造方法として、例えば、特許文献1に示されるものがある。この製造方法について、図14〜図19を用いて説明する。
図14は、微小構造体の一例を示す。また、図15〜図19は、図14の微小構造体の従来の製造工程を示す。図14に示す微小構造体は、オーバーハングを有したカンチレバー400であり、ビーム420とアンカー421を備えている。
まず、図15の(a)に示すように、シリコンウェハからなる基板401を準備し、この基板401上にポリイミドによる離型層402を形成し、この離型層402の表面にカンチレバーとなるAlの薄膜403をスパッタ法、真空蒸着法などを用いて1μmの厚さに着膜する。なお、離型層402は、薄膜403と基板401との密着力を適正に保つ役割をする。
次に、通常のフォトリソグラフィ法を用いて、薄膜403をカンチレバーの断面形状に合わせて一括でパターニングし、図15の(b),(c)に示すように、複数の構造体薄膜パターン404を形成する。なお、ここでは、図15の(b)に示すように、第1レイヤーLa、第2レイヤーLb、第3レイヤーLc、第4レイヤーLdの4つのレイヤーから成り、後の積層工程では、第1レイヤーLaから第4レイヤーLdまでが順次積層される。
次に、図16の(a)に示すように、Alから成る構造体薄膜パターン404上に、犠牲層となるCuによる薄膜405をスパッタ法、真空蒸着法などを用いて形成する。この薄膜405の厚みは、薄膜403の膜厚よりも厚く、例えば、2μmにする。次に、図16の(b)に示すように、CMP(Chemical Mechanical Polishing:化学的機械研磨)により、構造体薄膜パターン404と同一の膜厚になるまで薄膜405を研磨する。
次に、フォトリソグラフィ法を用いて、図17の(a),(b)に示すように、薄膜405に分離溝405bを形成する。これにより、構造体薄膜パターン404と薄膜405からなる複合薄膜パターン406が形成される。また、このような複合薄膜パターン406が形成された基板を、ここではドナー基板407と称する。
次に、図18の(a)に示すように、真空槽408中に配置されたX方向、Y方向、Z方向の軸回りのθ方向にそれぞれ独立して移動可能なXYθステージ409上にドナー基板407を取り付け、また、複合薄膜パターン406が積層されるターゲット基板410をZステージ411上に固定する。次に、真空槽408内を排気して真空にした後、Ar中性ビームからなるFAB(Fast Atom Beam)412をFAB源413からターゲット基板410の表面及び複合薄膜パターン406の表面に照射し、これらの表面を清浄化する。
次に、図18の(b)に示すように、Zステージ411を図18の(a)の状態から下降させ、ターゲット基板410の表面をドナー基板407上の複合薄膜パターン406の表面に接触させるとともに、50kgf/cmの荷重をかけながら5分間押し付けておくと、ターゲット基板410と第1レイヤーLaの複合薄膜パターン406は、強固に接合する。なお、その接合強度は、50〜100MPaである。
次に、図18の(c)に示すように、図18の(b)の状態からZステージ411を上昇させると、複合薄膜パターン406は、ドナー基板407からターゲット基板410側に転写される。これは、ドナー基板407上の複合薄膜パターン406とその下の離型層402の密着力よりも複合薄膜パターン406とターゲット基板410との接合力の方が大きいためである。
次に、ターゲット基板410とドナー基板407上の第2レイヤーLbとが対向するように、ドナー基板407を載せているXYθステージ409を水平面上で移動させる。その後、図18の(a)〜(c)の動作を繰り返して複合薄膜パターン406を転写させ、ターゲット基板410に複数の複合薄膜パターン406を積層する。
このようにして作製された微小構造体を図19の(a),(b)に示す。この段階では直方体であるが、犠牲層である薄膜405のみを選択的にエッチング可能なエッチャントに、この直方体を浸漬することにより、薄膜405みが除去され、図14の(a),(b)に示したようなカンチレバー400が形成される。
以上のように、上記した製造方法によれば、Cuによる薄膜405を犠牲層に用いているため、カンチレバー400のようなオーバーハングを有する微小構造体を作製することができる。
特許第3161362号公報([0028]〜[0043]、図6〜図9)
しかし、従来の微小構造体の製造方法によると、図16の(b)のCMPによる研磨工程においては、犠牲層である薄膜405を平坦面で図示しているが、薄膜405は平坦面にはならず、その中央部にディッシングと呼ばれる凹みを生じることがある。
図20は、ディッシングが生じたレイヤーを示す。また、図21は、ディッシングに起因して複合薄膜パターンの転写不良が生じた状態を示す。
図20の(a)に示すドナー基板407の表面には、同図(b),(d)に示すように、ディッシング405aによる半球面状の凹部が生じる。このディッシング405aが生じる理由は、犠牲材料であるCu薄膜405の研磨レートが構造体材料であるAl薄膜パターン404よりも速くなり、Cu薄膜405が選択的に多く研磨されることにある。ディッシング量Δtは、研磨条件以外に、構造体薄膜パターン404の間の距離にも依存し、距離が長くなるほどディッシング量Δtが大きくなる。ディッシング405aを防ぐためには、研磨条件を最適化することが考えられるが、条件の最適化だけではディッシング405aを防ぐことができない。このようなディッシング405aが生じたドナー基板407を、その後の接合工程に用いると、図21に示すように、ディッシング405aが生じた薄膜405は、ターゲット基板410の表面に面接触しにくくなる。この結果、複合薄膜パターン406を確実にターゲット基板410側に転写することができなくなるため、歩留りが低下する。
従って、本発明の目的は、歩留まりの高い微小構造体の製造方法、および基板を提供することにある。
本発明は、上記の目的を達成するため、第1の基板上に、微小構造体の断面形状に対応した複数の構造体薄膜と、前記構造体薄膜と同一の膜厚を有して前記複数の構造体薄膜の周囲に配置されたダミー薄膜とを形成する第1の工程と、前記第1の基板上に前記構造体薄膜とは異なる材料からなる犠牲層を形成した後、前記犠牲層を研磨して前記複数の構造体薄膜と前記複数のダミー薄膜の間に前記構造体薄膜と同一の膜厚の犠牲薄膜を形成し、前記構造体薄膜、前記ダミー薄膜および前記犠牲薄膜からなる複数の複合薄膜を形成する第2の工程と、前記第1の基板に対向配置される第2の基板と前記第1の基板上の前記複合薄膜との位置合わせ、圧接、離間を繰り返すことにより、前記第2の基板上に前記複数の複合薄膜が積層された積層体を形成する第3の工程と、前記積層体の前記犠牲薄膜を除去する第4の工程とを含むことを特徴とする微小構造体の製造方法を提供する。
構造体薄膜の周囲にダミー薄膜を形成することにより、構造体薄膜間、構造体薄膜とダミー薄膜間、ダミー薄膜間の距離が短くなり、これの薄膜間の犠牲層の研磨長を短くすることができるので、ディッシングが生じ難くなる。このため、複合薄膜を接合する際に接合面全体で接合することができるので、所望の接合強度が得られ、微小構造体を歩留まりが高くなる。
また、本発明は、上記の目的を達成するため、構造体薄膜の周囲に、構造体薄膜と同一膜厚の犠牲薄膜とダミー薄膜が形成されたことを特徴とする基板を提供する。
本発明によれば、ダミー薄膜を設けたことにより、犠牲薄膜にディッシングが生じにくくなるので、所望の接合強度が得られ、高い歩留まりで微小構造体を製造することができる。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る微小構造体の製造工程を示し、(a)はドナー基板の平面図、(b)は(a)のA1−A1’線断面図、(c)は(a)のB1−B1’線断面図である。また、図2は、図1のドナー基板に犠牲層を着膜した状態を示し、(a)はドナー基板の平面図、(b)は(a)のC1−C1’線断面図、(c)は(a)のD1−D1’線断面図である。
図1に示すように、シリコンウェハからなる第1の基板としての基板101上にポリイミドからなる離型層102を形成し、この離型層102上の所定の位置にパターニングにより同一材料および同一膜厚の構造体薄膜パターン104およびダミーパターン105を形成する。
次に、犠牲材料103を構造体薄膜パターン104およびダミーパターン105の膜厚よりも厚く着膜した後、図2のように、構造体薄膜パターン104と同一膜厚になるまで犠牲材料103をCMPによって研磨する。ここで、ダミーパターン105の材料及び膜厚は構造体薄膜パターン104と同じであるため、ダミーパターン105を配置することは、構造体薄膜パターン104の間の距離が短くなることに相当する。またこれは、非研磨対象であるパターン104,105間の研磨長が短くなったとも言える。このため、ディッシングが生じ難くなり、犠牲材料103の平坦性が向上し、構造体薄膜パターン104は、ターゲット基板410へ確実に転写される。なお、ディッシング量を低下させる上で構造体パターンとダミーパターンの間の距離を10μm以下とすることが好ましい。
図3は、図1および図2に示すような複合薄膜パターン(複合薄膜)を積層して犠牲材料をエッチングした後のターゲット基板を示し、(a)は平面図、(b)は(a)のE1−E1’線断面図、(c)は(a)のF1−F1’線断面図である。図3に示すように、第2の基板としてのターゲット基板410上には、構造体であるカンチレバーが形成されると共に、その周囲にダミーパターンが形成される。このように構造体の周囲にダミーパターンが残るが、ダミーパターンが構造体に影響を与えない場合は残っていても何ら問題はない。
(第1の実施の形態の効果)
この第1の実施の形態によれば、ダミーパターン105を設けたことにより、パターン104,105間のCMPによる研磨長を短くすることができるので、ディッシングが生じ難くなり、微小構造体を歩留まり良く作製することができる。また、ダミーパターン105の材料と膜厚を構造体薄膜パターン104と同一にしたので、構造体薄膜パターン104をパターニングするときにダミーパターン105を同時に形成することができるので、着膜工程およびパターニング工程を簡略化することができる。
なお、第1の実施の形態においては、ダミーパターン105の材料を構造体薄膜パターン104と異ならせてもよい。この場合、新たにダミーパターン105の着膜やパターニング工程が付加される。更に、ダミーパターンを選択的にエッチングすれば、構造体の周囲のダミーパターンを消失させることが可能となる。
[第2の実施の形態]
図4〜図6は、本発明の第2の実施の形態に係る微小構造体の製造工程を示す。図4は、ドナー基板を示す。図5は、複合薄膜パターンを転写して得られた構造体を示し、(a)は平面図、(b)は(a)のB2−B2’線断面図、(c)は(a)のC2−C2’線断面図である。図6は、犠牲材料を選択的にエッチングした後に形成される積層体を示し、(a)は平面図、(b)は(a)のD2−D2’線断面図、(c)は同図(a)のE2−E2’線断面図である。
本実施の形態では、ダミーパターン105が隣接する上下のレイヤーLa〜Ldにおいて重ならないように、ダミーパターン105の位置が交互にずらしてドナー基板100を作製する。
次に、レイヤーLa〜Ldを積層すると、図5(b)に示すように、積層方向に隣り合うレイヤーのダミーパターン105は、位置がずれて積層方向に連続しないレイアウトになる。その他は、第1の実施の形態と同様である。
次に、犠牲材料103を選択的にエッチングすると、図6の(a)のように得られたターゲット基板410におけるダミーパターン105は、ダミーパターン105が隣り合うレイヤー間で連続していないため、図6の(b)に示すように、第1レイヤーLa及び第4レイヤーLdのアンカー上のダミーパターン105のみが残され、他のダミーパターン105はリフトオフされて消失する。
(第2の実施の形態の効果)
この第2の実施の形態によれば、ダミーパターン105のレイアウトを積層方向のレイヤー間で不連続になるようにしたので、エッチャントが侵入し易くなり、エッチング時間を短縮することができる。また、犠牲材料103を除去する際にダミーパターン105を除去することができるので、製造時間を短縮することができ、量産化が可能になる。更に、構造体によってはダミーパターンが残ると、そのダミーパターンにより構造体が所望通り機能しないことがあるが、本形態ではダミーパターンの大部分を消失できるので、構造体は所望通り機能することが可能となる。
なお、第2の実施の形態においては、ダミーパターンのレイアウトとして、積層したときに積層方向に隣り合う複合薄膜のダミーパターンが全て連続しないようなレイアウトとしたが、このレイアウトに限定されるものではない。積層方向に隣り合うレイヤーのダミーパターン105のいずれかの部分で連続とならないようなレイアウトにしてもよい。
[第3の実施の形態]
図7は、本発明の第3の実施の形態に係る微小構造体を示し、(a)は、平面図、(b)は、図6(a)のD2−D2’線断面図である。本実施の形態は、第2の実施の形態において、ダミーパターン105を図7の(a)に示すように、第1レイヤーLaと第2レイヤーLbのダミーパターン105のみが連続でなく、第2レイヤーLb以降のダミーパターン105が連続するようにレイアウトしたものである。他の構成は第2の実施の形態と同様である。図7(a)において、犠牲材料103を除去すると、図7の(b)に示すように、ダミーパターン105は、ターゲット基板410と最上層の構造体薄膜パターン104上のみとなり、これらのダミーパターン105を除去することにより目的の微小構造体を得ることができる。
この第3の実施の形態によれば、犠牲材料103のエッチング後に、多くの不要なダミーパターン105を除去することができるため、エッチング時間の短縮が可能になる。
図8〜図13は、本発明の実施例に係る製造工程を示す。図9(a)は平面図、(b)は(a)のA3−A3’線断面図である。図11の(a)は平面図、(b)は(a)のB3−B3’線断面図である。図12の(a)は平面図、(b)は(a)のC3−C3’線断面図、(c)は(a)のD3−D3’線断面図である。図13の(a)は平面図、(b)は(a)のE3−E3’線断面図、(c)は(a)のF3−F3’線断面図である。図14の(a)は平面図、(b)は(a)のA4−A4’線断面図である。
まず、図8に示すように、基板として準備したシリコンウェハからなる基板301上にポリイミドをスピンコート法により塗布し、最高温度350℃でベークし、離型層302を形成する。次に、カンチレバーを断面形状に対応した構造体薄膜パターンおよびダミーパターンの構成材料となるAlによる薄膜303をスパッタ法により1μmに着膜する。
次に、フォトリソグラフィ法を用いてAlの薄膜303をパターニングし、図9の(a),(b)のように、完成時のカンチレバーの断面形状を有する構造体薄膜パターン304とダミーパターン305を一括して形成する。なお、ここでは、図9の(a)の点線枠で示すように、レイヤーは、第1レイヤーLa、第2レイヤーLb、第3レイヤーLc、第4レイヤーLdの4つからなり、後の積層工程では、第1レイヤーLaから第4レイヤーLdまでが順次積層される。また、ダミーパターン305は、積層したときに積層方向に隣り合うレイヤーのダミーパターン305が連続しないようにレイアウトする。
次に、図10の(a)に示すように、構造体薄膜パターン304とダミーパターン305の上に、スパッタ法により犠牲材料となるCuの薄膜306を1.5μmに着膜する。次に、図10の(b)に示すように、薄膜306を造体薄膜パターン304と同一膜厚になるまでCMPにより研磨する。
次に、通常のフォトリソグラフィー法を用いて、図11の(a),(b)に示すように、薄膜306に分離溝306aを形成することにより、第1レイヤーLaから第4レイヤーLdに対応する複数の複合薄膜パターン307を有するドナー基板308を形成する。
次に、図18の(a)〜(c)で説明した工程を繰り返して、ドナー基板308上の第1レイヤーLaから第4レイヤーLdのそれぞれの複合薄膜パターン307を順次積層し、図12の(a)に示す積層体を得る。このとき、複合薄膜パターン307の平坦性が良好であるため、ターゲット基板410側の接合面に対して面接触を実現できたため、複合薄膜パターン307は確実にターゲット基板410側に転写できる。本実施例の場合、図12の(b)に示すように、積層方向に隣り合うレイヤーのダミーパターン305は連続していない。
次に、犠牲材料である薄膜306を選択的にエッチング可能なエッチャントに浸漬し、図13の(a)〜(c)に示すように、薄膜306を除去する。ダミーパターン105は、連続していないので、第1レイヤーLaのダミーパターン105と第4レイヤーLdのアンカー上のダミーパターン105のみが残され、他の部分のダミーパターン105はリフトオフされて消失する。次に、残りのダミーパターン105を除去することにより、図14に示すように、オーバーハング形状を有するカンチレバーを作製できる。
なお、本発明は、上記実施の形態および上記実施例に限定されず、その要旨を変更しない範囲内で種々変形実施できる。例えば、微小構造体を金型等の成形型として作製し、その成形型から相補形状の微小構造体を製造してもよい。
また、上記実施の形態および上記実施例では、構造体薄膜パターンの材料としてAlについて説明したが、タンタル、銅、インジウム等の他の金属でもよく、アルミナ、窒化アルミ、炭化珪素等のセラミックスでもよい。
本発明の第1の実施の形態に係る微小構造体の製造工程をし、(a)は犠牲材料を着膜する前のドナー基板の平面図、(b)は(a)のA1−A1’線断面図、(c)は(a)のB1−B1’線断面図である。 図1のドナー基板に犠牲材料を着膜した状態を示し、(a)はドナー基板の平面図、(b)は(a)のC1−C1’線断面図、(c)は(a)のD1−D1’線断面図である。 複合薄膜パターンを積層して犠牲材料をエッチングした後のターゲット基板を示し、(a)はターゲット基板上に形成されたカンチレバーの平面図、(b)は(a)のE1−E1’線断面図、(c)は(a)のF1−F1’線の断面図である。 本発明の第2の実施の形態に係る微小構造体の各レイヤーにおけるパターンレイアウトを示す平面図である。 本発明の第2の実施の形態において、複合薄膜パターンを転写して得られた構造体を示し、(a)は平面図、(b)は(a)のB2−B2’線断面図、(c)は(a)のC2−C2’線断面図である。 本発明の第2の実施の形態において、犠牲材料を選択的にエッチングした後に形成される積層体を示し、(a)は平面図、(b)は(a)のD2−D2’線断面図、(c)は同図(a)のE2−E2’線断面図である。 本発明の第3の実施の形態に係る微小構造体を示し、(a)は平面図、(b)は図6(a)のD2−D2’線断面図である。 本発明の実施例の製造工程の第1段階の層構成を示す断面図である。 各レイヤーに対する構造体薄膜パターンおよびダミーパターンの配置を示し、(a)は平面図、(b)は(a)のA3−A3’線断面図である。 犠牲材料としてのCu薄膜の形成と研磨を示し、(a)はCu薄膜形成時の正面断面図、(b)はCu薄膜研磨後の正面断面図である。 図10のCu薄膜に分離溝を形成した状態を示し、(a)は平面図、(b)は(a)のB3−B3’線断面図である。 積層が完了した積層体を示し、(a)は平面図、(b)は(a)のC3−C3’線の断面図、(c)は(a)のD3−D3’線断面図である。 図12の積層体からCu薄膜を除去した積層体を示し、(a)は平面図、(b)は(a)のE3−E3’線断面図、(c)は(a)のF3−F3’線断面図である。 微小構造体の一例を示し、(a)は平面図、(b)は(a)のA4−A4’線断面図である。 従来の微小構造体の製造工程を示し、(a)は層構成の断面図、(b)は(a)の離型層上に構造体薄膜パターンを形成した状態を示す平面図、(c)は(a)のB4−B4’線断面図である。 図15に続く工程を示し、(a)はCu薄膜形成時の正面断面図、(b)はCu薄膜研磨後の正面断面図である。 図16に続く工程を示し、(a)は平面図、(b)は(a)のC4−C4’線断面図である。 ドナー基板からターゲット基板に複合薄膜パターンを転写する工程を示し、(a)は準備状態を示す正面断面図、(b)はドナー基板とターゲット基板を接触させた状態を示す正面断面図、(c)はドナー基板からターゲット基板を引き離した状態を示す正面断面図である。 図18の工程により作製された積層体を示し、(a)は平面図、(b)は(a)のD4−D4’線断面図である。 ディッシングが生じたレイヤーを示し、(a)は平面図、(b)は(a)のA5−A5’線断面図、(c)は(a)のB5−B5’線断面図、(d)は(a)のC5−C5’線断面図である。 ディッシングに起因して複合薄膜パターンに生じた転写不良の部分を拡大して示した断面図である。
符号の説明
101 基板
102 離型層
103 犠牲材料
104 構造体薄膜パターン
105 ダミーパターン
301 基板
302 離型層
303 薄膜
304 構造体薄膜パターン
305 ダミーパターン
306 薄膜
306a 分離溝
307 複合薄膜パターン
308 ドナー基板
400 カンチレバー
401 基板
402 離型層
403 薄膜
404 構造体薄膜パターン
405 薄膜
405a ディッシング
405b 分離溝
406 複合薄膜パターン
407 ドナー基板
408 真空槽
409 XYθステージ
410 ターゲット基板
411 Zステージ
413 FAB源
420 ビーム
421 アンカー
La 第1レイヤー
Lb 第2レイヤー
Lc 第3レイヤー
Ld 第4レイヤー

Claims (9)

  1. 第1の基板上に、微小構造体の断面形状に対応した複数の構造体薄膜と、前記構造体薄膜と同一の膜厚を有して前記複数の構造体薄膜の周囲に配置されたダミー薄膜とを形成する第1の工程と、
    前記第1の基板上に前記構造体薄膜とは異なる材料からなる犠牲層を形成した後、前記犠牲層を研磨して前記複数の構造体薄膜と前記複数のダミー薄膜の間に前記構造体薄膜と同一の膜厚の犠牲薄膜を形成し、前記構造体薄膜、前記ダミー薄膜および前記犠牲薄膜からなる複数の複合薄膜を形成する第2の工程と、
    前記第1の基板に対向配置される第2の基板と前記第1の基板上の前記複合薄膜との位置合わせ、圧接、離間を繰り返すことにより、前記第2の基板上に前記複数の複合薄膜が積層された積層体を形成する第3の工程と、
    前記積層体の前記犠牲薄膜を除去する第4の工程とを含むことを特徴とする微小構造体の製造方法。
  2. 前記第1の工程は、前記構造体薄膜と前記ダミー薄膜の材料を同一にし、前記構造体薄膜と同時に前記ダミー薄膜を形成することを特徴とする請求項1に記載の微小構造体の製造方法。
  3. 前記第4の工程は、前記犠牲薄膜と同時に前記ダミー薄膜を除去する工程を含むことを特徴とする請求項1に記載の微小構造体の製造方法。
  4. 前記第1の工程は、前記積層体が形成されたときに、積層方向に隣り合う前記複合薄膜の少なくとも一組において前記ダミー薄膜が連続しないように前記複数のダミー薄膜を形成することを特徴とする請求項1に記載の微小構造体の製造方法。
  5. 前記第1の工程は、前記積層体が形成されたときに、第1層目の前記複合薄膜の前記ダミー薄膜と第2層目以降の前記複合薄膜の前記ダミー薄膜とが連続しないように前記複数のダミー薄膜を形成することを特徴とする請求項4に記載の微小構造体の製造方法。
  6. 前記第1の工程は、前記積層体が形成されたときに、積層方向に隣り合う前記複合薄膜の前記ダミー薄膜の全てが連続しないように前記複数のダミー薄膜を形成することを特徴とする請求項4に記載の微小構造体の製造方法。
  7. 前記第3の工程が形成する前記積層体は、オーバーハング形状を有することを特徴とする請求項1に記載の微小構造体の製造方法。
  8. 構造体薄膜の周囲に、構造体薄膜と同一膜厚の犠牲薄膜とダミー薄膜が形成されたことを特徴とする基板。
  9. 構造体薄膜とダミー薄膜の距離が10μm以下であることを特徴とする請求項8記載の基板。
JP2004278131A 2004-09-24 2004-09-24 微小構造体の製造方法、および基板 Pending JP2006088281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004278131A JP2006088281A (ja) 2004-09-24 2004-09-24 微小構造体の製造方法、および基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004278131A JP2006088281A (ja) 2004-09-24 2004-09-24 微小構造体の製造方法、および基板

Publications (1)

Publication Number Publication Date
JP2006088281A true JP2006088281A (ja) 2006-04-06

Family

ID=36229735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004278131A Pending JP2006088281A (ja) 2004-09-24 2004-09-24 微小構造体の製造方法、および基板

Country Status (1)

Country Link
JP (1) JP2006088281A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007075931A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置とその製造方法
JP2013230523A (ja) * 2012-04-27 2013-11-14 Toshiba Corp Mems素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007075931A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置とその製造方法
JP4713990B2 (ja) * 2005-09-13 2011-06-29 株式会社東芝 半導体装置とその製造方法
JP2013230523A (ja) * 2012-04-27 2013-11-14 Toshiba Corp Mems素子

Similar Documents

Publication Publication Date Title
US20130020704A1 (en) Bonding surfaces for direct bonding of semiconductor structures
KR20120089695A (ko) 분자 본딩을 개시하는 방법
TWI527131B (zh) 以低壓力進行分子黏附鍵結之方法
EP2232534A1 (en) Process of treating defects during the bonding of wafers
CN105960099A (zh) 低成本三层基板制造方法
KR101168879B1 (ko) 다층배선기판의 제조방법
US9681244B1 (en) Method for manufacturing microphone chip
JP4650113B2 (ja) 積層構造体、ドナー基板、および積層構造体の製造方法
JP2006088281A (ja) 微小構造体の製造方法、および基板
CN108615719A (zh) 半导体器件的对准方法
JP6264597B2 (ja) 多層電子支持構造体の層間の位置合わせ
JP4575651B2 (ja) 積層構造体の製造方法および積層構造体
JP2017034074A (ja) 半導体装置
JP2817530B2 (ja) ポリイミド多層配線基板の製造方法
CN104662649A (zh) 直接键合工艺
CN116072521A (zh) 用于晶圆级封装的共晶键合方法
JP4318416B2 (ja) 微小構造体の製造方法
TWI744183B (zh) 電容單元及其製造方法
TWI623247B (zh) Mass production method of preform of passive component
TWI518759B (zh) 暫時基材、處理方法及生產方法
US20110120626A1 (en) Method of producing ultra fine surfacing bulk substrate
US6835260B2 (en) Method to produce pedestal features in constrained sintered substrates
KR100978654B1 (ko) 세라믹 적층체의 가압 지그 및 다층 세라믹 기판의제조방법
JP2011018675A (ja) 圧電デバイスの製造方法および圧電デバイス
JP2006150588A (ja) 分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品