JP2006150588A - 分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品 - Google Patents

分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品 Download PDF

Info

Publication number
JP2006150588A
JP2006150588A JP2005343386A JP2005343386A JP2006150588A JP 2006150588 A JP2006150588 A JP 2006150588A JP 2005343386 A JP2005343386 A JP 2005343386A JP 2005343386 A JP2005343386 A JP 2005343386A JP 2006150588 A JP2006150588 A JP 2006150588A
Authority
JP
Japan
Prior art keywords
micromachine
thin film
manufacturing
interface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005343386A
Other languages
English (en)
Inventor
Wen-Chang Dong
▲びん▼昌 董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2006150588A publication Critical patent/JP2006150588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/0088Separation allowing recovery of the substrate or a part of the substrate, e.g. epitaxial lift-off
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/03Processes for manufacturing substrate-free structures
    • B81C2201/038Processes for manufacturing substrate-free structures not provided for in B81C2201/034 - B81C2201/036
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体あるいはマイクロマシン製造工程中において、下地基板からデバイスを容易に分離できるインターフェースを形成する方法を提供する。
【解決手段】プロセス基板10とデバイス20の間において、接合性が弱い材質、あるいは製造工程中にエッチングによって容易に除去できる材質で、外力で破壊することで分離できるインターフェース30を構成し、デバイス製造の後工程内において、前記分離できるインターフェース30を破壊して、デバイス20をプロセス基板10から分離する。特に、前記分離できるインターフェース30で形成したマイクロマシン薄膜を介することで、構造上プロセス基板を必要としないだけでなく、可撓性を具え、かつ上下両面にも回路接点や微構造、あるいはマイクロマシンデバイスを具備するように製造することができる。
【選択図】図4

Description

1.発明の技術分野
本発明は、半導体製造工程或いはマイクロマシン製造工程内において分離できるインターフェースを形成する方法に関り、特に、プロセス基板を必要とせず且つ可撓性を具えたマイクロマシン薄膜製品の製作に関する。
2.従来の技術
従来の半導体ウエハ製造工程技術とは、シリコンチップにおいて各種集積回路を製造する技術を指し、これにはフォト、エッチング、電気メッキ、薄膜、化学機械研磨及びイオンインプランテーションなどの技術を含み、均しくウエハ製造工程の従来の専門技術である。例えば、フォトリソグラフィ技術は、パターン転写に用い、電気メッキ技術は金属に電気メッキに用い、イオンドライエッチングは、異方性エッチングに用い、化学薬液のウエットエッチングの特性も多方面のエッチングに用いられ、及び薄膜には金属薄膜及び非金属薄膜の成長及び塗布などがある。
簡単に述べると、半導体の製造工程は各種の微細なパターン転写技術と各種エッチングの組合せ、薄膜の成長及び塗布、電気メッキなどの各種物理的及び化学技術を利用し、金属或いは非金属材質の基板上で加工技術を施す。そして半導体製造工程を完了した後、その他の組立を実施するため、更に製造した集積回路或いはデバイスと基板を一緒に切断する。
また、近年半導体製造工程から開発された各種マイクロマシン技術は、プロセス基板の上面に微細加工技術で各種微構造、センサーデバイス、光電デバイスなどの各種マイクロ機械及びマイクロマシンデバイスを製造できるが、一部の微構造を独立で取外すことができることを除き、その他のマイクロマシンデバイスはプロセス基板と一緒に切断してからその他のパッケージング、テストなどの製造工程を進めなければならない。
しかし、集積回路デバイス或いはマイクロマシンデバイスは、プロセス基板と同時に存在する構造であるため、多くの構造上の欠点を有し、その中には、
1. 図1に示すとおり、プロセス基板10が全体デバイス60の体積の80%以上を占めるため、製造したデバイス60について、プロセス基板10に対して研磨の製造工程を行わなければならない。
2. デバイス60は、片面上で回路接続或いは組立ができるが、同時に両面に回路設計を行うことができないため、このような構造はデバイス60の設計及び機能に対して容易に影響を与えている。
例えば、マイクロマシンのコンデンサ構造として製造した圧力検出デバイスを例にとると、パッケージング或いは組立過程において圧力検出デバイスの片面表面を環境と接触させることができ、さもないと圧力検出デバイスの感度に影響を及ぼす。或いは、図2に示すとおり、光電デバイスを具えたCMOS検出デバイス70を例にとると、パッケージング製造過程中において検出ユニットが被覆されることを避ける、或いは、図3に示すとおり、別の光電デバイスを具えたCMOS検出デバイス70を例にとると、このようなCMOS検出デバイス70は透光性のパッケージング基板75を使用しなければならない。
発明の概要
本発明の主要目的は、製造工程中において、分離できるインターフェースを形成する方法を提供することにあり、半導体製造工程或いはマイクロマシン製造工程に応用することで、製造する集積回路デバイス或いはマイクロマシンデバイスがプロセス基板を必要としない。その方法は、半導体製造工程或いはマイクロマシン製造工程内のプロセス基板と集積回路デバイス或いはマイクロマシンデバイスの層と層の間で各種分離できるインターフェース処理を施すことで、後工程で外力を介して前記分離できるインターフェースを分離し集積回路デバイス或いはマイクロマシンデバイスをプロセス基板と分離できるという目的を達成できる。
本発明の別の目的は、プロセス基板を必要とせず且つ可撓性を具えたマイクロマシン薄膜を提供することにあり、製造工程内に分離できるインターフェースの形成を利用することで、製造したマイクロマシン薄膜が製造工程における基板制限を除去することができ、且つ可撓性を具え、特にこのようにマイクロマシン薄膜の上下両面に電子回路、微構造及び各種マイクロマシンデバイスを製造することができるため、使用上において更に幅広く実質応用できる。
発明の詳細な説明
本発明で開示する半導体製造工程或いはマイクロマシン製造工程内において分離できるインターフェースを形成する方法には、2種類の方法があり、1種類目の方法は制御層と層の間の接合インターフェースの接着性を利用して、層と層の間に分離できるインターフェースの構成を促進する。2種類目の方法は、層と層の間に除去し易い材質を加え、且つこれによって層と層の間の分離できるインターフェースを構成することにある。
この中の、制御層と層の間の接合インターフェースの接着性が弱いことを利用し、且つこれによって分離できるインターフェースを形成する方法は、接着性が弱い材質或いは製造工程の利用、或いは接着性が弱い材質及び製造工程を結合して、接合インターフェースの接着力の強弱を制御することで、隣り合う両層の間の接合インターフェースを相当に薄弱させることができるため、全ての製造工程を十分完成させることができる。
本発明で運用する接着性が弱い材質の種類は非常に多く、例えば、セラミックとタングステン、タングステンと銅、タングステンとニッケルなどがある。その他、材質本体の内部応力に合わせて、接合インターフェースを容易に分離することができ、例えば、タングステン表面に銅をスパッタした後、更に電気メッキ方式で銅表面にニッケルメッキを施し、且つニッケルの厚さが厚いほどその内部応力が大きくなるため、ニッケルメッキが厚くなればなるほど、タングステンと銅のインターフェースは容易に剥離し易くなる。
及び、本発明で運用する接着性が弱い製造工程も非常に多く、例えば、タングステン表面にニッケルメッキの接着状況は、物理的にニッケルをスパッタしたものよりも悪くなる。或いは、タングステン或いは銅表面に脱落し易い酸化層、或いは、ポリイミド(PI)を塗布する時、通常ではまず接着剤を塗布するが、接着剤を加えない場合その接着性が比較的弱くなり、且つポリイミドに合わせて焼成して固化する条件が、均しくその接着性に影響を及ぼす。
図4は、本発明で接着性が弱い材質で分離できるインターフェースを製造した実施例である。まずステップ4aを行い、基板10上で0.5μm厚のタングステン金属層31を形成し、その後、スパッタ法で0.5μm厚のニッケル金属層32を形成し、さらに電気メッキ方法でニッケル金属層32を厚さ約20〜50μmに増やす。
この時、タングステン金属層31及びニッケル金属層32の間に分離できるインターフェース30が形成され、次に、ステップ4bを行い、ニッケル金属層32上面に回路或いはマイクロマシン構造21を具えた薄膜デバイス20を製造し、ステップ4bが完成した後、引き続きステップ4c及びステップ4dを進め、基板10の外側エリアにおいて外力によって分離できるインターフェース30を破壊して薄膜デバイス20を取り出す。例えば、刀刃40でタングステン金属層31及びニッケル金属層32の間に切り込むことで分離できるインターフェース30を破壊することができ、且つ分離できるインターフェース30の一端を一度破壊して少し上向きに力を入れることで薄膜デバイス20を容易に取り出すことができる。
図5は、本発明の接着性が弱い製造工程で分離できるインターフェースを製造した実施例である。まずステップ5aを実施し、基板10の上面に2回のポリイミド33、34を連続塗布し、且つ1回目のポリイミド33を塗布する時に接着剤を加え、また例えば焼成、固化温度が120℃、180℃及び240℃において、それぞれ3.5minを焼成する適切な焼成、固化温度のもとで焼成、固化時間を制御するが、2回目のポリイミド34を塗布する時は接着剤を加えないが、同様に例えば焼成、固化温度が120℃、180℃及び240℃において、それぞれ3.5minを焼成する適切な焼成、固化温度のもとで焼成、固化時間を制御する。
この時、1回目のポリイミド33及び2回目ポリイミド34の間に分離できるインターフェース30が形成される。次に、ステップ5bを進めるに当たって2回目のポリイミド34の上面に回路或いはマイクロマシン構造21を具えた薄膜デバイス20を製造し、ステップ5bを完成した後、次に、ステップ5c及び5dを進め、基板10の外側エリアにおいて外力によって分離できるインターフェース30を破壊して薄膜デバイス20を取り出す。例えば、刀刃40でタングステン金属層31及びニッケル金属層32の間に切り込むことで分離できるインターフェース30を破壊することができ、且つ分離できるインターフェース30の一端を一度破壊して少し上向きに力を入れることで薄膜デバイス20を容易に取り出すことができる。
その他、本発明で開示する1種類目の分離できるインターフェース技術は、同時に接着性が弱い材質及び製造工程を結合して分離できるインターフェースを製造することができ、例えば、まず基板の上面に0.5μm厚のタングステン金属層を形成し、その後、それを15%のH2O2の溶液内に5分間置いて、表面に酸化層を形成させ、更に、スパッタ法で0.5μm厚の銅金属層を形成し、更に電気メッキ方法でニッケル金属層が約20〜50μmとなる電気メッキし、この時、銅金属層とタングステン金属層の間に分離できるインターフェースを形成される。
本発明で開示する別の分離できるインターフェースを形成する方法として、例えば層と層の間に容易にエッチングさせる銅或いは変質可能なポリマーのようなエッチングし易い材質或いは変質可能な材質を加え、且つエッチング方法を利用してエッチングし易い材質を除去、或いは例えば加熱或いは光照射のようなその他の方法を介することで、変質可能な材質の接着特性を消失或いは分離し易い不安定な接合面を形成させることができる。
図6は、本発明の除去し易い材質を一層加えて分離できるインターフェースを製造した実施例である。まずステップ6aを実施し、セラミック基板15の上面にエッチングし易く且つ0.7μm厚の銅金属層35を形成し、次にステップ6b及び6cを行い、銅金属層3の上面に回路或いはマイクロマシン構造21を具えた薄膜デバイス20及びエッチング穴36を製造する。次に、ステップ6dで基板10全部を銅エッチング液内に置いて、銅エッチング液がエッチング穴36から進入すると共に銅金属層35に対してエッチングを進め、銅金属層35が完全にエッチングされた後、薄膜デバイス20が自然に基板10と分離する。
本発明で開示する半導体製造工程或いはマイクロマシン製造工程内において分離できるインターフェースを形成する方法は、その主な用途として電子回路、微構造及び各種マイクロマシンデバイスを具備する各種回路薄膜或いはマイクロマシン薄膜(以下、通称をマイクロマシン薄膜という)を製造することに応用でき、特に、プロセス基板を必要とせず、可撓性を具え、且つ上下両面にも回路接点、微構造及び各種マイクロマシンデバイスを具備したマイクロマシン薄膜を製造することができる。
このようなマイクロマシン薄膜を製造する製造工程内において、本発明で開示する分離できるインターフェースの形成方法を利用することで、まずプロセス基板の上面に分離できるインターフェースを形成し、且つ前記プロセス基板の上面にマイクロマシン薄膜の製造工程を完成した後、更に前記プロセス基板を分離することで、製造したマイクロマシン薄膜製品を取り出すことができる。
これにより、プロセス基板を必要とせず且つ可撓性を具えたマイクロマシン薄膜の製造法を図7に示して下記のステップを含み、この中のステップb)は本発明で開示する分離できるインターフェースの形成方法に応用する。
ステップa)プロセス基板として剛性材質を提供する。
ステップb)プロセス基板で分離できるインターフェースを製作する。
ステップc)プロセス基板の分離できるインターフェースの上に、半導体ウエハの製造工程、或いは、マイクロマシン製造工程で各種電子回路、微構造、或いは、その他マイクロマシンデバイスを具えたマイクロマシン薄膜を製造する。
ステップd)プロセス基板とマイクロマシン薄膜の間の分離できるインターフェースを破壊することで、プロセス基板とマイクロマシン薄膜を相互に分離させる。
ステップe)マイクロマシン薄膜の取り出し、或いは、必要性を見て更に取り出したマイクロマシン薄膜に対して後工程の加工を実施する。
図8は、本発明で開示する分離できるインターフェースの形成方法を応用することでプロセス基板を必要とせず且つ可撓性を具えたマイクロマシン薄膜を製造した実施例である。まず、剛性材質で製造されたプロセス基板10を準備し、ステップ8aを実施し、プロセス基板10の上面に継続して2回ポリイミド33、34を塗布し、2層のポリイミド33、34の間の接着性が弱いことで分離できるインターフェース30が形成される。次に、ステップ8bを進めるに当たって2層のポリイミド34の上面にマイクロマシン製造工程で回路或いはマイクロマシン構造21を具えた薄膜デバイス20を製造し、且つ前記薄膜デバイス20内部にエッチングマスク層37を保留する。ステップ8bを完成した後、次に、ステップ8c及び8dを進め、刀刃40で2層のポリイミド33、34の間の分離できるインターフェース30に切り込むことで、プロセス基板10と薄膜デバイス20を分離させることができ、さらにステップ8dを進めて薄膜デバイス20に対しポリイミド34を取外し、及び薄膜デバイス20の別の表面に対してその他構造加工を進める。ステップ8dが完成した後、最後にステップ8eを進めてエッチングマスク37を取外すことで、プロセス基板を必要とせず、且つ可撓性を具え、且つ両面に回路接点及び微構造を具えた薄膜デバイス20の製造を完了する。
上記の方法は、必要性によって各ステップの間にその他の製造工程を加えることもでき、例えばステップa)の後、まず導電金属層を形成させ、更にステップb)を行い、後工程に該導電金属層を介することで導電ルートを提供することができる。或いは、ステップc)の後、まずその他のデバイスの組立、パッケージング或いは加工を行い、更にステップd)を行い、製造したユニットが微小或いは摘むことができないことで組立、パッケージング或いは加工ができないことを避ける。図10に示す実施例は、ステップc)の後、まず薄膜デバイス20とその他デバイス50の回路接点52の組立によって電気的な接続を構成した後、更にステップd)を行って基板10を除去し、薄膜デバイス20が微小或いは摘めないことで組立或いはパッケージングできないことを避けている。
本発明で製造されるこの種のマイクロマシン薄膜及び製造法は、従来の半導体製造工程で製造したマイクロマシン薄膜及び製造法と比べても以下の優位性或いは異なる特徴がある。
1. 本発明で開示する分離できるインターフェースの形成方法を応用して、プロセス基板にまず分離できるインターフェースを具えさせることができる。
2. 製造したマイクロマシン薄膜製品とプロセス基板は、それぞれ独立し、且つマイクロマシン薄膜製品の特性はマイクロマシン薄膜本体の材質及び製造した構造と関係するのみであって、プロセス基板の影響を受けることがない。
3. 剛性材質のプロセス基板を重複して使用できる。
4. マイクロマシン薄膜を基板から分離した後、更にマイクロマシン薄膜の別の一面にエッチング或いは電気メッキなどの加工を施すことができるため、マイクロマシン薄膜の上下両面に加工を施すことができる。
5. 容易に回路及び各種構造を統合することでマイクロマシン薄膜の内部或いは両面に製造できる。
これにより、本発明で開示する分離できるインターフェースの形成方法で製造したマイクロマシン薄膜製品には、以下の各長所を具える。
1. マイクロマシン薄膜のマイクロマシンデバイス或いは回路線幅の大きさ、ピッチの製造能力は、従来のプリント回路板或いはフレキシブルプリント基板技術では達成することができない。
製造されたマイクロマシン薄膜は、半導体にリソグラフィーなどの製造工程技術で製造することができるため、製造工程能力(回路線のピッチ pitch)で容易に20μm以下を達成することができる。現在の半導体製造工程技術は、すでにマイクロメートル(μm)以下に達し、従来のプリント回路板或いはフレキシブルプリント基板の製造工程技術で30μm以下を達することが難しい。
2. 多層回路を製造することができ、且つ厚さが薄い。回路線の層数及び厚さから言うと、本発明で製造されたマイクロマシン薄膜は、容易に10層以上積み重ねることができ、且つ厚さを200μm以下に制御することができる。例えばマイクロマシン薄膜の誘電体層厚を10μm、導線厚を5μmとした場合、10層の総厚さが200μmより小さくなる。従来のプリント回路板、フレキシブルプリント基板、フリップチップ基板などの技術では到達することができない。
3. 回路接点及び微構造をそれぞれマイクロマシン薄膜の異なる面に製造させることができ、且つマイクロマシン薄膜いずれかの面の回路接点が回路接続を構成する時、マイクロマシン薄膜の別の面の微構造機能にも影響を与えることがない。
本発明で開示する分離できるインターフェースの形成方法を応用して製造されたマイクロマシン薄膜は、その中の一面で各種電子回路、微構造或いはその他のマイクロマシンデバイスを具備するものを製造させた後、更に基板と分離し、且つ更にマイクロマシン薄膜の別の一面に対してその後のその他の製造工程の加工を施すことができるため、製造されたマイクロマシン薄膜の上下両面に回路接点或いは微構造を具えたものを製造することがきる。この種の上下両面に回路接点或いは微構造を具えたマイクロマシン薄膜は、以下の長所を具えている。
(1)マイクロマシン薄膜の上下両面が、その他のデバイス或いは電子回路と接続できる。
(2)マイクロマシン薄膜の一面に回路接点を具え、別の一面に微構造を具える時、マイクロマシン薄膜の回路接点は、その他のデバイス或いは電子回路と電気的な接続を構成しても、別の一面の微構造機能が影響を受けることが無い。
しかし、従来のマイクロマシン薄膜は、回路接点と微構造を同一面に製造するため、この種の構造はマイクロマシン薄膜のデバイス作動に影響を与えてしまう。
図9を例にすると、図内に示す薄膜デバイス20は、本発明で開示する分離できるインターフェースの形成方法を応用して製造し、且つ後工程の加工を経て薄膜デバイス20の上下両面にそれぞれ回路接点23及びマイクロマシン構造24を具備するものを製造させた。この種の薄膜デバイス20の実質応用は、タッチセンサーとすることができ、且つ薄膜デバイス20のその中の一面の回路接点23がその他回路板50の回路接点52と電気的な接続を構成した時、別の一面のマイクロマシン構造24の機能に影響を与えることも無く、薄膜デバイス20が外力F作用を受けた時に回路導通を形成する。
4. マイクロマシン薄膜の製造工程材質は、可撓性を具えた材質を用いることができ、マイクロマシン薄膜が基板と分離した後、マイクロマシン薄膜の製品が可撓性を具え、この種の可撓性を具えたマイクロマシン薄膜製品を各種構造上に組み立てることができるが、基板を具えた従来のマイクロマシン薄膜製品は、可撓性を具えることができないため、その使用範囲も制限を受ける。
本発明で製造されたマイクロマシン薄膜に可撓性を具えることは、本発明の非常に重要な優位性である。またマイクロマシン薄膜の可撓特性は、使用する製造材質の異なりを見て異なる変化ができる。例えばマイクロマシン薄膜の誘電体材質にポリイミド(PI)を使用し、金属材質に銅、アルミを使用する場合、マイクロマシン薄膜本体が可撓性を具え、且つ組立時にマイクロマシン薄膜の可撓性を用いることでマイクロマシン薄膜を平坦ではない平面上に組み立てることができ、特に可撓性を具えたマイクロマシン薄膜が組立構造の硬さの違いによって異なる特性を現すことができる。例えば弾性材質の上面に貼る場合、可撓性を具えたマイクロマシン薄膜の構造も弾性を具えることができる。
5. マイクロマシン薄膜の微構造と回路を容易に統合して製作することができ、組立と回路接続の困難性を減少することができる。
本発明で開示する分離できるインターフェースの形成方法を応用して製造したマイクロマシン薄膜が、微構造と/或いは電子回路をマイクロマシン薄膜の本体と一体となることで、この種の構造で微構造と微細回路組立の製造工程を減少することができる。その他、図10に示すように、本発明で製造した薄膜デバイス20もまず基板10を分離することなく、薄膜デバイス20のその他の回路板50の回路接点52を組み立てて電気的な接続を構成した後、さらに基板10を除去することができる。
本発明で開示する分離できるインターフェースの形成方法で製造した回路薄膜或いはマイクロマシン薄膜は、なぜ上記の各種優位性を具えるのかは、均しく回路薄膜或いはマイクロマシン薄膜が電子回路及び微構造の製造が完了した後で基板から分離と取外すことができ、基板及び回路薄膜或いはマイクロマシン薄膜の電子回路及び微構造を破壊することを除き、基板の重複使用と製造コストを引き下げることができ、及び回路薄膜或いはマイクロマシン薄膜の製造工程に対する変化を増すことができる。
これ以外に、本発明で開示する分離できるインターフェースの形成方法で製造した回路薄膜或いはマイクロマシン薄膜は、半導体技術を用いたパターン及び導線ピッチを更に微細化、更に多層化させることができ、同時に回路及び機械の構造と薄膜を一体統合することで、薄膜回路を更に各種電子製品の回路板、フリップチップ基板、パネル回路の接続薄膜、テストカード、MEMS関連製品及び各種回路接続装置などに適用させることで、用途が広がり、重複製造も容易でコストを引き下げる特性を備えている。
本発明では、上記の好ましい実施例で詳細に説明したがその内容が上記の実施例に限定されることが無いものとし、本発明で開示するマイクロマシン薄膜を製造する技術で電子回路、微構造或いはマイクロマシンデバイスを統合して各種の回路薄膜或いはマイクロマシン薄膜製品を製造し、製品が半導体の微細製造工程の特性を具え、且つ基板構造を具えない具体的な交換と改良は、本発明の特徴及び目的に属し、且つ権利も本出願者が主張することができる。
図1は、 従来の集積回路デバイス或いはマイクロマシンデバイスは、プロセス基板と同時に存在しなければならず、且つプロセス基板がデバイス全体を占める割合が80%を超えることを示した見取図である。
図2は、光電デバイスを具えたCMOS検出デバイスをパッケージングする時、必ず検出ユニットを被覆することが避けられないことを示した見取図である。
図3は、光電デバイスを具えたCMOS検出デバイスが透光性のパッケージング基板を使用しなければならないことを示した見取図である。
図4は、本発明の接着性が弱い材質を利用して分離できるインターフェースを製造する実施例である。
図5は、 本発明の接着性が弱い製造工程を利用して分離できるインターフェースを製造する実施例である。
図6は、本発明の1層に容除去し易い材質を加えて分離できるインターフェースを製造する実施例である。
図7は、本発明で開示する分離できるインターフェースの形成方法を各種マイクロマシン薄膜の製造に応用したフローチャート図である。
図8は、本発明で開示する分離できるインターフェースの形成方法を応用して、プロセス基板を必要とせず、且つ可撓性を具えたマイクロマシン薄膜を製造した実施例である。
図9は、回路接点及び微構造をそれぞれマイクロマシン薄膜の異なる面に製造し、且つマイクロマシン薄膜のいずれかの面で回路接続を構成した時も別の面の微構造機能に影響を及ぼさないことを示した見取図である。
図10は、本発明で開示する分離できるインターフェースの形成方法を応用して製造したマイクロマシン薄膜の組立を完成した後で、更に基板も除去したことを示した見取図である。

Claims (8)

  1. 分離できるインターフェースの製造法において、集積回路デバイス、或いは、マイクロマシンデバイスの半導体製造工程、或いは、マイクロマシン製造工程内で実施し、且つ、製造した集積回路デバイス、或いは、マイクロマシンデバイスと製造工程内で使用するプロセス基板を分離し、接着性が弱い材質、或いは、製造工程、或いは、接着性が弱い材質、及び、製造工程の結合、或いは、容易にエッチングによって除去し易い材質で、前記プロセス基板と前記集積回路デバイス、或いは、マイクロマシンデバイスの層と層の間において、分離できるインターフェースを構成し、且つ、前記分離できるインターフェースを外力によって破壊、或いは、エッチングの方法により除去するこができることを特徴とする、分離できるインターフェースの製造法。
  2. 請求項1記載の分離できるインターフェースの製造法において、セラミックとタングステン、或いは、タングステンと銅、或いは、タングステンとニッケル、或いは、タングステン、或いは、銅のいずれかの表面で容易に脱落する酸化層を形成、或いは、接着剤を添加しないポリイミドを塗布することで、前記接着性が弱い分離できるインターフェースを構成することを特徴する、分離できるインターフェースの製造法。
  3. 請求項1記載の分離できるインターフェースの製造法において、エッチングし易い銅金属層、且つ、セラミック材質の製造工程で基板上に製造し、容易にエッチングにより除去する分離できるインターフェースとすることを特徴する、分離できるインターフェースの製造法。
  4. 分離できるインターフェースを使用したマイクロマシン薄膜の製造法において、プロセス基板構造を必要とせず、且つ、可撓性を具えたマイクロマシン薄膜を製造することができ、その製造ステップは、
    a)プロセス基板として剛性材質を提供することと、
    b)ステップa)のプロセス基板で分離できるインターフェースを製作することと、
    接着性が弱い材質、或いは、製造工程、或いは、接着性が弱い材質、及び、製造工程の結合、或いは、容易にエッチングによって除去し易い材質で、前記プロセス基板上に分離できるインターフェースを構成し、且つ、前記分離できるインターフェースが外力を介して破壊、或いは、エッチング方法により除去することができることと、
    c)ステップb)のプロセス基板の分離できるインターフェースの上に、半導体ウエハの製造工程、或いは、マイクロマシン製造工程で各種電子回路、微構造、或いは、その他マイクロマシンデバイスを具えたマイクロマシン薄膜を製造することと、
    d)プロセス基板とマイクロマシン薄膜の間の分離できるインターフェースを破壊することで、プロセス基板とマイクロマシン薄膜を相互に分離させることと、
    e)マイクロマシン薄膜の取り出し、或いは、必要性を見て更に取り出したマイクロマシン薄膜に対して後工程の加工を実施することを含むことを特徴する、分離できるインターフェースを使用したマイクロマシン薄膜の製造法。
  5. 請求項4記載のマイクロマシン薄膜の製造法において、ステップa)の後、前記プロセス基板上でまず導電金属層を形成し、更にステップb)、及び、その後のステップを進めることを特徴とする、マイクロマシン薄膜の製造法。
  6. 請求項4、或いは、5記載のマイクロマシン薄膜の製造法において、ステップc)の後、前記マイクロマシン薄膜の各種電子回路、微構造、或いは、その他のマイクロマシンデバイスとその他デバイスをまず組立、パッケージング、或いは、加工し、更に、ステップd)、及び、その後のステップを進めることを特徴とする、マイクロマシン薄膜の製造法。
  7. 請求項4、或いは、5、或いは、6のいずれかに記載のマイクロマシン薄膜の製造法において、ステップe)でマイクロマシン薄膜を取り出した後、更に、取り出したマイクロマシン薄膜の別の面に対して後工程加工を進めることで、マイクロマシン薄膜の内部、或いは、上下両面に回路接点、微構造、或いは、マイクロマシンデバイスを具えることを特徴とする、マイクロマシン薄膜の製造法。
  8. 請求項4記載の製造法で製造したマイクロマシン薄膜において、その構造はプロセス基板を必要とせず、且つ、可撓性を具え、且つ、前記マイクロマシン薄膜の内部、或いは、上下片面、或いは、両面に回路接点、微構造、或いは、マイクロマシンデバイスを具えることを特徴する、分離できるインターフェースを使用したマイクロマシン薄膜の製造法。
JP2005343386A 2004-11-30 2005-11-29 分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品 Pending JP2006150588A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093136812A TWI246502B (en) 2004-11-30 2004-11-30 Method for forming a separable interface and micro electromechanical film made therefrom

Publications (1)

Publication Number Publication Date
JP2006150588A true JP2006150588A (ja) 2006-06-15

Family

ID=36567887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343386A Pending JP2006150588A (ja) 2004-11-30 2005-11-29 分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品

Country Status (3)

Country Link
US (2) US7445956B2 (ja)
JP (1) JP2006150588A (ja)
TW (1) TWI246502B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295979B1 (ko) 2005-07-15 2013-08-13 산동 겟탑 어쿠스틱 캄파니 리미티드 Mems 패키지 및 mems 패키지 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE533579C2 (sv) * 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245849B1 (en) * 1999-06-02 2001-06-12 Sandia Corporation Fabrication of ceramic microstructures from polymer compositions containing ceramic nanoparticles
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295979B1 (ko) 2005-07-15 2013-08-13 산동 겟탑 어쿠스틱 캄파니 리미티드 Mems 패키지 및 mems 패키지 제조 방법

Also Published As

Publication number Publication date
TWI246502B (en) 2006-01-01
US7445956B2 (en) 2008-11-04
US20060115959A1 (en) 2006-06-01
US20060115960A1 (en) 2006-06-01
TW200510243A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
US9938138B2 (en) MEMS device structure with a capping structure
US9511997B2 (en) MEMS device with a capping substrate
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
JPH04345779A (ja) 電気接続要素の製造方法
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US6211468B1 (en) Flexible circuit with conductive vias having off-set axes
JPH0736351B2 (ja) 電気接続要素の製造方法
JP2002523789A (ja) 金属の微細構造の製造方法および指紋を検出するためのセンサー装置の製造における該方法の適用
KR100722729B1 (ko) 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법
US8198198B2 (en) Method for forming electrode pattern of ceramic substrate
KR20040098070A (ko) 전자 디바이스 및 그 제조 방법
US20050245059A1 (en) Method for making an interconnect pad
US9254993B2 (en) Method for connecting a precious metal surface to a polymer
JP2006150588A (ja) 分離できるインターフェースを形成する方法及びこの方法でマイクロマシン薄膜を製造する方法及びその製品
KR20030001438A (ko) 반도체 장치 및 그 제조방법
JP2022050582A (ja) 実装基板及びその製造方法
CN108550531B (zh) 封装基板的制造方法
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
US9999138B2 (en) Making interconnections by curving conducting elements under a microelectronic device such as a chip
WO2005004568A1 (ja) 多層配線基板を形成するための配線基板部材、その製造方法および多層配線基板
CN113615324B (zh) 承载件布置和用于制备承载件布置的方法
CN108682630B (zh) 封装基板的制造方法
JP6155420B2 (ja) 薄膜キャパシタシートの製造方法
RU2655460C2 (ru) Способ изготовления монолитных контактов и зондов

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100311