KR20040098070A - 전자 디바이스 및 그 제조 방법 - Google Patents

전자 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20040098070A
KR20040098070A KR10-2004-7016122A KR20047016122A KR20040098070A KR 20040098070 A KR20040098070 A KR 20040098070A KR 20047016122 A KR20047016122 A KR 20047016122A KR 20040098070 A KR20040098070 A KR 20040098070A
Authority
KR
South Korea
Prior art keywords
substrate
layer
foil
electronic device
cavity
Prior art date
Application number
KR10-2004-7016122A
Other languages
English (en)
Inventor
위캠프요한네스더블유
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040098070A publication Critical patent/KR20040098070A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따른 전자 디바이스(100)는 커버(38)에 의해 환경으로부터 보호되는 공동(37) 내의 MEMS 캐패시터 또는 BAW 필터와 같은 전기 소자(30)를 포함한다. 커버(38)는 공동(37) 옆에 존재하는 격리 재료(7)에 기계적으로 매립되며 접촉 패드(41)를 포함할 수도 있는 패터닝층이다. 디바이스(100)는 패터닝층 및 희생층을 포함하는 정확하게 포개진 포일로부터 적절하게 제조될 수도 있다. 포일을 공동(37)에 도포한 후에, 격리 재료(7)가 제공되고 희생층은 제거된다. 패터닝층, 또는 그 일부는 뒤에 남아서 커버(38)를 형성한다.

Description

전자 디바이스 및 그 제조 방법{METHOD OF MANUFACTURING AN ELECTRONIC DEVICE IN A CAVITY WITH A COVER}
이러한 방법은 EP-A-939485에 공지되어 있다. 이 공지된 디바이스는 특히 전기 소자로서 표면 탄성파(surface-acoustic wave) 필터를 포함한다. 공동은 기판과, 폴리이미드 스페이서와, 커버로서의 폴리이미드 포일에 의해 포위된다. 스페이서는 두께가 약 5㎛이고 공동의 위치에 홀을 갖는다. 폴리이미드 포일은 두께가 약 20㎛이다. 포일은 광감 건식 필름(light-sensitive dry film)을 스페이서에 적층하는 것에 의해 스페이서에 부착된다. 그 다음에 포토리소그래피에 의해 비아 홀이 포일 및 스페이서에 제공되고, 이 비아 홀은 공동 옆에 위치한다.
이 방법의 문제점은 공동을 형성하기 위해 두 개의 포일이 도포된다는 것이다. 이것은 스페이서가 그것의 도포 후까지 패터닝되지 않는 경우일 수도 있지만, 이것의 문제점은 스페이서의 층이 전기 소자를 덮을 것이라는 것인데, 이것은 흔히 바람직하지 않다.
본 발명은 금속화물 면(metallization side)을 갖는 기판 -금속화물 면 상에 전기 소자가 기판 및 커버와 접하는 공동(cavity) 내에 존재함- 을 포함하는 전자 디바이스 제조 방법으로서, 포일(foil)을 도포하는 단계와, 기판의 금속화물 면에 포일을 도포하고 공동을 형성하는 단계 -포일의 일부는 커버를 형성함- 와, 커버를 기판에 부착시키는 단계를 포함하는 전자 디바이스 제조 방법에 관한 것이다.
본 발명은 또한 금속화물 면을 갖는 기판을 포함하는 전자 디바이스로서, 금속화물 면 상에서 기판 및 커버와 접하는 공동 내에 전기 소자가 존재하는 전자 디바이스에 관한 것이다.
도 1은 디바이스의 제 1 실시예의 단면도.
도 2a 내지 2e는 도 1에 도시된 실시예를 구현하는 방법의 연속적인 단계를 도시한 도면.
결국, 본 발명의 제 1 목적은 공동을 형성하기 위해 단지 하나의 조립 단계가 필요하며, 그럼에도 불구하고 제조 동안에 층에 의해 전기 소자가 덮이지 않는 서두에 정의된 유형의 방법을 제공하는 것이다.
상기 목적은 제 1 면 상의 패터닝층과 제 2 면 상의 희생층을 포함하는 포일이 제공되고, 포일은 상기 기판의 돌출부에 도포되며, 기판과 포일 사이의 틈이 공동 주위에 발생하고, 기판 주위의 틈을 격리 재료로 채움으로써 포일이 기판에 부착되는 것에 의해 달성된다.
본 발명에 따른 방법에서, 포일은 기판 주위의 틈을 격리 재료로 채움으로써 기판의 돌출부에 부착된다. 따라서, 격리 재료의 도입 후에 단일 조립 단계를 실행함으로써 패키지가 생성된다.
기판의 돌출부는, 예를 들어 금속화물이다. 한편, 그것은 금속화물 및 격리보조층의 스택일 수도 있다. 또한 공동은 부분적으로 기판 내에 위치할 수도 있다. 돌출부에 대하여 환형 금속 또는 솔더 볼이 사용될 수도 있다. 금속화물 또는 기판을 통해, 전기 소자가 디바이스의 다른 부분 또는 최종 디바이스 내의 외부 접촉부에 전기 접속된다. 다음에 점착력 강화층(adhesion-boosting layer)이 패터닝층에 부가될 수 있다. 이것은 단일 층(mono layer) 또는 접착 층(glue layer)일 수도 있다. 이 점착력 강화층은 돌출부에 도포될 수 있지만, 이것은 제 4 부가 단계라고 하는 패터닝 도포를 필요로 한다.
본 발명에 따른 디바이스 내의 전기 소자는 변할 수도 있다. 그 예로는, 특히 벌크 및 표면 탄성파 필터(BAW, SAW), 캐패시터, MEMS(micro-electromechanical system) 소자, 스위치 및 조정 가능한 캐패시터, MRAM(magnetic randm access memory)과 같은 이탈 습도 감지 재료(deviating moist-sensitive material)를 갖는 모리 소자가 있다. 커버 형성 동안에 아무런 층도 소자 상에 증착되지 않아야 하기 때문에, MEMS 소자에 의한 실시는 매우 유리하다. 분명히, 다양한 소자들이 공동 내에 존재할 수도 있다.
기판으로서는, 특히 플라스틱, 세라믹, 유리 또는 반도체 재료층이 사용될 수도 있다. 그러면, 기판이 전기 소자와 동일한 회로 내에 포함되는 도체 및 소자를 포함하는 것이 불가능하지 않으며, 많은 경우에 있어서는 오히려 유리하다. 이 예로는, 기판이 최상부층으로서 적절한 패시베이션층을 갖는 완전히 집적된 회로를 포함하는 것이다.
격리 재료가 액체로서 도포될 수 있다고 가정하면, 격리 재료로 매우 많은재료가 적절하다. 에폭시형(epoxy-like) 재료, 폴리아크릴레이트(polyacrylate), 폴리이미드와 같은 폴리머를 생각할 수도 있지만, 실리콘, 졸-겔 처리에 의해 도포되는 관련 재료 및 알루미나(alumina)와, BCB(benzocyclobuthene)과 같은 유기 재료도 가능하다. 포일은 투명할 필요는 없기 때문에, 내열 재료를 도포하는 것이 매우 유리하다. 공동 옆에 존재하는 수직 상호접속부가 많이 있으면, 알킬로 대체된(alkyl-substituted) 실리콘 HSQ, BCB(benzocyclobuthene), SiLk와 같은 저유전율의 재료를 도포하는 것이 바람직하다.
바람직한 방법의 실시예에서, 패터닝된 서브층이 패터닝층과 희생층 사이의 캐리어 내에 존재하고, 패터닝층 및 서브층은 제 1 및 제 2 패턴을 포함하고, 이들 패턴은 격리 재료가 도포될 때 패터닝층이 격리 재료에 매립되는 캐리어에 의해, 패터닝 층의 평면에서보다 서브층의 평면에서 더 큰 직경을 갖는 리세스에 의해 서로 구별된다. 격리 재료가 도포되는 동안, 공동 주위의 틈이 채워지고, 패터닝 층 및 서브층 내의 패턴 사이의 리세스/리세스들이 채워진다. 서브층의 평면 내의 리세스의 직경이 패터닝층의 평면 내의 직경을 초과하기 때문에, 격리 재료는 패터닝층으로부터 다양한 면 상으로, 즉 그 위 또는 그 아래 및 옆으로 돌출한다. 이것은 기계적인 매립을 유발하는데, 공동의 강인성을 위해 유익하다.
바람직한 방법의 실시예에서, 희생층은 포일이 부착된 후에 제거된다. 예를 들어 알루미늄 또는 유기층 또는 폴리머를 포함하는 희생층이 보호층으로 기능할 수도 있다. 포토리소그래픽 방법으로 희생층 내에 홀이 규정될 수도 있으며, 이 홀은 전기 전도성 재료로 채워질 수 있다. 그러나, 희생층의 선택이 이루어질 때층의 원하는 기능적인 특성을 기억할 필요가 없기 때문에 제거하는 것이 유리하다. 게다가 공동의 커버에 부가적인 층을 도포한 것이 더 쉽다. 제거는, 예를 들어 에칭, 폴리싱 및/또는 박리(delaminating)에 의해 행해진다. 패터닝층의 두께는 예를 들어 1 내지 30㎛이고, 바람직하게는 5 내지 15㎛이며, 희생층의 두께는 예를 들어 25 내지 75㎛이다.
서브층이 패터닝층과 동일한 마스크에 따라서 패터닝되는 경우가 유리하다. 그러나, 차이점은 제 1 면에 평행한 면 내에서 서브층 내의 패턴이 패터닝층 내의 대응하는 패턴들보다 더 작은 직경을 갖는다는 것이다. 보다 구체적으로는, 패터닝층이 서브층에 대한 에칭 마스크로서 작용하고 습식 화학적 에칭이 하부 에칭의 형성 하에서 발생하면 유리하다.
서브층은 희생층의 일부일 수도 있다. 이와 달리, 서브층은 다른 재료를 포함할 수도 있다. 서브층이 희생층의 일부인 경우, 패터닝층의 재료에 대해 선택적인 에칭제로 에칭 처리함으로써 서브층의 작은 직경이 얻어진다.
패터닝층이 금속을 포함하는 것이 보다 더 바람직하다. 커버가 금속으로 이루어지는 것이 바람직한데, 이렇게 하면 공동의 양호하게 밀봉시킬 수 있기 때문이다. 또한, 금속층이 전기 소자를 그 소자의 동작을 방해할 수 있는 전자기장으로부터 차폐시킨다. 금속의 부가적인 이점은 다수의 재료에 대해 선택적으로 에칭될 수 있으며 또한 희생층의 재료에 대한 많은 에칭제에 대해 더 큰 저항력이 있다는 것이다. 적절한 금속의 예로는 구리 및 은이 있다.
금속의 패터닝층을 갖는 바람직한 변형예에서, 도전성 트랙은 기판의 금속화물 면 상에 존재한다. 캐리어의 탑재 전에, 전기 전도성 커넥터가 이들 트랙에 탑재된다. 커넥터는 캐리어가 탑재될 때 패터닝된 층에서 트랙과 접촉한다. 이들 트랙의 존재로 인해, 디바이스는 추가의 소자들 또는 디바이스와 매우 잘 통합될 수 있다. 트랙은 상호 접속 패턴의 일부일 수도 있다. 이와 달리, 트랙은 코일 또는 캐패시터 전극에 접속될 수도 있다. 그 다음에 상호 접속 패턴이 커버 위로 바람직하게 연장된다.
다른 예에서, 패터닝층 내의 트랙은 솔더가 도포될 수도 있는 접촉 패드이다. 이 방식에서 디바이스는 표면 탑재 디바이스(Surface Mount Device)로서 캐리어 상에 탑재될 수도 있다. 이 캐리어는 여기서 고주파수 회로 또는 증폭기를 포함하는 반도체 디바이스일 수도 있다.
다른 매우 바람직한 실시예에서, 변형된 포일이 포일로서 사용된다. 변형 후에 이 포일은 에지에 의해 경계지워지는 돌출부를 갖는다. 이 포일은 포일 내의 돌출부가 공동의 커버를 형성하고 에지가 기판과 접촉하는 방식으로 기판에 도포된다. 즉, 포일은 제 2 면으로부터 봤을 때 반대쪽 즉, 포일의 제 1 면 상의 리세스된 부분에 대응하는 돌출부를 갖는다. 이 실시예의 장점은 지금까지는 충분히 높은 공동을 생성하기 위해 기판 내의 큰 스페이서 또는 리세스가 필요치 않다는 것이다. 포일의 변형에 대하여, 예를 들어, 구리 패터닝층 및 알루미늄 희생층을 갖는 포일이 사용될 수도 있다.
효과적인 제조를 위해, 동시에 많은 수의 전자 디바이스가 제조되는 경우가 보다 바람직하다. 그러한 경우에, 기판은 상이한 전자 디바이스에 속하는 복수의전기 소자를 포함한다. 포일이 도포될 때, 복수의 커버가 형성되고, 희생층이 제거된 후에 전체 기판 및 포일이 개별 전자 디바이스로 분리된다.
본 발명의 제 2 목적은 적절하게 격리된 공동을 가지며 전기 소자 상에 증착되는 층 없이 제조될 수 있는 서두에 규정된 유형의 전자 디바이스를 제공하는 것이다.
이 제 2 목적은, 층이 커버로서 존재하고, 이 층이 공동 옆의 공간에 위치하는 격리 재료에 의해 기판에 부착되며, 이 층이 격리 재료 내에 기계적으로 매립되는 것에 의해 달성된다. 본 발명에 따른 전자 디바이스는 본 발명에 따른 방법을 포함하는 바람직한 방법으로 제조될 수 있다. 그 바람직한 실시예에서, 커버는 적절한 차폐를 제공하는 금속을 포함한다. 다른 실시예에서, 기판은 집적 회로를 포함한다. 이러한 방식에서, 감지 소자의 부가적인 기능이 집적 회로에 추가될 수 있다. 이와 달리, 기판 내 및/또는 기판 상에 수동 소자의 네트워크가 존재할 수도 있다. 다른 수동 소자와 조합된 스위치 및 MEMS 캐패시터는, 예를 들면 보다 큰 대역폭에 적합할 수도 있는 임피던스 매칭 회로를 형성할 수도 있다. 본 발명에 따른 디바이스에 존재하는 소자 및 재료의 예는 위에 전술하였다.
본 발명의 상기 및 다른 특징은 후술하는 실시예를 참조하면 명백해질 것이다.
도 1은 본 발명에 따른 디바이스(100)의 제 1 실시예를 도시한 단면도이다. 이 디바이스는 기판(20)과 공동 (37)을 둘러싸는 커버(38)를 포함한다. 공동(37) 주위에는 격리 재료(7)로 채워진 공간이 있다. 커버(38), 즉 패터닝된 금속층은 전체가 기계적으로 강인한 이 격리 재료(7) 내에 매립된다. 이 예에서는, 공동(37) 내에 마이크로전자기계식 시스템(MEMS; microelectromechanical system) 캐패시터(30)가 존재한다. MEMS 캐패시터(30)는 상호접속층(24) 및 관련 비아(35)를 통해 접촉 패드(40)에 접속된다. 접촉 패드(40)는 솔더 범프(42)에 의해 제 2 접촉 패드(41)에 접속된다. 이것은 캐리어 상에 디바이스를 탑재하기 위해 추가 범프(43)를 포함한다.
도 2는 디바이스(100)의 제조 방법의 다수 단계를 도시한 것이다. 도 2a는 조립 전의 캐리어(10)를 도시한 것이다. 도 2b는 조립 전의 기판(20)을 도시하고 있다. 도 2c는 조립 직후의 디바이스(100)를 도시한 것이다. 도 2d는 격리 재료(7)가 도포된 후의 디바이스(100)를 도시한 것이다.
도 2a는 본 발명에 따른 방법으로 도포된 캐리어(10)를 도시한 것이다. 이 예에서, 필수적인 것은 아니지만, 캐리어(10)는 제 1 면(1)과 제 2 면(2)을 포함하고, 제 1 면(1) 상에는 패터닝층(3)을, 제 2 면 상에는 희생층(4)을 갖는다. 이실시예에서 희생층(4)의 일부인 서브층(5)은 패터닝층(3)과 접촉한다. 희생층(4)은 이 경우에 두께가 약 60㎛인 알루미늄층이다. 패터닝층(3)은 구리를 포함하며 두께가 약 10㎛이다. 캐리어는 다음과 같이 제조된다. 즉, 포토리소그래피를 이용하여 실리콘 이산화물의 홀터형 마스크(a halter-like mask)를 형성한 후 이 마스크의 외부에서 염화철 수용액으로 에칭에 의해 패터닝층(3)으로부터 구리를 제거한다. 이 동작 동안에 리세스(recess)(6)가 캐리어(10) 내에 형성된다. 리세스(6)는 커버(38) 및 접촉 패드(41)를 규정한다. 그 다음에, 다른 선택적 에칭제(selective etchant)를 이용하여 희생층(4)의 일부를 제거한다. 이 동작 동안에, 패터닝층(3)에 대해 희생층(4)을 하부 에칭하여 서브층(5)을 형성한다. 그러면 리세스(6)는 패터닝층(3)의 평면에서보다 서브층(5)의 평면에서 더 큰 직경을 갖는다. 예를 들면, 알루미늄에 대한 선택적 에칭 수단으로서 부식제 소다 용액(caustic soda solution)을 사용할 수도 있다. 그 다음에 캐리어(10)가 변형된다. 이를 위해, 주형(mold)이 캐리어(10)와 접촉하게 되고, 캐리어(10)는 견고한 하부 상에 위치한다. 주형은 커버가 생성되도록 원하는 패턴을 갖는다. 주형의 예로는 그 위에 Ni 범프를 갖는, 원하는 패턴을 갖는 Si 기판을 들 수 있다. 몰드는 캐리어(10)의 제 1 면 및 제 2 면 상에 위치할 수도 있다.
도 2b는 조립 전의 기판을 도시한 것이다. 기판(20)은 이온 또는 전자 빔의 방사에 의해 높은 저항을 갖는 다결정 실리콘 기판이다. 기판은 금속화물 면(21) 상에 산화물 및 Al의 제 1 전극층을 구비한다. 여기서, MEMS(micro-electromechanical system) 캐패시터(30)의 제 1 캐패시터 전극이 규정된다. 동시에 MEMS 캐패시터(30)의 구동 전극이 여기서 규정되고, 상호 접속부(24)가 규정된다. 제 1 전극층의 맨 위에는 비아(35)를 갖는 격리층(25)이 있다. 격리층(25)은 패터닝되어 MEMS 캐패시터의 위치에서 유전체층(27)으로 교체된다. 또한, 이 유전체층은 또한 격리층(25)의 일부를 형성할 수도 있다. 격리층(25)은 제 2 전극층을 포함한다. 제 2 전극층에서, MEMS 캐패시터(30)의 제 2 캐패시터 전극(33) 및 구동 전극(34) 및 브리지(36)가 규정된다. 또한, 접촉 패드(40) 및 환형 트랙(22)이 제 2 전극층에서 규정된다. 접촉 패드(40)는 비아(35)를 통해 MEMS 캐패시터(30)에 전기 접속된다.
이 예에서는 환형 트랙(22)을 캐리어(10)에 접속하기 위해 도전성 접착제가 도포되지만, 이와 달리 금속 범프 또는 솔더를 도포하는 것도 가능하다. 이것의 부가적인 이점은 MEMS 캐패시터(30)의 밀봉이 달성된다는 것이다. 보다 구체적으로는, 예를 들어 Au 또는 Au 합금의 범프가 사용되는 경우에는, 당해 분야에 공지되어 있는 바와 같이, 환형 트랙(22) 및 캐리어(10)의 패터닝층(3)이 예를 들어 Ag로 이루어진 접착층을 갖는 경우가 유리하다. 접촉 패드(40)와 환형 트랙(22) 모두에 범프 또는 솔더를 도포하는 것이 또한 유리하다. 그러나, 솔더 또는 금속 범프가 기판(20) 대신에 캐리어(10) 상에 탑재되는 것도 가능하다. 보다 구체적으로는, Au-Sn과 같은 Au 합금을 갖는 금속 범프를 사용하는 경우에는, EP 02077228.1(PHNL020471)에 개시된 바와 같이, 액체층 또는 예를 들어 아크릴레이트(acrylate)와 같이 액화될 수 있는 층을 도포하는 것이 유리하다. 이 경우에 아크릴층은 캐리어(10) 상에 위치한다. 온도 처리의 결과, 고온에서 기판(20)이 캐리어(10)에게 부착되거나 또는 그 반대인 경우에 금속 범프는 범프 용해(bump dissolving) 없이 아크릴층을 통해 이동할 것이다.
제 2 전극층(28)은 추가적인 금속층(29)에 의해 강화된다. 추가적인 금속층(29)이 구리를 포함하는 경우, 그것은 전기 도금에 의해 증착되며, 이 층이 알루미늄을 포함하면, 이 금속층은 기화된다. 제 2 전극층(28)과 유전체층(27) 사이에는 공기 갭이 있다. 이 공기 갭(39)은, 예를 들어 원하는 패턴으로 유전체층(27)에 산화물을 도포하고, 추가의 금속층(29)이 증착된 후에 이 산화물을 유전체층(27)으로부터 선택적으로 제거함으로써 형성된다. 제 2 전극층(26)은 또한 트랙(22)을 포함한다.
도 2c는 캐리어(10)와 기판(20)의 조립 후의 디바이스(100)를 도시한 것이다. 조립 전에 솔더 범프(42)가 기판(20)의 금속화 면(21)에 도포된다. 솔더 범프(42) 대신에, 예를 들어 Au 범프가 사용될 수도 있다. 캐리어와 기판의 정렬은 캐리어(10)의 패터닝층(3)과 기판(20)의 금속화물에 제공되는 기계적인 정렬 수단에 의해 이루어진다. 대안적으로, 정렬은 광에 의해 이루어질 수도 있다. 캐리어(10)의 패터닝층(3)과 기판의 도전성 층(24) 간의 충분한 밀봉 연결을 획득하기 위해, 약 200℃에서 열처리가 행해진다. 이런 방식으로, 공동(37)과 커버(38)가 형성된다.
도 2d는 격리 재료(7)가 캐리어(10)와 기판(20) 사이에 도포된 후의 디바이스(100)를 도시한 것이다. 격리 재료(7)는 공동(37) 주위의 공간에 도포된다. 이 예에서는 격리 재료로서 에폭시가 사용된다. 진공 처리에 의해 보충될 수도 있는모세관 힘이 제공되어 에폭시가 상기 공간 및 리세스(6)를 채운다. 채움 단계 후에 부가적인 열처리 단계가 행해져서 격리 재료를 경화시킨다.
도 2e는 희생층(4)을 제거한 후의 디바이스(100)를 도시한 것이다. 이 예에서는, 이것은 부식제 소다 용액(NaOH)를 이용하여 에칭에 의해 이루어진다. 이제 디바이스(100)는 실질적으로 완성된다. 이제 범프(43)가 탑재될 수도 있다. 디바이스(100)가 평면 레벨로 제조되는 경우, 기판은 먼저 개별 디바이스로 분리된다. 이 분리를 간단히 하기 위해, 패터닝층(3)은 절단로(saw lane)의 위치에 존재하지 않도록 패터닝된다.
요약하면, 커버가 기판과 접초갛여 공동을 규정하는 전자 디바이스가 제공된다. 기판과 커버 간의 접착은, 커버가 공동 주위의 격리 재료에 기계적으로 매립되도록 하여 생성된다. 본 발명의 이점은 공동과 함께 상호 접속부가 형성된다는 것이다. 따라서, 그 내부의 임의의 구성요소를 갖는 공동과 전자 디바이스를 통합하는 것이 가능하다. 커버는 조립 후에 제거되는 희생층을 구비하는 것이 유리할 수도 있다. 전기 소자는 공동 내에 규정되거나 또는 탑재될 수도 있으며, 이 전기 소자는 밀봉되어야 하며 동시에 접속되어 있어야 한다.

Claims (11)

  1. 금속화물 면을 갖는 기판을 포함하는 전자 디바이스 -상기 금속화물 상에 전기 소자가 상기 기판 및 커버(cover)에 의해 둘러싸인 공동 내에 존재함- 제조 방법에 있어서,
    포일(a foil)을 제공하는 단계와,
    상기 기판의 금속화물 면에 상기 포일을 도포하고 상기 공동을 형성하는 단계 -상기 포일의 일부는 상기 커버를 형성함- 와,
    상기 커버를 상기 기판에 부착시키는 단계를 포함하되,
    제 1 면 상의 패터닝층과 제 2 면 상의 희생층을 포함하는 포일이 제공되고,
    상기 포일은 상기 기판의 돌출부에 배치되어, 상기 기판과 상기 포일 사이의 틈이 상기 공동 주위에 발생하고,
    상기 기판 주위의 틈을 격리 재료로 채움으로써 상기 포일이 상기 기판에 부착되는
    전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    패터닝된 서브층이 상기 패터닝층과 상기 희생층 사이의 상기 캐리어 내에 존재하고, 상기 패터닝층 및 상기 서브층은 제 1 및 제 2 패턴을 포함하고, 이들패턴은 상기 패터닝 층의 평면에서보다 상기 서브층의 평면에서 더 큰 직경을 갖는 리세스에 의해 서로 구별되며, 상기 캐리어에 의해 상기 패터닝층은 상기 격리 재료가 도포될 때 상기 격리 재료에 매립되는
    전자 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 희생층은 상기 포일이 상기 기판에 부착된 후에 제거되는
    전자 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 패터닝층은 금속을 포함하는
    전자 디바이스 제조 방법.
  5. 제 4 항에 있어서,
    상기 공동 옆의 상기 기판의 상기 금속화물 상에 안내 트랙이 존재하고, 상기 캐리어의 탑재 전에 상기 안내 트랙 상에 전기 도전성 커넥터가 탑재되고, 상기 커넥터는 상기 캐리어가 탑재될 때 상기 패터닝층 내의 트랙과 접촉하게 되는
    전자 디바이스 제조 방법.
  6. 제 5 항에 있어서,
    전기 도전성 커넥터와 접촉하게 되는 상기 패터닝층 내의 상기 트랙은 솔더가 증착될 수 있는 접촉 패드인
    전자 디바이스 제조 방법.
  7. 제 1 항에 있어서,
    변형된 포일이 포일로서 사용되고, 이 변형된 포일은 에지에 의해 경계지워지는 돌출부를 가지며,
    상기 포일은, 상기 포일 내의 상기 돌출부가 상기 공동의 커버를 형성하고 상기 에지가 상기 기판과 접촉하도록 상기 기판에 부착되는
    전자 디바이스 제조 방법.
  8. 금속화물 면을 갖는 기판을 포함하는 전자 디바이스 -상기 금속화물 면 상에 전기 소자가 상기 기판 및 커버(cover)에 의해 둘러싸인 공동 내에 존재함- 에 있어서,
    커버로서 상기 공동 옆의 공간에 위치하는 격리 재료에 의해 상기 기판에 부착되는 층이 존재하고, 상기 층은 상기 격리 재료 내에 기계적으로 매립되는
    전자 디바이스.
  9. 제 8 항에 있어서,
    상기 기계적으로 매립된 층은 금속을 포함하는
    전자 디바이스.
  10. 제 8 항에 있어서,
    상기 기판은 집적 회로를 포함하는
    전자 디바이스.
  11. 제 1 항 및 제 8 항에 있어서,
    상기 전기 소자는 MEMS(micro-mechanical system) 소자인
    전자 디바이스 및 그 제조 방법.
KR10-2004-7016122A 2002-04-11 2003-04-10 전자 디바이스 및 그 제조 방법 KR20040098070A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
EP02076427.0 2002-04-11
EP02076427 2002-04-11
EP02078208.2 2002-08-05
EP02078208 2002-08-05
EP02079545 2002-10-30
EP02079545.6 2002-10-30
PCT/IB2003/001300 WO2003084861A2 (en) 2002-04-11 2003-04-10 Method of manufacturing an electronic device in a cavity with a cover

Publications (1)

Publication Number Publication Date
KR20040098070A true KR20040098070A (ko) 2004-11-18

Family

ID=28794672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7016122A KR20040098070A (ko) 2002-04-11 2003-04-10 전자 디바이스 및 그 제조 방법

Country Status (10)

Country Link
US (1) US7160476B2 (ko)
EP (2) EP1501756B1 (ko)
JP (1) JP4504024B2 (ko)
KR (1) KR20040098070A (ko)
CN (1) CN100415634C (ko)
AT (1) ATE354538T1 (ko)
AU (1) AU2003216588A1 (ko)
DE (1) DE60311982T2 (ko)
TW (1) TWI279391B (ko)
WO (1) WO2003084861A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
US7368803B2 (en) * 2004-09-27 2008-05-06 Idc, Llc System and method for protecting microelectromechanical systems array using back-plate with non-flat portion
US7897436B2 (en) 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
DE602005001386T2 (de) * 2004-11-26 2008-02-14 Stmicroelectronics S.A. Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
US7741189B2 (en) * 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
TWI257656B (en) * 2005-08-03 2006-07-01 Advanced Semiconductor Eng Method for fabricating protection caps for protecting elements on wafer surface
DE102005053722B4 (de) * 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
EP2098478A1 (en) * 2008-03-07 2009-09-09 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Manufacturing micro components including a cover structure.
JP5463961B2 (ja) * 2010-03-04 2014-04-09 富士通株式会社 Ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
US8749056B2 (en) 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US9203451B2 (en) 2011-12-14 2015-12-01 Infineon Technologies Ag System and method for an RF receiver
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US9225311B2 (en) 2012-02-21 2015-12-29 International Business Machines Corporation Method of manufacturing switchable filters
US10224260B2 (en) 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
DE102014102518B4 (de) * 2014-02-26 2022-04-28 Snaptrack, Inc. Package für ein abstimmbares Filter
US9738516B2 (en) 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
CN110076940B (zh) * 2019-03-26 2021-10-08 中国科学院微电子研究所 一种基于金属微观结构的精密模具
US10959336B2 (en) 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241237A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 混成集積回路装置
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5738797A (en) * 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6146917A (en) * 1997-03-03 2000-11-14 Ford Motor Company Fabrication method for encapsulated micromachined structures

Also Published As

Publication number Publication date
ATE354538T1 (de) 2007-03-15
AU2003216588A1 (en) 2003-10-20
WO2003084861A3 (en) 2004-05-13
EP1501756B1 (en) 2007-02-21
EP1753023A3 (en) 2007-02-21
TW200400918A (en) 2004-01-16
JP4504024B2 (ja) 2010-07-14
EP1501756A2 (en) 2005-02-02
US7160476B2 (en) 2007-01-09
DE60311982D1 (de) 2007-04-05
WO2003084861A2 (en) 2003-10-16
JP2005522334A (ja) 2005-07-28
CN1646417A (zh) 2005-07-27
TWI279391B (en) 2007-04-21
CN100415634C (zh) 2008-09-03
DE60311982T2 (de) 2007-11-08
EP1753023A2 (en) 2007-02-14
AU2003216588A8 (en) 2003-10-20
US20050121413A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR20040098070A (ko) 전자 디바이스 및 그 제조 방법
JP4469181B2 (ja) 電子装置とこの装置の製造方法
KR101009818B1 (ko) 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
JP4486229B2 (ja) ウエハパッケージの製造方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
JP4410085B2 (ja) 可変容量素子及びその製造方法
US7807506B2 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
US7351641B2 (en) Structure and method of forming capped chips
US20080283943A1 (en) Electronic Device Comprising a Mems Element
US8212344B2 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
JP5026025B2 (ja) 半導体装置
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
WO2006085825A1 (en) A packaging method for mems devices, and mems packages produced using the method
TWI649856B (zh) 晶片封裝體與其製造方法
JP4426413B2 (ja) 半導体装置の製造方法
US20090315169A1 (en) Frame and method of manufacturing assembly
EP3467872B1 (en) Semiconductor apparatus and method for manufacturing same
US20110062533A1 (en) Device package substrate and method of manufacturing the same
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
KR100686003B1 (ko) 고주파 소자 패키지 및 그 제조 방법
KR20040030921A (ko) 접촉패드가 구비된 표면을 가진 전기장치의 전기적 및기계적 연결을 허용하는 방법 및 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid