JP4504024B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP4504024B2
JP4504024B2 JP2003582070A JP2003582070A JP4504024B2 JP 4504024 B2 JP4504024 B2 JP 4504024B2 JP 2003582070 A JP2003582070 A JP 2003582070A JP 2003582070 A JP2003582070 A JP 2003582070A JP 4504024 B2 JP4504024 B2 JP 4504024B2
Authority
JP
Japan
Prior art keywords
layer
substrate
foil
cavity
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003582070A
Other languages
English (en)
Other versions
JP2005522334A (ja
Inventor
ヨハネス、ウェー．ウェーカンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2005522334A publication Critical patent/JP2005522334A/ja
Application granted granted Critical
Publication of JP4504024B2 publication Critical patent/JP4504024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、メタライゼーション側を有する基板を備え且つ前記メタライゼーション側には前記基板とカバーとによって境界付けられるキャビティ内に電気素子が存在する電子デバイスの製造方法であって、
− 箔を設けるステップと、
− 前記キャビティを形成しつつ、前記基板の前記メタライゼーション側に前記箔を加えるステップであって、前記箔の一部が前記カバーを形成するステップと、
− 前記カバーを前記基板に対して取り付けるステップと、
を含んでいる方法に関する。
また、本発明は、メタライゼーション側を有する基板を備え、前記メタライゼーション側には前記基板とカバーとによって境界付けられるキャビティ内に電気素子が存在する電子デバイスに関する。
そのような方法は、欧州特許出願公開第９３９４８５号によって知られている。周知のデバイスは、特に、電気素子として、表面音波フィルタを備えている。キャビティは、基板と、ポリイミドスペーサと、カバーとしてのポリイミド箔とによって取り囲まれている。スペーサは、約５μｍの厚さを有するとともに、キャビティの位置にホールを有している。ポリイミド箔は、約２０μｍの厚さを有している。箔は、感光性の乾燥した膜をスペーサに積層することにより、スペーサに対して取り付けられる。その後、フォトリソグラフィにより、箔およびスペーサにバイアホールが設けられる。このバイアホールは、キャビティの近傍に位置される。
この周知の方法の欠点は、２つの箔を基板に加えてキャビティを形成しなければならない点である。また、スペーサが加えられるまでスペーサがパターン化されない場合もある。しかしながら、この欠点は、スペーサの層が電気素子を覆ってしまう点であり、これは、多くの場合、望ましくない。
したがって、本発明の第１の目的は、冒頭に規定されたタイプの方法であって、キャビティを形成するために複数の組立ステップを必要とせず、それにもかかわらず、製造中に電気素子が層によって覆われない方法を提供することである。
この目的は、
− 第１の側にパターン層を備え且つ第２の側に犠牲層を備える箔が設けられ、
− 前記箔が前記基板の突出部に配置され、前記キャビティの周囲には前記基板と前記箔との間に隙間が形成され、
− 基板の周囲の隙間に絶縁材料を充填することにより、前記箔が前記基板に対して取り付けられる、
ことによって達成される。
本発明に係る方法において、箔は、基板の周囲の隙間に絶縁材料を充填することにより、基板の突出部に取り付けられる。したがって、１つの組立ステップを実行し、その後に絶縁材料を導入することにより、パッケージが形成される。
基板の突出部は、例えばメタライゼーションである。他方において、基板の突出部は、メタライゼーションと絶縁補助層との積層体であっても良い。また、キャビティの一部が基板に位置されていても良い。また、突出部においては、環状金属または半田球が使用されても良い。デバイスの他の部品または結果として得られたデバイスの外部接点に対する電気素子の電気的な接続は、メタライゼーションまたは基板を介して行なわれる。その後、パターン層に対して接着促進（ａｄｈｅｓｉｏｎ−ｂｏｏｓｔｉｎｇ）層が加えられても良い。この接着促進層は、単層であっても良く、あるいは、接着剤層であっても良い。この接着促進層を突出部にも加えることができるが、そのためには、パターン化された塗布が必要になり、第４の更なるステップを行なわなければならない。
本発明に係るデバイスの電気素子は異なっていても良い。特に、そのような例としては、バルク音波フィルタおよび表面音波フィルタ（ＢＡＷ，ＳＡＷ）、コンデンサ、スイッチおよび整調コンデンサ等のマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）素子、磁気ランダムアクセスメモリ（ＭＲＡＭ）等の偏向湿潤感知材料（ｄｅｖｉａｔｉｎｇ ｍｏｉｓｔ−ｓｅｎｓｉｔｉｖｅ ｍａｔｅｒｉａｌ）を有する記憶素子が挙げられる。ＭＥＭＳ素子を用いた実施が、非常に有益である。これは、カバーの形成中に、素子上に層を堆積させる必要がないからである。無論、キャビティ内に様々な素子が存在していても良い。
基板として、特に、プラスチック、セラミック、ガラス、または、半導体材料から成る層が使用されても良い。この場合、電気素子と同じ回路中に含まれる導体および素子を基板が有していることも、不可能ではなく、多くの場合、有益でさえある。この一例としては、上層として適当な保護層を有する完全集積回路を基板が備えている場合を挙げることができる。
液体として加えることができれば、非常に多くの材料が絶縁材料に適している。１つは、高分子、例えばエポキシのような材料、ポリアクリレート、ポリイミドを考えることができるが、また、シリコン、アルミナ、ゾル・ゲル処理によって加えられる関連材料等のセラミック材料、ベンゾシクロブテン等の有機材料を考えることもできる。当然、箔は透明でないため、耐熱性の材料を加えると非常に有益である。多くの垂直な相互接続部がキャビティの近傍に存在する場合には、アルキル置換したシリコンＨＳＱ、ベンゾシクロブテン、ＳｉＬｋ等の誘電率が低い材料を加えることが好ましい。
方法の有利な実施形態において、キャリアには、パターン層と犠牲層との間に、パターン化された副層が存在し、パターン層および副層は、互いに凹部によって区別される第１のパターンおよび第２のパターンを有し、凹部は、パターン層の面内の直径よりも、前記副層の面内の直径の方が大きく、このキャリアにより、絶縁材料が加えられる時にパターン層が絶縁材料中に埋め込まれる。絶縁材料が加えられる間、キャビティの周囲の隙間が満たされるだけでなく、パターン層のパターンと副層のパターンとの間の１または複数の凹部も満たされる。副層の面内の凹部の直径がパターン層の面内の凹部の直径よりも大きいため、絶縁材料は、パターン層から様々な側に突出する。すなわち、絶縁材料は、パターン層を乗り越え、パターン層の下側およびパターン層の近傍に突出する。これにより、機械的な埋め込みが発達し、キャビティの強度にとって有利となる。
方法の有利な実施形態においては、箔が取り付けられた後、犠牲層が除去される。例えばアルミニウムまたは有機層や高分子を含む犠牲層は、実際には、保護層としての機能を果たすことができる。フォトリソグラフィ法により、犠牲層にホールが形成されても良く、このホールが導電材料で満たされても良い。しかしながら、犠牲層の選択を行なう時に層の所望の機能特性に留意する必要がないため、犠牲層を除去することが有益である。また、その後、キャビティのカバーに更なる層を加えることがより簡単である。除去は、例えば、エッチング、研磨加工および層間剥離の少なくとも一方によって行なわれる。パターン層の厚さは、例えば１〜３０μｍ、好ましくは５〜１５μｍであり、犠牲層の厚さは例えば２５〜７５μｍである。
副層は、基本的に、パターン層と同じマスクにしたがってパターン化されることが有益である。しかしながら、相違点は、第１の側と平行な面内で、副層のパターンがパターン層の対応するパターンよりも小さい直径を有しているという点である。特に、パターン層が副層のためのエッチングマスクとしての機能を果たし、且つアンダーエッチングの形成下で湿式化学エッチングが行なわれる場合には、都合が良い。
副層が犠牲層の一部であっても良い。あるいは、副層が他の材料を含んでいても良い。副層が犠牲層の一部を成す場合には、パターン層の材料に対して選択的なエッチング剤中でのエッチング処理により、小径の副層が得られる。
パターン層が金属を含んでいると、更に有益である。カバーが金属によって形成されると、キャビティの良好なシールを確保できるため、有益である。また、金属層は、電気素子の動作を妨げる可能性がある電磁場から電気素子を保護する。金属の更なる利点は、多数の材料に対して金属を選択的にエッチングでき、また、犠牲層の材料のための多くのエッチング剤に対して金属が耐えられるという点である。適した材料は、例えば銅および銀である。
金属から成るパターン層を有する有利な変形例において、基板のメタライゼーション側には導電トラックが存在する。キャリアを装着する前に、このトラック上に導電コネクタが設けられる。これらのコネクタは、キャリアが装着される際にパターン層のトラックと接触される。これらのトラックの存在により、デバイスは、更なる素子またはデバイスと非常にうまく一体化できる。トラックは、相互接続パターンの一部であっても良い。また、トラックは、コイルまたはコンデンサ電極に接続されても良い。その後、相互接続パターンがカバー上に続けられることが好ましい。
これの更なる詳細において、パターン層のトラックは、半田が塗布されても良い接触パッドである。この形態において、デバイスは、表面実装デバイスとしてキャリア上に実装されても良い。更に言えば、このキャリアも、高周波回路または増幅器を有する半導体デバイスであっても良い。
更なる非常に有利な実施形態においては、変形された箔が箔として使用される。変形後、この箔は、エッジによって境界付けられる突出部を有する。この箔は、この箔の前記突出部がキャビティのカバーを形成し且つ前記エッジが基板と接触するように、基板に対して加えられる。すなわち、第２の側から見て、箔は、突出部を有しており、この突出部は、箔の反対の第１の側における凹部に対応している。この実施形態の利点は、大きなスペーサまたは基板の凹部が十分に高いキャビティを形成する必要がないという点である。箔の変形のため、例えば、銅から成るパターン層とアルミニウムから成る犠牲層とを有する箔が使用されても良い。
効率的な製造のためには、多数の電子デバイスが同時に製造されると、更に有益である。その場合、基板は、異なる電子デバイスに属する複数の電気素子を有している。箔が加えられると、複数のカバーが形成され、犠牲層が除去された後、基板および箔の全体が個々の電子デバイスに分離される。
本発明の第２の目的は、冒頭に規定されたタイプの電子デバイスであって、適切に絶縁され且つ電気素子上に層を堆積させることなく製造できるキャビティを有する電子デバイスを提供することである。
第２の目的は、層がカバーとして存在し、この層が、キャビティの近傍の空間内に位置される絶縁材料によって基板に対して取り付けられ、前記層が前記絶縁材料中に機械的に埋め込まれることにより達成される。本発明に係る電子デバイスは、本発明に係る方法を用いて有利な態様で製造することができる。その有利な実施形態において、カバーは、適切なシールドを形成する金属を含んでいる。更なる実施形態において、基板は集積回路を備えている。この形態において、集積回路には、感度の良い素子の更なる機能を付加することができる。また、基板内および基板上の少なくとも一方には、受動素子のネットワークが存在していても良い。他の受動素子と組み合わされたスイッチおよびＭＥＭＳコンデンサが、例えば大きな帯域幅に適するインピーダンスマッチング回路を形成しても良い。本発明に係るデバイス中に存在する素子および材料の例は、前述の通りである。
本発明のこれらの態様および他の態様は、以下に記載された実施形態から明らかであり、また、これらの実施形態を参照して前記態様について説明する。
図１は、本発明に係るデバイス１００の、第１の実施形態の概略断面図を示している。デバイスは、基板２０と、基板２０と共にキャビティ３７を取り囲むカバー３８とを備えている。キャビティ３７の周囲には、絶縁材料７で満たされた空間が存在している。カバー３８、すなわち、パターン化された金属層は、この絶縁材料７中に埋め込まれることにより、その全体が機械的に強固となっている。この実施例において、キャビティ３７内には、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）コンデンサ３０がある。ＭＥＭＳコンデンサ３０は、相互接続層２４および対応するバイア３５を介して、接触パッド４０に接続されている。接触パッド４０は、半田バンプ４２により、第２の接触パッド４１に接続される。この第２の接触パッド４１には、キャリア上にデバイスを実装する目的で、更なるバンプ４３が設けられる。
図２は、デバイス１００の製造方法のステップを示している。図２Ａは、組み立て前のキャリア１０を示している。図２Ｂは、組み立て前の基板２０を示している。図２Ｃは、組み立て直後のデバイス１００を示している。図２Ｄは、絶縁材料７が加えられた後のデバイス１００を示している。図２Ｅは、犠牲層４が除去された後のデバイスを示している。
図２Ａは、本発明に係る方法で適用されるキャリア１０を示している。この実施例において、キャリア１０は、第１の側１と第２の側２とを有しており、第１の側１にはパターン層３があり、第２の側２には犠牲層４があるが、必ずしもそうである必要はない。この実施形態において犠牲層４の一部を成す副層５は、パターン層３と接触している。この場合、犠牲層４は、厚さが約６０μｍのアルミニウム層である。パターン層３は、銅を含んでおり、約１０μｍの厚さを有している。キャリアは、以下のようにして製造される。すなわち、フォトリソグラフィによって、二酸化珪素から成るホールタ状のマスクがパターン層３上に形成され、その後、このマスクの外側において、塩化第２鉄水溶液でエッチングすることにより、パターン層３から銅が除去される。この作業中、キャリア１０に凹部６が形成される。この凹部６により、カバー３８と接触パッド４１とが形成される。その後、他の選択エッチング剤を用いて、犠牲層４の一部が除去される。この作業中、パターン層３に対する犠牲層４のアンダーエッチングが行なわれ、その間に、副層５が形成される。この時、凹部６は、パターン層３の面内の直径よりも、副層５の面内の直径の方が大きくなっている。例えば、アルミニウムにおける選択エッチング手段として、苛性ソーダ溶液が使用されても良い。その後、キャリア１０が変形される。この目的のため、モールドがキャリア１０と接触されるとともに、キャリア１０が硬いアンダーグラウンド上に配置される。モールドは、カバーが形成されるように、所望のパターンを有している。モールドは例えばＳｉ基板であり、この基板上には、所望のパターンを有するＮｉバンプが設けられている。モールドは、キャリア１０の第２の側２と第１の側１とに配置されても良い。
図２は、組み立て前の基板を示している。基板２０は、イオンビームまたは電子ビームを用いた放射によってオーム抵抗が高く設定された多結晶シリコン基板である。基板には、メタライゼーション側２１に、酸化物層とＡｌから成る第１の電極層とが設けられているが、これらの層は図示されていない。ここには、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）コンデンサ３０の第１のコンデンサ電極３１が形成されている。同時に、ここには、ＭＥＭＳコンデンサ３０の駆動電極３２が形成されるとともに、相互接続層２４が形成されている。第１の電極層の上端には、バイア３５を有する絶縁層２５が存在している。絶縁層２５は、パターン化されるとともに、ＭＥＭＳコンデンサの位置においては誘電層２７に取って代えられている。また、この誘電層は、絶縁層２５の一部を形成していても良い。絶縁層２５は、第２の電極層を収容している。第２の電極層には、ＭＥＭＳコンデンサ３０の第２のコンデンサ電極３３と、駆動電極３４と、ブリッジ３６とが形成されている。更に、第２の電極層には、接触パッド４０および環状トラック２２が形成されている。接触パッド４０は、バイア３５を介して、ＭＥＭＳコンデンサ３０に対して電気的に接続されている。
この実施形態の例では、環状トラック２２をキャリア１０に接続するために導電接着剤が塗布されるが、金属バンプまたは半田を加えることもできる。これによる更なる利点は、ＭＥＭＳコンデンサ３０を密封シールできるという点である。特に、例えばＡｕまたはＡｕ合金から成るバンプが使用される場合には、当業者に知られているように、環状トラック２２およびキャリア１０のパターン層３が例えばＡｇから成る接着層を有していると都合が良い。接触パッド４０および環状トラック２２の両方に対して、バンプまたは半田を加えることが更に有益である。しかしながら、半田バンプまたは金属バンプを基板２０上に設ける代わりに、キャリア１０上に設けることもできる。特に、例えばＡｕ−Ｓｎ等のＡｕ合金を有する金属バンプが使用される場合には、液体層または液化可能な層、例えば事前公開されていない欧州特許出願第０２０７７２２８．１号（ＰＨＮＬ０２０４７１）に記載されるようなアクリル酸塩を加えることも有益である。その場合、アクリル層は、キャリア１０上に配置される。温度処理の結果、高温時、基板２０がキャリア１０に取り付けられる際あるいはキャリア１０が基板２０に取り付けられる際に、金属バンプは、溶けることなくアクリル層に吸い込まれていく。
第２の電極層２８は、更なる金属層２９によって補強される。この更なる金属層２９が銅を含んでいる場合には、この金属層２９が電気メッキによって堆積され、この金属層がアルミニウムを含んでいる場合には、この金属層が蒸散される。第２の電極層２８と誘電層２７との間には、空隙が存在している。この空隙３９は、例えば誘電層２７に対して所望のパターンで酸化物を加え且つ更なる金属層２９が堆積された後に、この酸化物を誘電層２７から選択的に除去することによって形成される。第２の電極層２６も、トラック２２を有している。
図２Ｃは、キャリア１０と基板２０とを組み立てた後の、デバイス１００を示している。組み立て前、基板２０のメタライゼーション側２１には、半田バンプ４２が加えられる。半田バンプ４２の代わりに、例えば、Ａｕバンプが使用されても良い。キャリアと基板との位置合わせは、キャリア１０のパターン層３および基板２０のメタライゼーションに設けられた機械的な位置合わせ手段によって行なわれる。また、位置合わせは、光を用いて行なわれても良い。キャリア１０のパターン層３と基板の導電層２４との間を十分なシール状態で接続するため、約２００℃で熱処理が行なわれる。このようにして、キャビティ３７およびカバー３８が形成される。
図２Ｄは、キャリア１０と基板２０との間に絶縁材料７が加えられた後の、デバイス１００を示している。絶縁材料７は、キャビティ３７の周囲の空間内に加えられる。この実施例においては、絶縁材料としてエポキシが使用される。真空処理によって補完されても良い毛細管力により、エポキシは、前記空間および凹部６にも充填される。この充填後、更なる加熱ステップが行なわれ、絶縁材料が硬化される。
図２Ｅは、犠牲層４を除去した後のデバイス１００を示している。この実施例において、このような犠牲層の除去は、苛性ソーダ溶液（ＮａＯＨ）を用いたエッチングにより行なわれる。この時点で、基本的に、デバイス１００が完成する。この時、バンプ４３が設けられても良い。デバイス１００がプレートレベルで製造される場合、まず最初に、基板が個々のデバイスに分離される。この分離を簡略化するため、パターン層３は、ＳＡＷレーンの位置に存在しないようにパターン化される。また、パターン層の上端に別個の層が加えられても良い。
要約すれば、カバーが基板と接触することにより、キャビティを形成する電子デバイスが提供される。カバーがキャビティの周囲の絶縁材料中に機械的に埋め込まれることで、基板とカバーとの間の接着が成される。本発明の利点は、キャビティと共に相互接続部も形成されるという点である。したがって、その内部に任意の構成部品を有するキャビティと電子デバイスとを一体化することができる。カバーには、組立後に除去される犠牲層が都合良く設けられても良い。密封シールされ同時に接続されるべき電気素子が、キャビティ内に形成され或いは実装されても良い。
デバイスの第１の実施形態の断面図を示している。 図１に示される実施形態を実現する方法の連続的なステップを示している。 図１に示される実施形態を実現する方法の連続的なステップを示している。 図１に示される実施形態を実現する方法の連続的なステップを示している。 図１に示される実施形態を実現する方法の連続的なステップを示している。 図１に示される実施形態を実現する方法の連続的なステップを示している。

Claims (11)

  1. メタライゼーション側を有する基板を備え且つ前記メタライゼーション側には前記基板とカバーとによって境界付けられるキャビティ内に電気素子が存在する電子デバイスの製造方法であって、
    − 箔を設けるステップと、
    − 前記キャビティを形成しつつ、前記基板の前記メタライゼーション側に前記箔を加えるステップであって、前記箔の一部が前記カバーを形成するステップと、
    − 前記カバーを前記基板に対して取り付けるステップと、
    を含んでいる方法において、
    − 前記箔は、第１の側にパターン層を備え且つ第２の側に犠牲層を備え、前記パターン層と前記犠牲層との間に、パターン化された副層が存在し、前記パターン層および前記副層は、互いに凹部によって区別される第１のパターンおよび第２のパターンを有し、前記凹部は、前記パターン層の面内の直径よりも、前記副層の面内の直径の方が大きく、それにより、絶縁材料が加えられる時に、前記パターン層が前記絶縁材料中に埋め込まれ、
    − 前記箔が前記基板の突出部に配置され、前記キャビティの周囲には前記基板と前記箔との間に隙間が形成され、
    − 前記キャビティの周囲の前記隙間に前記絶縁材料を充填することにより、前記箔が前記基板に対して取り付けられ、
    − 前記箔が前記基板に対して取り付けられた後、前記犠牲層が除去される、
    方法。
  2. メタライゼーション側を有する基板を備え且つ前記メタライゼーション側には前記基板とカバーとによって境界付けられるキャビティ内に電気素子が存在する電子デバイスの製造方法であって、
    − 箔を設けるステップと、
    − 前記キャビティを形成しつつ、前記基板の前記メタライゼーション側に前記箔を加えるステップであって、前記箔の一部が前記カバーを形成するステップと、
    − 前記カバーを前記基板に対して取り付けるステップと、
    を含んでいる方法において、
    − 前記箔は、第１の側にパターン層を備え且つ第２の側に保護層を備え、前記パターン層と前記保護層との間に、パターン化された副層が存在し、前記パターン層および前記副層は、互いに凹部によって区別される第１のパターンおよび第２のパターンを有し、前記凹部は、前記パターン層の面内の直径よりも、前記副層の面内の直径の方が大きく、それにより、絶縁材料が加えられる時に、前記パターン層が前記絶縁材料中に埋め込まれ、
    − 前記箔が前記基板の突出部に配置され、前記キャビティの周囲には前記基板と前記箔との間に隙間が形成され、
    − 前記キャビティの周囲の前記隙間に前記絶縁材料を充填することにより、前記箔が前記基板に対して取り付けられる、
    方法。
  3. 前記パターン層が金属を含んでいる、請求項１又は２に記載の方法。
  4. 前記基板のメタライゼーション側には前記キャビティの近傍にガイドトラックが存在し、このトラック上には、前記箔が取り付けられる前に導電性コネクタが設けられ、このコネクタは、前記箔が取り付けられる際に前記パターン層のトラックと接触される、請求項３に記載の方法。
  5. 前記導電性コネクタと接触される前記パターン層の前記トラックは、その上に半田を堆積させることができる接触パッドである、請求項４に記載の方法。
  6. − 変形された箔が箔として使用され、この変形された箔は、エッジによって境界付けられる突出部を有し、
    − 前記箔は、この箔の前記突出部が前記キャビティの前記カバーを形成し且つ前記エッジが前記基板と接触するように、前記基板に対して取り付けられる、請求項１又は２に記載の方法。
  7. メタライゼーション側を有する基板を備え、前記メタライゼーション側には前記基板とカバーとによって境界付けられるキャビティ内に電気素子が存在する電子デバイスであって、前記カバーとして、前記キャビティの近傍の空間内に位置される絶縁材料によって前記基板に対して取り付けられる層が存在し、前記層は前記絶縁材料中に機械的に埋め込まれ、前記絶縁材料を有する前記空間は、前記層の面内で前記層に隣接する第１の領域と、前記層の反対側の第２の領域とを有し、前記第１及び第２の領域は互いに隣接しており、前記第２の領域は、前記層の面内の前記第１の領域の直径よりも大きい直径を有する、電子デバイス。
  8. 機械的に埋め込まれる前記層が金属を含んでいる、請求項７に記載の電子デバイス。
  9. 前記基板が集積回路を備えている、請求項７に記載の電子デバイス。
  10. 前記電気素子がマイクロ・メカニカル・システム（ＭＥＭＳ）素子である、請求項７に記載の電子デバイス。
  11. 前記層の反対側の保護層、を更に備える請求項７に記載の電子デバイス。
JP2003582070A 2002-04-11 2003-04-10 電子デバイスの製造方法 Expired - Fee Related JP4504024B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP02076427 2002-04-11
EP02078208 2002-08-05
EP02079545 2002-10-30
PCT/IB2003/001300 WO2003084861A2 (en) 2002-04-11 2003-04-10 Method of manufacturing an electronic device in a cavity with a cover

Publications (2)

Publication Number Publication Date
JP2005522334A JP2005522334A (ja) 2005-07-28
JP4504024B2 true JP4504024B2 (ja) 2010-07-14

Family

ID=28794672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582070A Expired - Fee Related JP4504024B2 (ja) 2002-04-11 2003-04-10 電子デバイスの製造方法

Country Status (10)

Country Link
US (1) US7160476B2 (ja)
EP (2) EP1501756B1 (ja)
JP (1) JP4504024B2 (ja)
KR (1) KR20040098070A (ja)
CN (1) CN100415634C (ja)
AT (1) ATE354538T1 (ja)
AU (1) AU2003216588A1 (ja)
DE (1) DE60311982T2 (ja)
TW (1) TWI279391B (ja)
WO (1) WO2003084861A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351641B2 (en) 2004-08-12 2008-04-01 Tessera, Inc. Structure and method of forming capped chips
US7368803B2 (en) * 2004-09-27 2008-05-06 Idc, Llc System and method for protecting microelectromechanical systems array using back-plate with non-flat portion
US7999366B2 (en) 2004-11-26 2011-08-16 Stmicroelectronics, S.A. Micro-component packaging process and set of micro-components resulting from this process
EP1661850B1 (fr) * 2004-11-26 2007-06-13 Stmicroelectronics Sa Procédé de conditionnement de micro-composants utilisant une matrice
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
US7741189B2 (en) * 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
TWI257656B (en) * 2005-08-03 2006-07-01 Advanced Semiconductor Eng Method for fabricating protection caps for protecting elements on wafer surface
DE102005053722B4 (de) 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
EP2098478A1 (en) * 2008-03-07 2009-09-09 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Manufacturing micro components including a cover structure.
JP5463961B2 (ja) * 2010-03-04 2014-04-09 富士通株式会社 Ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
US8749056B2 (en) 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US9203451B2 (en) 2011-12-14 2015-12-01 Infineon Technologies Ag System and method for an RF receiver
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US9225311B2 (en) 2012-02-21 2015-12-29 International Business Machines Corporation Method of manufacturing switchable filters
US10224260B2 (en) 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
DE102014102518B4 (de) * 2014-02-26 2022-04-28 Snaptrack, Inc. Package für ein abstimmbares Filter
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
CN110076940B (zh) * 2019-03-26 2021-10-08 中国科学院微电子研究所 一种基于金属微观结构的精密模具
US10959336B2 (en) * 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241237A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 混成集積回路装置
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5738797A (en) * 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6146917A (en) * 1997-03-03 2000-11-14 Ford Motor Company Fabrication method for encapsulated micromachined structures

Also Published As

Publication number Publication date
US7160476B2 (en) 2007-01-09
AU2003216588A1 (en) 2003-10-20
DE60311982T2 (de) 2007-11-08
EP1753023A3 (en) 2007-02-21
EP1501756B1 (en) 2007-02-21
AU2003216588A8 (en) 2003-10-20
CN100415634C (zh) 2008-09-03
KR20040098070A (ko) 2004-11-18
US20050121413A1 (en) 2005-06-09
WO2003084861A2 (en) 2003-10-16
WO2003084861A3 (en) 2004-05-13
DE60311982D1 (de) 2007-04-05
EP1501756A2 (en) 2005-02-02
EP1753023A2 (en) 2007-02-14
JP2005522334A (ja) 2005-07-28
TWI279391B (en) 2007-04-21
TW200400918A (en) 2004-01-16
ATE354538T1 (de) 2007-03-15
CN1646417A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
JP4504024B2 (ja) 電子デバイスの製造方法
KR100945622B1 (ko) 전자 부품 모듈
KR101009818B1 (ko) 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
JP4838732B2 (ja) 電気的構成素子および製造方法
JP4410085B2 (ja) 可変容量素子及びその製造方法
JP2005522864A (ja) 電子装置とこの装置の製造方法
TWI307529B (en) Method of forming a penetration electrode and substrate having a penetration electrode
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JP4576849B2 (ja) 集積回路装置
US11632861B2 (en) Method for manufacturing embedded circuit board, embedded circuit board, and application
KR20040101423A (ko) 반도체 디바이스 및 이의 제조 방법 및 캐리어 제조 방법
EP1659092B1 (en) Method for fabricating an electrode in a packaging substrate
JP2006202918A (ja) 機能素子パッケージ体及びその製造方法
JP5026025B2 (ja) 半導体装置
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2005522861A (ja) 電子デバイスの製造方法
JP4426413B2 (ja) 半導体装置の製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2015084386A (ja) 電子デバイス
CN110800101A (zh) 电子部件模块
US20120261816A1 (en) Device package substrate and method of manufacturing the same
KR100636780B1 (ko) 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판
KR20040030921A (ko) 접촉패드가 구비된 표면을 가진 전기장치의 전기적 및기계적 연결을 허용하는 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090623

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees