KR20040101423A - 반도체 디바이스 및 이의 제조 방법 및 캐리어 제조 방법 - Google Patents

반도체 디바이스 및 이의 제조 방법 및 캐리어 제조 방법 Download PDF

Info

Publication number
KR20040101423A
KR20040101423A KR10-2004-7016108A KR20047016108A KR20040101423A KR 20040101423 A KR20040101423 A KR 20040101423A KR 20047016108 A KR20047016108 A KR 20047016108A KR 20040101423 A KR20040101423 A KR 20040101423A
Authority
KR
South Korea
Prior art keywords
carrier
layer
semiconductor device
manufacturing
semiconductor
Prior art date
Application number
KR10-2004-7016108A
Other languages
English (en)
Other versions
KR100989007B1 (ko
Inventor
클로엔헨드릭케이
스텐브루겐게라두스에이치에프더블유
반데발테르피터더블유엠
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040101423A publication Critical patent/KR20040101423A/ko
Application granted granted Critical
Publication of KR100989007B1 publication Critical patent/KR100989007B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 캐리어(30) 및 집적 회로와 같은 반도체 소자(20)를 포함하는 반도체 디바이스(10)를 제공한다. 캐리어(30)에는 개구(15)가 제공되며 이로써 측면(3)을 갖는 접속 도전체(31-33)를 규정한다. 리세스(16)가 이 측면(3)에 형성된다. 반도체 소자(20)는 캐리어(30) 내부의 리세스(16) 내부로 연장된 캡슐화부(40)에 의해서 봉합된다. 이로써, 이 캡슐화부(40)는 캐리어(30) 내부에서 기계적으로 고정된다. 반도체 디바이스(10)는 캡슐화 단계 이후에는 어떠한 리소그래픽 단계도 필요하지 않는 프로세스에 의해서 제조될 수 있다.

Description

반도체 디바이스 및 이의 제조 방법 및 캐리어 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME}
이러한 반도체 디바이스 및 이의 제조 방법은 EP A 1160858에 개시되어 있다. 이 알려진 반도체 디바이스의 캐리어는 그의 제 1 측면에서 이 캐리어 아래로 절반 정도 에칭함으로써 생성된다. 이로써 생성된 접속 도전체는 그의 일부는 반도체 소자에 의해 피복되고 다른 일부는 피복되지 않도록 연장된다. 이 피복되지 않은 부분에는 추가적인 도전성 막이 제공되며 이로써 본딩 와이어가 부착될 수 있다. 이 본딩 와이어는 반도체 소자와 접속 도전체 간의 접속 수단이다. 컨택트 표면을 규정하기 위해서, 상술된 특허 문헌의 도 4C에 도시된 바와 같이 마스크가 제공되며 이후에 캐리어가 소정의 깊이까지 에칭된다. 이 알려진 캐리어는 가령 구리, 알루미늄 또는 니켈-철 합금과 같은 동일한 재료로 구성된 세 개의 층을 포함하지만 이와 달리 이 세 층들은 알루미늄, 구리 및 알루미늄으로 구성될 수도 있다.
이러한 반도체 디바이스의 단점은 엔벨롭이 캐리어에 대해서 충분하게 부착되지 않는다는 것이다.
발명의 개요
본 발명의 목적은 캐리어와 엔벨롭 간의 부착 능력을 증가시킨 서두에서 언급된 유형의 반도체 디바이스를 제공하는 것이다.
이 목적은 반도체 디바이스의 엔벨롭이 접속 도전체 내에서 기계적으로 고정됨으로써 성취되는데, 이러한 고정을 위해서 접속 도전체의 측면들이 리세스된다.
본 발명에 따라서 반도체 디바이스에서 획득되는 기계적 고정 능력(anchoring)으로 인해서 엔벨롭과 캐리어가 양호하게 부착된다. 또한, 제 1 층과 함께, 캐리어가 제 2 층 및 제 3 층을 포함하고, 이 제 2 층은 제 1 층과 제 3 층을 실질적으로 손상시키지 않는 에천트 내에서 에칭될 수 있는 재료를 포함하기 때문에, 기계적 고정 능력이 용이하게 성취될 수 있다.
접속 수단으로서 본딩 와이어가 사용될 수 있으며, 이 경우에, 반도체 소자는 접착제 의해서 캐리어에 부착된다. 이와 달리, 이방성 도전성 접착제, 범프 또는 땜납이 사용될 수 있다. 이러한 접속 수단은 본딩 와이어와 비교하여 어셈블리 작업이 필요하지 않다는 장점을 갖는다. 가령 금 또는 금 합금으로 구성된 범프는 매우 정확하게 배치될 수 있고 반도체 소자의 접속 영역에 어떠한 오염도 일으키지 않기 때문에 특히 유리하다.
바람직한 실시예에서 캐리어의 제 1 층 및 제 3 층은 구리를 포함하며, 제 2 층은 알루미늄 또는 니켈-철 합금을 포함한다. 이와 달리, 제 1 층 및 제 3 층이 니켈-철 합금을 포함하고 제 2 층이 구리를 포함할 수 있다. 제 1 층 및 제 3 층이 알루미늄으로 구성되는 경우는 바람직하지 않는데, 알루미늄에 대한 와이어 본딩 및 도금은 바람직스럽지 못한 결과를 낸다. 2 층으로 구성된 캐리어에 비해 3 층으로 구성된 캐리어의 장점은 가열 단계로 인해서 캐리어가 구부러지지 않는다는 것이다.
다른 실시예에서, 캐리어는 전기 절연성 층을 포함하며, 이 경우에 전기 도전성 접속부 캐리어의 제 1 측면에서 제 2 측면까지 비아에 의해서 실현된다. 특히 수동 구성 요소가 층들 내부에 내장될 수 있다면, 다중층 기판을 갖는 이러한 실시예가 유리하다. 적합한 전기 절연성 층의 실례는 특히 에폭시 및 실리콘 산화물이다.
반도체 소자는 바람직하게는 집적 회로이지만 이와 달리 개별 반도체일 수도 있다. 또한, 이 반도체 소자 뿐만 아니라 하나 이상의 다른 반도체 소자도 기판 상에 존재할 수 있다. 이 다른 반도체 소자는 능동 소자 및 수동 소자일 수 있다.
본 발명의 제 2 목적은 개선된 접착 능력을 갖는 반도체 디바이스를 생성하는, 서두에서 언급된 유형의 캐리어 및 다수의 반도체 디바이스를 제조하는 방법을 제공하는 것이다.
이를 위해서, 제 2 층은 제 1 층과 제 3 층을 실질적으로 손상시키지 않는 에천트 내에서 에칭되며 이러한 에칭에 의해서 제 1 층에 대해 언더에칭이 발생하여 접속 도전체 내에 리세스가 형성된다.
본 발명의 제 3 목적은 본 발명에 따른 상기 방법에 따라서 획득될 수 있는 캐리어가 사용되고, 패이베이션 엔벨롭이 캐리어 내에서 규정된 리세스 내부로 연장됨으로써 성취될 수 있다.
본 발명에 따른 반도체 디바이스는 상기 방법을 사용하여 매우 간단한 방식으로 획득될 수 있다. 본 발명에 따른 방법의 유리한 측면은 반도체 소자가 봉합된 후에 리소그래픽 단계를 수행할 필요가 없다는 것이다. 이러한 장점은 다양한 방식으로 실현될 수 있다.
제 1 실시예에서, 제 1 층의 패턴은 펀칭(punching)에 의해서 규정되고, 이로써 캐리어의 제 1 측면에서 제 2 측면까지 연장되어 있는 개구가 형성된다. 접속 도전체는 리드(lead)에 의해서 캐리어 내의 프레임워크(a framework)에 접속된 채로 유지된다. 개구를 규정함으로써, 캐리어의 제 3 층의 패터닝은 필요 없게 된다. 제 2 층은 바람직하게는 습식 화학 프로세스에 의해서 에칭되며, 이 경우에 캐리어를 에천트를 포함하는 에칭조 내에 담근다. 캐리어가 이어서 반도체 디바이스를 제조하는 데 사용될 경우에, 이 캐리어는 캡슐화부가 제공될 때에 기판 상에 배치된다. 분리 프로세스에서, 접속 도전체들과 프레임워크 간의 리드가 절단된다.
이 실시예는 산업적으로 제조하는 과정에서 몇 개의 중요한 장점을 갖는다. 먼저, 이 캐리어는 구리로 구성된 단일층으로 형성된 표준 캐리어와 동일한 방식으로 처리될 수 있다. 이와 동시에, 이에 따라 획득된 반도체 디바이스는 보다 얇아지고 기판으로 에칭을 위해서 횡적으로 돌출된 리드를 가질 필요가 없기 때문에 우수하다. 둘째로, 본 경우에서는 가령 알루미늄 또는 니켈-철 합금인 제 2 층을 위한 에천트를 포함하는 에칭조가 캐리어의 제조 시에 이미 사용된 하나 이상의 에칭조로 더해질 수 있다. 이러한 에칭조는 도금에 의해서 캐리어의 제 1 측면 상에 NiPd(Au) 층을 제공하는 데 사용된다. 이는 본딩 와이어가 거기로 우수하게 부착될 수 있다는 장점을 갖는다. 그러나, 이러한 접착층은 또한 다른 방식으로도 제공될 수 있다.
이 실시예에 따른 캐리어는 바람직하게는 0.05 내지 0.2 mm의 두께를 가지며, 구리로 구성된 제 1 층 및 제 2 층과 알루미늄 또는 니켈-철 합금으로 구성된 제 2 층을 포함한다. 이 경우, 제 1 층, 제 2 층 및 제 3 층의 두께는 동일한 크기를 갖는다.
캐리어의 층들, 특히 제 2 층은 본 경우에서는 AC, SI 및/또는 Cu와 같은 불순물을 포함할 수 있다.
이 실시예에 따른 캐리어로 반도체 디바이스를 제조하기 위해서, 도전성 와이어가 접속 수단으로서 사용되는데, 그 이유는 현재 이용가능한 기술들로서는 이 캐리어가 범프 또는 이방성 도전성 접착제와 결합될 수 없기 때문이다. 또한, 범프 또는 이방성 도전성 접착제의 경우에, 하나 이상의 표면이 캐리어에서 규정되며, 이 표면 상에서 반도체 소자가 접착제에 의해서 부착될 수 있다. 이 표면 또는 표면들은 또한 열 싱크 기능을 한다.
제 2 실시예에서, 캐리어의 제 2 측면 상에 열처리에 내성이 있는 에칭 마스크가 제공된다. 반도체 소자 및 캡슐화부를 제공하기 이전에, 제 1 층 및 제 2 층은 제 1 측면으로부터 에칭에 의해서 패터닝된다. 제 3 층은 손상되지 않은 채로 유지되며, 이로써 캐리어가 분해되지 않는다. 반도체 소자가 배치되고 캡슐화된 후에, 제 3 층 또는 적어도 이 층의 표면이 에칭 마스크에 의해서 패터닝된다. 이러한 방식으로, 전기도전성 컨택트 표면이 제 3 층의 표면에서 규정된다.
본 발명에 따른 반도체 디바이스 및 캐리어 제조 방법과 반도체 디바이스 제조 방법의 이들 측면과 다른 측면들이 이제 첨부 도면을 참조하여 보다 상세하게 설명될 것이다.
도면은 실제 축척으로 도시되지 않는다. 유사한 참조 부호는 유사한 구성 요소를 표시한다. 다른 실시예가 첨부된 청구 범위의 보호 범위 내에서 가능하다.
본 발명은 서로 대향하고 있는 제 1 측면과 제 2 측면을 가지면서 제 1 측면 상의 제 1 전기 도전성 층을 포함하는 캐리어를 포함하는 반도체 디바이스에 관한 것으로서, 이 전기 도전성 층은 원하는 패턴에 따라서 패터닝되어 다수의 서로 분리된 접속 도전체를 규정하며, 이 캐리어의 제 1 측면 상에 반도체 소자가 배치되고, 이 반도체 소자에는 접속 수단을 통해서 캐리어의 접속 도전체에 전기 도전성으로 접속된 접속 영역이 제공되며, 이 반도체 소자는 캐리어까지 연장되어 있는 패시베이션 엔벨롭(a passivating envelope)으로 둘러싸이며, 제 2 측면 상에서는, 컨택트 표면이 기판 상의 배치를 위해서 접속 도전체 내에 규정된다.
또한, 본 발명은 서로 대향하고 있는 제 1 측면과 제 2 측면을 가지며 원하는 패턴에 따라서 패터닝되어 다수의 서로 분리된 접속 도전체를 규정하는 제 1 전기 도전성 층을 그의 제 1 측면에서 포함하고 제 2 층과 제 3 층을 더 포함하는 캐리어를 제조하는 방법에 관한 것이다.
또한, 본 발명은 각각이 접속 영역을 구비한 반도체 소자를 포함하는 다수의 반도체 디바이스를 제조하는 방법에 관한 것으로서, 이 방법은 캐리어의 제 1 측면상에 반도체 소자를 제공하고 접속 수단에 의해서 접속 영역과 캐리어의 접속 도전체를 전기 도전성으로 접속시키는 단계와, 패시베이션 엔벨롭을 제공하는 단계와, 다수의 반도체 디바이스를 분리하는 단계를 포함한다.
도 1은 반도체 디바이스의 제 1 실시예의 단면도,
도 2는 반도체 디바이스의 제 2 실시예의 단면도,
도 3은 제 2 실시예의 평면도,
도 4는 반도체 디바이스의 제 3 실시예의 단면도,
도 5 내지 도 9는 캐리어 및 반도체 디바이스 제조 방법의 단계들을 도시한 도면.
도 1은 반도체 디바이스(10)의 단면도이다. 이 반도체 디바이스(10)는 캐리어(30) 상에 제공된 반도체 소자(30)를 포함한다. 이 캐리어(30)는 제 1 측면(1)과 제 2 측면(2)을 가지며 다수의 접속 도전체(31,32,33)를 포함한다. 측면(3)을 갖는 접속 도전체(31,32,33)는 개구(15)에 의해서 서로 분리된다. 반도체 소자(20) 내의 접속 영역(21)과 접속 도전체(31,32,33) 간에는 본 경우에서는 본딩 와이어(22)인 접속 수단이 존재한다. 본 실례에서, 반도체 소자(20)는 접착층(23)에 의해서 캐리어(30)의 제 1 측면(1)에 부착된다. 반도체 소자(20) 및 본딩 와이어(22)는 엔벨롭(40)으로 둘러 싸인다. 이 엔벨롭(40)은 캐리어(30)의 개구(15) 내부로 연장된다.
본 발명에 따라서, 리세스(16)가 접속 도전체(31,32,33)의 측면(3)에 존재한다. 리세스(16)는 엔벨롭(40)으로 충진되며 이로써 제 1 층(31)이 엔벨롭(40)에 의해 부분적으로 고정된다. 이로써, 엔벨롭(40)은 캐리어(30)에서 기계적으로 고정되어 우수한 부착 능력 및 기계적 강도를 형성한다. 이 경우에, 부착 향상 수단이 캐리어의 제 1 측면(1) 상에 제공될 필요가 없다. 또한, 제 1 측면(1)은 반도체 소자(20) 및 본딩 와이어(22)의 배치를 위해서 최적화될 수 있다.
이 실시예에서, 캐리어(30)는 제 1 층(11), 제 2 층(12) 및 제 3 층(13)으로 구성된다. 제 1 층(11) 및 제 3 층(13)은 주로 구리로 구성되는 반면 제 2 층(12)은 주로 알루미늄을 포함한다. 제 2 층(12) 내의 리세스(16)는 도 5 내지 도 9에서 도시된 바와 같이 에칭에 의해서 형성된다. 캐리어(30)는 NiPdAu 또는 NiPd로 구성된 상부 층(14)을 제 1 측면(1) 상에서 포함한다. 이 상부 층(14)은 본딩 와이어(22)와의 양호한 접착을 위해서 바람직하다. 본 기술 분야의 당업자에게 이해될 바와 같이, 상부층(14)은 또한 다른 적합한 재료를 포함할 수 있다. 제 3 층(13)이 패터닝되어 캐리어(30)의 제 2 측면까지 연장된 개구(15)에 의해 컨택트 표면을 형성한다. 접속 도전체(32)는 접지되어 열 싱크로서 기능한다.
도 2는 반도체 디바이스(10)의 제 2 실시예의 단면도이다. 도 3은 제 2 실시예의 평면도이며 여기서 라인 A-A는 도 2의 단면을 표시한다. 반도체 디바이스(10)는 제 1 층(11), 제 2 층(12), 제 3 층(13) 및 상부 층(14)을 갖는 캐리어(30)를 포함한다. 캐리어(30)는 제 1 측면으로부터 패터닝되며 이 프로세스에서 개구(15) 및 접속 도전체(31-35)가 형성된다. 이는 제 1 층(11) 및 제 2 층(12)을 연속적으로 에칭하여 접속 도전체(31-35)의 측면(3)에 리세스(16)를 형성함으로써 성취된다. 이어서, 접속 영역(21)을 갖는 반도체 소자(20)가 본 경우에서는 Au 범프인 접속 수단(22)에 의해서 접속 도전체(31-35)에 접속된다. 이를 위해서, 플립칩 기술이 사용된다. 양호한 접촉을 이루기 위해서, Sn으로 구성된 상부 층(14)이 구리로 구성된 제 1 층(11) 상에 제공된다. 이어서, 엔벨롭(40)이 제공되고 이 엔벨롭(40)은 캐리어의 리세스(16) 내부로 연장되기 때문에 기계적으로 안정된 고정부가 형성된다. 이어서, 제 3 층(13)이 라미네이트(laminate)로서도 사용될 수 있는 에폭시 물질과 같은 이미 존재하는 에칭 마스크에 의해서 패터닝된다. 이어서, 에칭 마스크가 제거되고 이로써 개구(15)가 캐리어(30)의 제 1 측면(1)에서 제 2 측면(2)까지 연장된다. 개구(15)는 또한 반도체 디바이스들(10)을 분리하는 데도 사용된다. 이는 기계적 고정부가 접속 도전체(31-35)를 실질적으로 둘러싼다는 추가적인 장점을 갖는다. 이 반도체 디바이스(10)의 크기는 가령 대략적으로 1*1 mm2이다. 개구(15)는 가령 40 내지 100 ㎛의 폭을 갖는다. 제 1 층(11), 제 2 층(12) 및 제 3 층(13)의 두께는 각기 30 ㎛, 40 ㎛ 및 30 ㎛로 선택된다.
도 4는 반도체 디바이스(10)의 제 3 실시예의 단면도이다. 이 제 3 실시예는 제 2 실시예와 대부분 상통한다. 그러나, 차이점은 캐리어(30)에 있는데, 제 3 실시예의 경우에 캐리어(30)는 수동 구성 요소(172)를 더 포함한다. 이를 위해서, 캐리어(30)는 각각 전기 도전성 물질을 포함하는 제 1 층, 제 2 층 및 제 3 층(11,12,13) 이외에 전기 절연성 물질인 제 4 층(17) 및 전기 도전성 물질인 제 5 층(18)을 더 포함한다. 이 제 4 층은 원하는 패턴에 따른 부분(171)을 포함하며, 이 부분은 가령 본 기술 분야의 당업자에게는 잘 알려진 바와 같은 특정 조성을 갖는 바륨 티탄산염(barium titanate)을 기반으로 하는 물질과 같은 고유전 상수를 갖는 유전체 물질을 포함한다. 이 물질은 가령 제 4 층(17)에서 분말 형태로 존재하며 이 경우에 이 층(17)은 가령 에폭시 물질을 추가적으로 포함한다. 이 경우에, 수동 소자(172)는 캐패시터이지만, 이 수동 소자는 저항 또는 코일일 수도 있다. 도면에 따르면, 수동 소자들(172)은 컨택트 표면(18)과 반도체 소자(20) 사이에서 직렬로 구성된다. 그러나, 이는 필수적인 사항은 아니다. 라미네이트 또는 세라믹 물질을 기반으로 하는 본 명세서에서 도시된 캐리어(30) 대신에, 캐리어(30)는 가령 실리콘 기판 상의 수동 네트워크(a passive network)일 수 있다.
도 5 내지 도 9는 도 1에 도시된 제 1 실시예에 따른 반도체 디바이스(10)를 생성하는 본 발명에 따른 방법의 단계들을 도시한다. 도 5 내지 도 7는 캐리어(30)의 제조 방법에 관한 것이다. 도 8 및 도 9는 반도체 디바이스(10)의 제조 방법에 관한 것이다. 여기서 도시된 방법들은 엔벨롭을 제공한 후에 리소그래픽 단계를 수행하지 않으며 수행될 수 있으며 엔벨롭(40)으로의 접착 능력이 매우 양호하며 캐리어(30)가 봉합 단계 이전에 분해되지 않는다는 이점이 있다.
도 5는 구리의 제 1 층(11), 알루미늄의 제 2 층(12) 및 구리의 제 3 층(13)이 서로 접착되는 제 1 단계 이후의 캐리어(30)를 도시한다. 시발 층으로서 제 2 층(12)을 사용할 수 있으며 이 제 2 층의 각 측면 상에 구리 층을 제공할 수 있다. 이와 달리, 캐리어(30)는 층(11,12,13)을 함께 롤링함으로써 형성될 수 있는데, 이러한 기술은 통상적으로 이중층을 형성하는 데 사용된다. 이러한 롤링 프로세스는 두 단계로 이루어진다. 또한, 4 개의 층 또는 다중 층 구조가 형성될 수도 있다. 층(11,12,13)의 두께는 제 1 실험에서는 70 ㎛이다. 그러나, 이 두께는 10 ㎛ 내지 1.0 mm 범위에서 변할 수 있으며 층(11,12,13)은 동일한 두께를 가질 필요는 없다. 제 1 층(11)이 비교적 얇다면, 바람직하게는 이 층은 니켈-철 합금과 같은 매우 기계적으로 강하고 견고한 재료로 구성된다. 이 재료와 함께, 구리가 제 2 층(12)을 위한 재료로서 사용될 수 있다.
구리 층과 알루미늄 층의 서로 간의 접착 정도를 개선하기 위해서, 가열 단계가 층들의 라미네이션(lamination) 이후에 수행될 수 있다. 이러한 가열 단계로 인해서 구리 원자가 알루미늄 내부로 확산되고 이로써 구리 알루미늄 합금으로 구성된 하위 층들이 생성된다.
도 6은 캐리어(30)의 제 1 측면(1)에서 제 2 측면(2)까지 연장된 개구(15)가펀칭에 의해서 제공된 후의 캐리어(30)의 도면이다. 이러한 펀칭 작업에 의해서, 측면(3)을 갖는 접속 도전체(31-33)가 규정된다. 이 접속 도전체는 도시되지 않은 리드에 의해서 캐리어 내의 프레임워크에 통상적으로 방식으로 접속된다.
도 7은 캐리어(30)가 다수의 에칭조 내에서 처리된 후의 캐리어(30)의 도면이다. 먼저 캐리어(30)는 농축된 KOH 용액의 에칭조에서 3 분 동안 에칭된다. 이로써 알루미늄 제 2 층(12)이 에칭되어 리세스(16)가 형성된다. 바람직하게는, 이 에칭 용액의 농도는 가령 리터 당 1 몰 내지 2 몰이다. 바람직하게는, 용해가능한 페리시아니드(a soluble ferricyanide)도 역시 포화 상태 정도의 sf/e 범위의 농도에서 에칭 용액의 일부이다. 보다 바람직하게는, 3 가 또는 5 가 인 산화물(phosphorous oxide)로부터 유도된 용해가능한 인산염도 또한 존재할 수 있다. 이러한 부가 물질은 원하는 에칭 제거량을 제어하는 데 사용된다.
이 3 분 후에는 리세스는 70 ㎛의 폭을 갖는다. 그러나, 10 내지 20 ㎛의 폭은 원하는 기계적 고정 능력을 획득하는데 있어서 충분하다. 이러한 폭으로 인해서 유리하게는 접속 도전체가 소형화될 수 있는데 가령 접속 도전체는 대략 100 ㎛의 폭을 가지며, 리세스(16)가 두 측면(3)에서 형성되고, 이 리세스의 폭은 최대 약 30 ㎛이다. 이어서, 캐리어는 에칭조 내에서 처리되어 NiPd의 상부 층(14)이 캐리어의 제 1 측면(1)에 도포된다. 에천트의 농도 및 에칭조의 온도가 조절될 수 있다. 특히 이러한 사항은 NiPd 상부 층(14)을 도포하는데 사용되는 에칭조를 캐리어(30)가 이동하는 속도에 의해 결정된다.
도 8은 반도체 소자(20)가 접착층(23)에 의해서 캐리어에 부착되고 본딩 와이어(22)가 그의 접속 영역(21)과 접속 도전체(31-33) 간에 제공된 후의 캐리어(30)를 도시한다.
도 9는 엔벨롭(40)이 통상적인 방식으로 제공된 후에 기판(70) 상에 임시적으로 배치된 캐리어(30)를 도시한다.

Claims (12)

  1. 서로 대향하고 있는 제 1 측면과 제 2 측면을 갖는 캐리어를 포함하는 반도체 디바이스에 있어서,
    상기 캐리어는 상기 제 1 측면 상의 제 1 전기 도전성 층을 구비하며,
    상기 전기 도전성 층은 원하는 패턴에 따라서 패터닝되어 다수의 서로 분리된 접속 도전체를 규정하고,
    상기 캐리어의 상기 제 1 측면 상에 반도체 소자가 배치되고,
    상기 반도체 소자에는 접속 수단을 통해서 상기 캐리어의 상기 접속 도전체에 전기 도전성으로 접속된 접속 영역이 제공되며,
    상기 반도체 소자는 상기 캐리어까지 연장되어 있는 패시베이션 엔벨롭(a passivating envelope)으로 둘러싸이고,
    상기 제 2 측면 상에서는, 컨택트 표면이 기판 상의 배치를 위해서 상기 접속 도전체 내에서 규정되며,
    상기 엔벨롭은 상기 접속 도전체 내에서 기계적으로 고정되는데(anchored), 이를 위해서 상기 접속 도전체의 측면이 리세스들(recesses)을 갖는
    반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 캐리어는 상기 제 1 층 이외에 제 2 층 및 제 3 층을 포함하고,
    상기 제 2 층은 상기 제 1 층과 상기 제 3 층을 실질적으로 손상시키지 않는 에천트로 에칭될 수 있는 재료를 포함하는
    반도체 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    개구가 상기 캐리어의 상기 제 2 측면까지 연장된
    반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 접속 수단은 범프(bump)이며,
    상기 범프는 상기 반도체 소자를 상기 캐리어에 부착시키는 데에도 사용되는
    반도체 디바이스.
  5. 제 2 항에 있어서,
    상기 제 1 층과 상기 제 3 층은 구리를 포함하고,
    상기 제 2 층은 Al 및 Ni-Fe로 구성된 그룹으로부터 선택된 재료를 포함하는
    반도체 디바이스.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 캐리어는 다수의 전기 절연성 층 및 전기 도전성 층을 포함하고,
    적어도 하나의 수동 소자가 상기 층들 내에 내장되는
    반도체 디바이스.
  7. 캐리어 제조 방법에 있어서,
    상기 캐리어는 서로 대향하고 있는 제 1 측면과 제 2 측면을 가지며 원하는 패턴에 따라서 패터닝되어 다수의 서로 분리된 접속 도전체를 규정하는 제 1 전기 도전성 층을 상기 제 1 측면 상에 포함하며 제 2 층과 제 3 층을 더 포함하고,
    상기 제 2 층은 상기 제 1 층과 상기 제 3 층을 실질적으로 손상시키지 않는 에천트로 에칭되며, 이러한 에칭에 의해서 상기 제 1 층이 언더에칭(underetching)되어 상기 접속 도전체 내에 리세스가 형성되는
    캐리어 제조 방법.
  8. 제 7 항에 있어서,
    상기 패턴은 펀칭(punching)에 의해서 규정되며, 이로써 상기 캐리어의 상기 제 1 측면에서 상기 제 2 측면까지 이르는 개구가 형성되고, 상기 접속 도전체는 리드(lead)에 의해서 상기 캐리어 내의 프레임워크에 접속된 채로 유지되는
    캐리어 제조 방법.
  9. 제 7 항에 있어서,
    열처리에 내성이 있는 에칭 마스크를 상기 캐리어의 상기 제 2 측면 상에 제공하고,
    에칭에 의해서 상기 제 1 층을 패터닝하며,
    상기 제 3 층의 기계적 강도는 형성된 캐리어가 분해되지 않고 상기 제 2 측면 상에서 전기 도전성 표면을 갖기에 충분한
    캐리어 제조 방법.
  10. 접속 영역을 구비한 반도체 소자를 포함하는 다수의 반도체 디바이스를 제조하는 방법에 있어서,
    제 7 항 내지 제 9 항 중 어느 한 항에 따른 방법을 사용하여 획득된 상기 캐리어의 상기 제 1 측면 상에 상기 반도체 소자를 제공하고, 상기 접속 수단에 의해서 상기 반도체 소자의 상기 접속 영역과 상기 캐리어의 상기 접속 도전체를 전기 도전성으로 접속시키는 단계와,
    상기 캐리어 내부에서 규정된 상기 리세스 내부로 연장된 패시베이션 엔벨롭을 제공하는 단계와,
    상기 다수의 반도체 디바이스를 분리하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  11. 제 10 항에 있어서,
    제 8 항에 따른 방법에 의해 제조된 상기 캐리어가 사용되며,
    도전성 와이어를 상기 접속 수단으로서 사용하고,
    상기 패시베이션 엔벨롭을 제공할 때에 상기 캐리어를 기판 상에 제공하며,
    상기 분리 단계에서, 상기 접속 도전체와 상기 프레임워크 간의 리드를 절단하는
    반도체 디바이스 제조 방법.
  12. 제 10 항에 있어서,
    제 9 항에 따른 방법에 의해 제조된 캐리어가 사용되며,
    상기 분리 단계 이전에, 상기 캐리어의 상기 제 2 측면을 에천트로 에칭하여 상기 제 3 층의 전기 도전성 표면을 패터닝하고,
    이후에, 에칭 마스크를 제거하는
    반도체 디바이스 제조 방법.
KR1020047016108A 2002-04-11 2003-04-08 반도체 디바이스 KR100989007B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02076426.2 2002-04-11
EP02076426 2002-04-11
PCT/IB2003/001421 WO2003085731A1 (en) 2002-04-11 2003-04-08 Semiconductor device and method of manufacturing same

Publications (2)

Publication Number Publication Date
KR20040101423A true KR20040101423A (ko) 2004-12-02
KR100989007B1 KR100989007B1 (ko) 2010-10-20

Family

ID=28685949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016108A KR100989007B1 (ko) 2002-04-11 2003-04-08 반도체 디바이스

Country Status (7)

Country Link
US (1) US7176582B2 (ko)
EP (1) EP1500136A1 (ko)
JP (1) JP2005522863A (ko)
KR (1) KR100989007B1 (ko)
CN (1) CN100372105C (ko)
AU (1) AU2003214579A1 (ko)
WO (1) WO2003085731A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698282B2 (en) 2008-04-17 2017-07-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
WO2005038882A2 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
EP1935017A2 (en) 2005-09-30 2008-06-25 Nxp B.V. Fine-pitch routing in a lead frame based system-in-package (sip) device
US8183682B2 (en) * 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
EP1946369B1 (en) * 2005-11-01 2011-07-20 Nxp B.V. Method of packaging semiconductor dies
TW200737479A (en) * 2005-11-03 2007-10-01 Koninkl Philips Electronics Nv Surface treatments for contact pads used in semiconductor chip packages and methods of providing such surface treatments
MY163911A (en) 2009-03-06 2017-11-15 Shenzhen Standarad Patent & Trademark Agent Ltd Leadless integrated circuit package having high density contacts
US8785253B2 (en) 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
CN102576701B (zh) 2009-09-02 2016-08-17 凯信公司 Ic封装件及其制造方法
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
JP5710128B2 (ja) * 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
TWI557933B (zh) 2010-03-30 2016-11-11 Dainippon Printing Co Ltd A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2012060336A1 (ja) 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
DE102012201177A1 (de) * 2012-01-27 2013-08-01 Robert Bosch Gmbh Kunststoffummantelter Bauelementeträger mit Leiterplatten-Vias
JP6115836B2 (ja) * 2015-03-10 2017-04-19 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
CN108702847B (zh) * 2016-02-18 2021-03-09 三井金属矿业株式会社 印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法
US9595455B1 (en) 2016-06-09 2017-03-14 Nxp B.V. Integrated circuit module with filled contact gaps
US11031350B2 (en) 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10573583B2 (en) * 2018-06-20 2020-02-25 Texas Instruments Incorporated Semiconductor device package with grooved substrate
KR102260622B1 (ko) * 2019-10-28 2021-06-08 주식회사 코스텍시스 고방열 큐에프엔 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH04328853A (ja) * 1991-04-30 1992-11-17 Mitsubishi Electric Corp リードフレーム材料およびリードフレーム
EP0594277B1 (en) * 1992-10-21 1998-12-02 Toray Industries, Inc. Optical recording medium
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP3171093B2 (ja) * 1996-01-31 2001-05-28 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH1084074A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体パッケージ
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6261864B1 (en) 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1143509A3 (en) 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP3945968B2 (ja) 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698282B2 (en) 2008-04-17 2017-07-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component

Also Published As

Publication number Publication date
CN100372105C (zh) 2008-02-27
EP1500136A1 (en) 2005-01-26
WO2003085731A1 (en) 2003-10-16
JP2005522863A (ja) 2005-07-28
CN1647271A (zh) 2005-07-27
AU2003214579A1 (en) 2003-10-20
US20050167794A1 (en) 2005-08-04
US7176582B2 (en) 2007-02-13
KR100989007B1 (ko) 2010-10-20

Similar Documents

Publication Publication Date Title
KR100989007B1 (ko) 반도체 디바이스
KR101009818B1 (ko) 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
JP5621155B2 (ja) ３ｄ電子モジュールをビアにより垂直に相互接続する方法
EP0261799B1 (en) Method for producing a terminal electrode of a semi-conductor device
KR100386520B1 (ko) 회로 장치의 제조 방법 및 회로 장치
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
US7241679B2 (en) Method of manufacturing semiconductor device
US20040043615A1 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
KR101007595B1 (ko) 리드 프레임, 그 제조방법, 이를 이용한 반도체 장치 및그 제조방법
KR100728855B1 (ko) 회로 장치의 제조 방법
US20050212107A1 (en) Circuit device and manufacturing method thereof
CN100415634C (zh) 在腔体中具有覆盖层的电子器件及其制造方法
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
EP1109219A2 (en) Semiconductor device having a wiring layer
JP3003624B2 (ja) 半導体装置
KR20030001438A (ko) 반도체 장치 및 그 제조방법
EP1199744A1 (en) Microcap wafer-level package
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP4283240B2 (ja) 半導体装置の製造方法
JPH0714028B2 (ja) 立体型半導体装置の製造方法
JP4168494B2 (ja) 半導体装置の製造方法
US8318544B2 (en) Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip
JPH0992675A (ja) 半導体装置及びその製造方法
JP3077649B2 (ja) Ｔｃｐ用テープを用いた半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee