CN1646417A - 制造电子器件的方法 - Google Patents

制造电子器件的方法 Download PDF

Info

Publication number
CN1646417A
CN1646417A CNA038080591A CN03808059A CN1646417A CN 1646417 A CN1646417 A CN 1646417A CN A038080591 A CNA038080591 A CN A038080591A CN 03808059 A CN03808059 A CN 03808059A CN 1646417 A CN1646417 A CN 1646417A
Authority
CN
China
Prior art keywords
substrate
layer
paper tinsel
cavity
patterned layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038080591A
Other languages
English (en)
Other versions
CN100415634C (zh
Inventor
J·W·维坎普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1646417A publication Critical patent/CN1646417A/zh
Application granted granted Critical
Publication of CN100415634C publication Critical patent/CN100415634C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电子器件(100)包括电气元件(30)，例如由覆盖层(38)保护不受环境影响的、腔体(37)内的MEMS电容器或BAW滤波器。覆盖层(38)是机械地嵌入到位于腔体(37)旁边的隔离材料(7)中的构图层，并且还可以包括接触垫(41)。器件(100)可以由包括构图层和牺牲层的精确折叠的箔适宜地制成。施加箔至腔体(37)后，提供隔离材料(7)并去除牺牲层。其后留下构图层或其部分，且形成覆盖层(38)。

Description

制造电子器件的方法
本发明涉及包括具有金属化侧面的衬底的电子器件的制造方法，在该金属化侧面上，电气元件存在于由衬底和覆盖层所界定的腔体中，该方法包括以下步骤：
-提供箔(foil)；
-形成腔体的同时施加箔至衬底的金属化侧面，部分箔形成覆盖层；以及
-将覆盖层粘附至衬底。
本发明也涉及包括具有金属化侧面的衬底的电子器件，在金属化侧面上，电气元件存在于由衬底和覆盖层所界定的腔体中。
这样的方法可从EP-A 939485获知。公知器件尤其包括作为电气元件的表面声波滤波器。腔体被衬底环绕，聚酰亚胺间隔壁和聚酰亚胺箔作为覆盖层。间隔壁有约5μm的厚度并且在腔体的位置处有孔。聚酰亚胺箔有约20μm的厚度。通过叠压至间隔壁的光敏干膜将箔粘附至间隔壁。利用光刻技术在箔和间隔壁中提供通孔，该通孔位于腔体旁处。
公知方法的缺点是两个箔施加至衬底以形成腔体。也可以是直至其施加后后才对间隔壁构图的情形；然而，此缺点是间隔壁层将覆盖电气元件，这是通常所不期望的。
因此，本发明的第一个目的是提供在开头段落中限定类型的方法，其中需要进行不超过单个的组装步骤从而形成腔体，以及在制造中电气元件不被层所覆盖。
此目的由下面得到
-提供包括第一侧面面上的构图层和第二侧面面上的牺牲层的箔，
-施加箔至衬底的突出部分，在衬底和箔之间的空隙围绕腔体周围延伸；以及
-通过用隔离材料填充衬底周围的空隙，而将箔粘附至衬底。
在依据本发明的方法中，通过用隔离材料填充衬底周围的空隙，而将把箔粘附至衬底的突出部分。结果通过执行单一组装步骤，其后是隔离材料的引入，从而制成封装。
衬底的突出部分例如是金属化。另一方面，其可以是金属化和隔离辅助层的叠层。其也可以是部分地位于衬底中的腔体。对突出部分，其可以用环形金属或焊料球。电气元件至器件其它部分或至最终器件中的外部接触的电连接，经金属化或衬底产生。随后将粘附增强层添加至构图层。此可是单层或粘胶层。此粘附增强层也可以施加至突出部分，但这需要构图的施加，其产生附加步骤。
依据本发明器件中的电气元件可以多样化。实例尤其是，体声波滤波器和表面声波滤波器(BAW，SAW)，电容器，微机电系统(MEMS)元件，例如开关和可调谐电容器，具有脱湿敏感性材料例如磁性随机存取存储器(MRAM)的存储元件。由于在覆盖层形成时，元件上不再必须有层淀积，因此MEMS元件的制作非常有利。明显地，各种不同的元件可以存在于腔体中。
作为可以使用的衬底，尤其是塑料、陶瓷、玻璃或半导体材料层。于是，对于衬底含有包括在和电气元件相同的电路中的导体和元件来说是可能的，且在许多情形中更有利。这样的实例是衬底包括具有适当钝化层作为顶层的完全集成电路。
非常多的材料适合于作为隔离材料，只要其可以以液体施加。可以想到的有聚合物诸如环氧类材料，聚丙烯酸脂，聚酰亚胺，而且陶瓷材料诸如硅、氧化铝及通过溶胶-凝胶工艺所施加的相关材料，以及有机材料诸如benzocyclobuthene。由于箔不必透明，因此施加耐热材料是非常有利的。若有许多垂直互连件存在于腔体旁，则优选施加具有低介电常数的材料，诸如烷基取代硅HSQ、benzocyclobuthene、SiLk。
在本方法的有利实施例中，构图的子层存在于构图层和牺牲层之间的载体中，该构图层和子层有通过凹槽相互区分的第一和第二图形，该凹槽在子层平面中具有比构图层平面中更大的直径，当施加隔离材料时，由于该载体，构图层嵌入隔离材料中。施加隔离材料的同时，不仅填充了腔体周围的空隙，而且填充了构图层中和子层中的图形之间的凹槽。由于子层平面中凹槽的直径超过构图层平面中凹槽的直径，因此隔离材料从构图层的不同侧面突出，即位于其上，其下及其侧。这样导致机械嵌入延迟出来，有利于腔体的坚固。
在本方法的有利实施例中，在箔被粘附后去除牺牲层。包括例如铝，或是有机层或聚合物的牺牲层，实际上作为保护层。用光刻的方法也可把孔限定在牺牲层中，可以用导电材料填充该孔。然而，当选择牺牲层时，因为不必考虑到所期望的层的功能性质，因此去除是有利的。此外，更容易施加附加层至腔体的覆盖层。例如，利用蚀刻、抛光及/或分层完成去除。构图层的厚度是例如1-30μm，优选5-15μm，并且牺牲层的厚度是例如25-75μm。
当依据和构图层相同的掩模对子层大体上构图时，是有利的。然而，区别在于，在平行于第一侧面的平面中，子层中的图形具有比对应的构图层中的图形更小的直径。如果构图层充当对子层的蚀刻掩模时尤其有利，并且在下刻蚀(underetching)形成的条件下发生湿法化学蚀刻。
子层可以是部分牺牲层。可选地，子层可以包含其它材料。当子层是部分牺牲层时，在相对于构图层的材料具有选择性的蚀刻剂中，借助蚀刻处理获得小直径的子层。
更有利的是对于构图层包含金属。由金属构成的覆盖层是有利的，因为这保证了腔体良好的密封度。另外，金属层屏蔽了电气元件使其不受可以防碍元件运行的电磁场的影响。金属另外的优点是相对于大量材料，其可被选择性地蚀刻，并且进一步耐受对于牺牲层材料的许多蚀刻剂。合适的金属例如是铜和银。
在具有金属构图层的有利变形中，导电轨迹存在于衬底的金属化侧面上。在安装载体之前，导电连接件安装在这些轨迹上。安装载体时，这些连接件与构图层中的轨迹接触。由于这些轨迹的存在，器件可以很好地与更多的元件或器件集成。轨迹可以是部分互连图形。可选地，轨迹可以连接至线圈或电容器电极。互连图形优选在覆盖层之上是连续的。
在进一步的详尽描述中，构图层中的轨迹是可以施加焊料的接触垫。在此方式中，器件可以作为表面安装器件安装在载体上。就此而言，该载体也可是含有高频电路或放大器的半导体器件。
在进一步更有利的实施例中，变形的箔用作箔。变形之后，该箔具有通过边缘界定的突出。该箔以下面的方式施加至衬底，使得箔中的突出形成腔体的覆盖层，并且边缘与衬底接触。换句话说，从第二侧面看到的箔具有对应于箔的相对第一侧面上凹槽部分的突出。该实施例的优点是，不需要在衬底中产生大的间隔壁或凹槽，由于腔体已经足够高。对于箔的变形，可以采用例如具有铜构图层和铝牺牲层的箔。
当大量电子器件同时制造时更加有利于有效地制造。在该情况中，衬底包含许多属于不同电子器件的电气元件。当施加箔时，形成许多覆盖层，并且在去除牺牲层之后整个衬底和箔被分为单独的电子器件。
本发明的第二个目的是提供开头段落中所定义类型的电子器件，其具有被充分隔离、并且无需电气元件上淀积层而制造的腔体。
此第二目的的实现在于存在一个层作为覆盖层，该层通过置于腔体旁的空间中的隔离材料而被附着至衬底，此层机械地嵌入在隔离材料中。依据本发明的电子器件用依据本发明的方法以有利的方式来制造。在此有利的实施例中，覆盖层包含提供适当屏蔽的金属。在进一步的实施例中，衬底包括集成电路。在该方式中，附加的敏感功能性元件可以加入至集成电路。另外，可以是在衬底中和/或衬底上，存在有无源部件的网络。MEMS电容器和开关与其它无源元件结合在一起可以形成，例如也适于较大带宽的阻抗匹配电路。上面给出了存在于依据本发明的器件中的元件和材料的实例。
本发明的这些及其它方式从下文描述的实施例来看是显而易见的，并且将参考下文描述的实施例来说明。
附图中：
图1示出了器件第一实施例的横截面；以及
图2A-E示出了在制造图1中所示实施例的方法中的连续步骤。
图1概略地示出了依据本发明的器件100的第一实施例的横截面视图。该器件包括衬底20和覆盖层38，两者一同包围成腔体37。腔体37周围有填充了隔离材料7的空间。覆盖层38，即构图金属层嵌入此隔离材料7中以使整体在机械地是坚固的。在此实例中，腔体37中有微机电系统(MEMS)电容器30。MEMS电容器30经互连层24和相关通孔35连接至接触垫40。接触垫40由焊料凸块42连接至第二接触垫41。为了在载体上安装器件的目的，其容纳了另外的凸块43。
图2示出了在器件100的制造方法中的多个步骤。图2A示出了在组装之前的载体10。图2B示出了在组装之前的衬底20。图2C示出了组装之后的器件100。图2D示出了施加隔离材料7之后的器件100。图2E示出了去除牺牲层4之后的器件。
图2A示出了在依据本发明的方法中采用的载体10。在此实例中，但不是必要的，载体10有第一侧面1和第二侧面2，第一侧面1上具有构图层3以及第二侧面2上具有牺牲层4。在此实施例中作为牺牲层4一部分的子层5与构图层3接触。在此情形中，牺牲层4是具有约60μm厚度的铝层。构图层3包括铜并且有约10μm的厚度。载体制造如下：通过光刻，在构图层3上形成缰绳状的二氧化硅掩模，此后在掩模的外部，利用氯化铁的水溶液蚀刻，从构图层3中去除铜。在此操作中，载体10中形成凹槽6。凹槽6限定覆盖层38及接触垫41。然后用另一选择性蚀刻剂去除牺牲层4的一部分。在此操作中，当子层5形成的同时，相对于构图层3，发生牺牲层4的下蚀刻。于是凹槽6在子层5的平面中具有比构图层3的平面中更大的直径。例如苛性钠溶液可以作为例如对铝的选择性蚀刻方式。然后载体10形变。为了这一目的，使模具接触载体10，同时载体10放置在固体下层(solid underground)上。模具具有所期望的图形以制备出覆盖层。例如，该模具是在其上具有所期望图形的带有Ni凸块的Si衬底。该模具可以位于载体10的第二侧面2上以及第一侧面1上。
图2B示出了在组装之前的衬底。衬底20是通过离子或电子束辐射制成高欧姆的多晶硅衬底。衬底在金属化侧面21上提供有氧化物及第一Al电极层，这些层未示出。这里限定了微机电系统(MEMS)电容器30的第一电容器电极31。同时MEMS电容器30的驱动电极32在此限定，并限定了互连24。第一电极层顶上有带有通孔35的隔离层25。隔离层25被构图并且在MEMS电容器的位置处由介电层27替代。进而，此介电层也可以形成隔离层25的一部分。隔离层25容纳第二电极层。在第二电极层中，限定了MEMS电容器30的第二电容器电极33和驱动电极34以及电桥36。进而，接触垫40及环形轨迹22限定在第二电极层中。接触垫40通过通孔35电连接至MEMS电容器30。
尽管在实施例的此实例中，为了连接环形轨迹22至载体10，采用了导电胶，但是可以选择施加金属凸块或焊料。此另外的优点是可获得MEMS电容器30的气密密封。尤其是当使用例如Au或Au合金的凸块时，当环形轨迹22及载体10的构图层3具有例如Ag构成的粘接层时很有利，对专业人员也是公知的。施加凸块或焊料至接触垫40及环形轨迹22是更有利的。然而，把焊料或金属凸块安装在载体10上而代替安装在衬底20上也是可能的。尤其是当使用具有Au合金诸如Au-Sn制成的金属凸块时，施加液体层或能液化的层，例如在未预先公开的申请EP 02077228.1(PHNL020471)中描述的丙烯酸脂，也是有利的。在那种情形中，丙烯酸层位于载体10上。作为温度处理的结果，当衬底20施加至载体10时，在高温下金属凸块会穿过丙烯酸层移动，或者反之亦然，而凸块没有熔解。
用另外的金属层29加强第二电极层28。如果此另外的金属层29包括铜，则通过电镀来淀积；如果此层包括铝，则此金属层被蒸镀。第二电极层28与介电层27之间有气隙。此气隙39通过以下形成：以期望的图形施加例如氧化物至介电层27，并且在淀积了另外的金属层29之后从介电层27中选择性去除此氧化物。第二电极层26也包含轨迹22。
图2C示出了载体10和衬底20的组装之后的器件100。在组装之前，焊料凸块42施加至衬底20的金属化侧面21。例如，也可以用Au凸块代替焊料凸块42。通过在载体10的构图层3和衬底20的金属化中提供的机械对准方式来实现载体与衬底的对准。可选地，可以用光进行对准。为了在载体10的构图层3与衬底的导电层24之间得到充分密封的链接，在约200℃实施热处理。腔体37和覆盖层38以此方式形成。
图2D示出了在载体10与衬底20之间施加了隔离材料7之后的器件100。隔离材料7施加在腔体37周围的空间中。在此实例中，环氧树脂用作隔离材料。可以用真空处理补充的毛细力提供了使环氧树脂填充空间以及凹槽6。填充之后，施加附加的热处理步骤以固化隔离材料。
图2E最终示出了去除牺牲层4之后的器件100。在此实例中，通过用苛性钠溶液(NaOH)蚀刻来实现。至此器件100基本完成。现在可以安装凸块43。当器件100在平板平面上制造时，衬底首先分成单个器件。为了简化此分离，将构图层3进行构图，以使它不存在于锯齿通道的位置处。可选地，附加层可以施加到构图层的顶部。
总之，提供了电子器件，其中覆盖层接触衬底并且从而限定腔体。由于覆盖层机械地嵌入腔体周围的隔离材料中，产生了衬底与覆盖层之间的粘接。本发明的优点是腔体连同互连一起制成。因此可以集成腔体与其内的任意元件以及电子器件。覆盖层可以有利地提供有组装之后去除的牺牲层。电气元件可以限定在腔体中或被安装，该元件应当被气密密封，同时其应当被连接。

Claims (11)

1.一种制造包括带有金属化侧面的衬底的电子器件的方法，在该金属化上，电气元件存在于由衬底和覆盖层所界定的腔体中，该方法包括以下步骤：
-提供箔；
-形成腔体的同时施加箔至衬底的金属化侧面，部分箔形成覆盖层；以及
-将覆盖层粘附至衬底，
特征在于
-提供的箔包括第一侧面上的构图层和第二侧面上的牺牲层，
-将箔放置于衬底的突出部分，在衬底和箔之间的空隙围绕腔体周围延伸；以及
-通过用隔离材料填充衬底周围的空隙来将箔粘附至衬底。
2.如权利要求1中要求的方法，特征在于：构图的子层存在于构图层和牺牲层之间的载体中，该构图层和子层具有通过凹槽相互区分的第一和第二图形，该凹槽在子层的平面中具有比在构图层的平面中更大的直径，由于该载体，当施加隔离材料时，构图层嵌入隔离材料中。
3.如权利要求1中要求的方法，特征在于：将箔粘附至衬底后去除牺牲层。
4.如权利要求1中要求的方法，特征在于：构图层包含金属。
5.如权利要求4中要求的方法，特征在于：引导轨迹存在于腔体旁边衬底的金属化侧面上，在安装载体之前，导电连接件安装在该轨迹上，当安装载体时，该连接件与构图层中的轨迹接触。
6.如权利要求5中要求的方法，特征在于：与电连接件接触的构图层中的轨迹是其上可淀积焊料的接触垫。
7.如权利要求1中要求的方法，特征在于：
-变形的箔用作箔，该变形的箔具有由边缘界定的突出；以及
-将箔粘附至衬底，由此箔中的突出形成了腔体的覆盖层，并且边缘与衬底接触。
8.一种电子器件，包括带有金属化侧面的衬底，在该金属化侧面上，电气元件存在于由衬底和覆盖层所界定的腔体中，特征在于：存在作为覆盖层的层，其通过位于腔体旁边空间中的隔离材料而粘附至衬底，所述层机械地嵌入隔离材料中。
9.如权利要求8中要求的电子器件，特征在于：机械地嵌入的层包含金属。
10.如权利要求8中要求的电子器件，特征在于：衬底包括集成电路。
11.如权利要求8中要求的电子器件以及如权利要求1中要求的方法，特征在于：电气元件是微机电系统(MEMS)元件。
CNB038080591A 2002-04-11 2003-04-10 在腔体中具有覆盖层的电子器件及其制造方法 Expired - Fee Related CN100415634C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
EP02076427.0 2002-04-11
EP02076427 2002-04-11
EP02078208.2 2002-08-05
EP02078208 2002-08-05
EP02079545.6 2002-10-30
EP02079545 2002-10-30

Publications (2)

Publication Number Publication Date
CN1646417A true CN1646417A (zh) 2005-07-27
CN100415634C CN100415634C (zh) 2008-09-03

Family

ID=28794672

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038080591A Expired - Fee Related CN100415634C (zh) 2002-04-11 2003-04-10 在腔体中具有覆盖层的电子器件及其制造方法

Country Status (10)

Country Link
US (1) US7160476B2 (zh)
EP (2) EP1501756B1 (zh)
JP (1) JP4504024B2 (zh)
KR (1) KR20040098070A (zh)
CN (1) CN100415634C (zh)
AT (1) ATE354538T1 (zh)
AU (1) AU2003216588A1 (zh)
DE (1) DE60311982T2 (zh)
TW (1) TWI279391B (zh)
WO (1) WO2003084861A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190286A (zh) * 2010-03-04 2011-09-21 富士通株式会社 制造mems器件的方法以及mems器件
CN103253625A (zh) * 2012-02-17 2013-08-21 台湾积体电路制造股份有限公司 微电子机械系统mems结构及其形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
US7368803B2 (en) * 2004-09-27 2008-05-06 Idc, Llc System and method for protecting microelectromechanical systems array using back-plate with non-flat portion
US7999366B2 (en) 2004-11-26 2011-08-16 Stmicroelectronics, S.A. Micro-component packaging process and set of micro-components resulting from this process
DE602005001386T2 (de) * 2004-11-26 2008-02-14 Stmicroelectronics S.A. Verfahren zur Häusung von Mikrobauteilen mittels einer Pressform
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
US7741189B2 (en) * 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
TWI257656B (en) * 2005-08-03 2006-07-01 Advanced Semiconductor Eng Method for fabricating protection caps for protecting elements on wafer surface
DE102005053722B4 (de) * 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
EP2098478A1 (en) * 2008-03-07 2009-09-09 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Manufacturing micro components including a cover structure.
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
US8749056B2 (en) 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US9203451B2 (en) 2011-12-14 2015-12-01 Infineon Technologies Ag System and method for an RF receiver
US9225311B2 (en) 2012-02-21 2015-12-29 International Business Machines Corporation Method of manufacturing switchable filters
US10224260B2 (en) 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
DE102014102518B4 (de) 2014-02-26 2022-04-28 Snaptrack, Inc. Package für ein abstimmbares Filter
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
CN110076940B (zh) * 2019-03-26 2021-10-08 中国科学院微电子研究所 一种基于金属微观结构的精密模具
US10959336B2 (en) 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241237A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 混成集積回路装置
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5738797A (en) * 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6146917A (en) * 1997-03-03 2000-11-14 Ford Motor Company Fabrication method for encapsulated micromachined structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190286A (zh) * 2010-03-04 2011-09-21 富士通株式会社 制造mems器件的方法以及mems器件
CN103253625A (zh) * 2012-02-17 2013-08-21 台湾积体电路制造股份有限公司 微电子机械系统mems结构及其形成方法
CN103253625B (zh) * 2012-02-17 2015-12-23 台湾积体电路制造股份有限公司 微电子机械系统mems结构及其形成方法

Also Published As

Publication number Publication date
US7160476B2 (en) 2007-01-09
EP1753023A2 (en) 2007-02-14
JP4504024B2 (ja) 2010-07-14
WO2003084861A3 (en) 2004-05-13
AU2003216588A1 (en) 2003-10-20
TW200400918A (en) 2004-01-16
US20050121413A1 (en) 2005-06-09
TWI279391B (en) 2007-04-21
JP2005522334A (ja) 2005-07-28
DE60311982T2 (de) 2007-11-08
ATE354538T1 (de) 2007-03-15
WO2003084861A2 (en) 2003-10-16
DE60311982D1 (de) 2007-04-05
EP1501756A2 (en) 2005-02-02
CN100415634C (zh) 2008-09-03
EP1501756B1 (en) 2007-02-21
KR20040098070A (ko) 2004-11-18
EP1753023A3 (en) 2007-02-21
AU2003216588A8 (en) 2003-10-20

Similar Documents

Publication Publication Date Title
CN100415634C (zh) 在腔体中具有覆盖层的电子器件及其制造方法
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
US7495179B2 (en) Components with posts and pads
US7351641B2 (en) Structure and method of forming capped chips
KR100989007B1 (ko) 반도체 디바이스
CN107207245B (zh) 具有高集成密度的mems器件
US8008120B2 (en) Method for producing electronic part package
CN102652358B (zh) 基于面板的引线框封装方法和装置
JP4539155B2 (ja) センサシステムの製造方法
US20100096712A1 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith
CN1716558A (zh) 贯通电极及其形成方法
JP2013065869A (ja) 垂直に取り付けることのできるｉｃパッケージを作る方法
WO2006004672A1 (en) Components with posts and pads
US20060248716A1 (en) Self-supporting contacting structures that are directly produced on components without housings
CN1647269A (zh) 制造电子器件的方法
TW201830599A (zh) 用於密封式電子模組之晶圓級製造的製程
CN1914727A (zh) 电子零部件及其制造方法
JP2006186357A (ja) センサ装置及びその製造方法
KR100882640B1 (ko) 동시 소성 세라믹 패키지 및 그 제조방법
JP2006126212A (ja) センサ装置
CN113838808A (zh) 侧边排气基板及其制造方法
JP2006162628A (ja) センサシステム
JPS6324629A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20110410