TW201743371A - 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 - Google Patents

Abstract

本發明揭露用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統，並且其可包含形成第一介電層和第二介電層於半導體基板上，該半導體基板包含至少部分被所述第一介電層所覆蓋的導電層；移除所述第二介電層的一部分；形成通孔穿透所述第二介電層以及所述第二介電層的至少一部份，其中所述通孔延伸至所述導電層；以第一金屬來填充所述通孔以及所述第二介電層的所述移除部份的體積而形成電極；以及耦接微機電(MEMS)基板至所述半導體基板。第三介電層可被形成在所述第一介電層和所述第二介電層之間。金屬襯墊可被形成在至少一個電極上，所述金屬襯墊藉由沉積第二金屬於所述電極上並且移除所述第二金屬的部份而被形成，所述第二金屬可為鋁。

Description

用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統

本揭示的某些實施例是關於半導體裝置。特別是，本揭示的某些實施例是關於一種用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統。

微機電(MEMS)裝置已經普及地應用於電子裝置中，例如運動感應、陀螺儀以及麥克風。目前的MEMS封裝技術是昂貴且複雜的。

經由將習知和傳統系統與本申請案的其餘部份中所闡述的本揭示參照圖式的內容進行比較，本領域技術人員將會明白習知和傳統方法的進一步限制和缺點。

用於具有雙鑲嵌所形成的電極之微機電裝置的系統和/或方法，基本上如圖式中之至少一個所顯示及/或揭露的，如更完整地揭露於隨附的申請專利範圍所揭示的內容中。

本發明所揭示的各種優點、態樣及新穎特徵連同所揭示的實施例的細節將藉由下文的描述及隨附圖式將會被更充分地理解。

100‧‧‧CMOS-MEMS裝置

101‧‧‧介電層

103‧‧‧通孔

105‧‧‧介電層

107‧‧‧導電層/金屬層

109‧‧‧介電層

111‧‧‧介電層

113‧‧‧介電層

121‧‧‧電極

123‧‧‧金屬襯墊

130‧‧‧CMOS基板

140‧‧‧MEMS基板

141‧‧‧孔穴

143‧‧‧間隔物

150‧‧‧MEMS罩

215‧‧‧介電層

217‧‧‧曝露區域

219‧‧‧通孔

223‧‧‧金屬層

225‧‧‧介電層

227‧‧‧PR遮罩

300‧‧‧CMOS-MEMS裝置

301‧‧‧介電層

303‧‧‧通孔

305‧‧‧介電層

307‧‧‧金屬層

309‧‧‧介電層

311‧‧‧介電層

313‧‧‧介電層

321‧‧‧電極

330‧‧‧CMOS基板

340‧‧‧MEMS基板

350‧‧‧MEMS罩

415‧‧‧介電層

419‧‧‧曝露區域

425‧‧‧PR遮罩

圖1是根據本揭示的範例性實施例的用於具有雙鑲嵌所形成的電極之微機電裝置的圖式。

圖2A-2G圖示根據本揭示的範例性實施例之形成圖1的具有雙鑲嵌電極之裝置的製程步驟。

圖3圖示根據本揭示的範例性實施例之用於具有雙鑲嵌所形成的電極之微機電裝置的另一實施例。

圖4A-4D圖示根據本揭示的範例性實施例之形成圖3的具有雙鑲嵌電極之裝置的製程步驟。

本發明的某些態樣可能被發現為用於具有雙鑲嵌所形成的電極之微機電裝置的方法或系統。本發明的範例性態樣可包含形成第一和第二介電層於半導體基板上，其中所述半導體基板包含至少部分地由所述第一介電層所覆蓋的導電層；移除所述第二介電層的一部分；形成通孔穿過所述第二介電層和所述第二介電層的至少一部分，前述通孔延伸至所述導電層；以第一金屬填充所述通孔和所述第二介電層的所述移除部份的體積而形成電極；以及耦接微機電(MEMS)基板至所述半導體基板。第三介電層可被形成在所述第一和第二介電層之間。金屬襯墊被形成在至少一個電 極上，形成該金屬襯墊藉由沉積第二金屬於所述電極上並且移除所述第二金屬的一部份，該第二金屬可例如包含鋁。

該MEMS基板可經由該金屬襯墊、所述至少一個電極以及該導電層而被電性地耦接至所述半導體基板。在所述半導體基板和所述MEMS基板之間的第一間隙可在第一電極和間隔物(standoff)之間，所述第一電極不具有金屬襯墊，而所述間隔物被形成在所述MEMS基板中。光阻層可被圖案化於所述第二介電層上並且形成孔穴在所述第一和第二介電層中曝露所述導電層，前述孔穴相鄰於所述電極中之至少一個。所述MEMS基板可被耦合至所述金屬層。在所述半導體基板和所述MEMS基板之間的第一間隙可在所述被曝露的導電層和所述MEMS基板的所述第一表面之間。在所述半導體基板和所述MEMS基板之間的第二間隙可在電極和所述MEMS基板之間。第三介電層可被形成在所述第一和第二介電層之間，並且可包含位於所述第一金屬側向的高密度電漿。所述第二介電層可包含矽-氧化物-氮化物(silicon-oxide-nitride)材料。所述第一金屬(其可例如包含鎢)可使用化學機械研磨(CMP)製程而被薄化並且可被薄化直到第一金屬與所述第二介電層的頂表面共平面。所述第二介電層可被移除。

在所描述的實施例中，微機電(MEMS)是指使用類半導體製程製造的結構或器件類，並且具有例如移動或變形的能力的機械特徵。在所述實施例中，所述MEMS裝置可為半導體裝置，其被執行作為微機電。所述MEMS結構可為任何特徵，而所述特徵為較大MEMS裝置的部份。MEMS裝置通常但是並非總是與電訊號有交互作用。MEMS裝置包含但不限於陀螺儀、加速器、磁力儀、壓力感測器、麥克風以及射頻組件。包含 MEMS結構的矽晶圓被稱之為MEMS晶圓。

結構層可參照具有可移動結構的矽層。工程絕緣體上矽(engineered silicon-on-insulator，ESOI)可參照具有凹穴在所述矽層結構之下的SOI晶圓。帽蓋晶圓(cap wafer)通常參照為較厚的基板，該較厚的基板被用來作為載體以用於在絕緣體上矽晶圓中之所述較薄的矽裝置基板。

MEMS基板對於所述MEMS結構提供機械性支撐。所述MEMS結構層被附接至所述MEMS基板。所述MEMS基板亦被稱做是處置基板或處置晶圓。在某些實施例中，所述處置基板提供作為對於所述MEMS結構的一帽蓋。接合可參照附接的方法，並且所述MEMS基板和積體電路(IC)基板可使用共晶接合(eutectic bond)(例如AlGe、CuSn、AuSi)、融熔接合、壓縮、熱壓縮、黏著接合(例如膠水、焊料、陽極接合、玻璃料)而被接合。積體電路(IC)基板可參照為具有電性電路的半導體(例如矽)基板，例如CMOS電路。封裝提供在晶片上的接合墊之間的電性連接到金屬導線，其可被焊接到印刷電路板(PCB)。帽蓋或罩殼提供機械性保護該結構層並且選擇性地形成所述外罩的一部份。間隔物界定所述結構層和所述IC基板之間的垂直空隙。

間隔物可提供所述結構層和所述IC基板之間的電性接觸。間隔物亦可提供一密封，其界定一外罩。孔穴可參照為在基板中的凹陷。晶片包含至少一個基板，其通常由半導體材料所製成。單一晶片可由多個基板所形成，而所述基板是機械性地接合在一起。多個晶片包含至少兩個基板，其中所述兩個基板是電性地連接，但是不需要機械性的接合。

圖1是根據本揭示的範例性實施例的用於具有雙鑲嵌所形 成的電極之MEMS裝置的圖式。參照圖1，其顯示CMOS-MEMS裝置100，其包含CMOS基板130、MEMS基板140以及MEMS罩150。所述MEMS基板140可包含孔穴141並且可被接合至所述MEMS罩150，其之間具有薄介電膜(例如矽氧化物，未顯示)。在某些實施例中，所述MEMS基板140例如包含單晶矽或是多晶矽。所述MEMS基板140可經由所述金屬襯墊123而被電性地耦合至所述CMOS基板130。向下延伸至所述CMOS基板130的所述MEMS基板140的所述部份可包含間隔物143。

所述CMOS基板130包含金屬襯墊123，其可例如包含鋁，而本揭示不限於此，任何適合的接觸金屬可被使用，例如金、銀、鋁、鈦、鎢、鉑以及前述之合金或相似的材料。所述金屬襯墊123可根據所揭示的內容並且參照圖2A-2G而被形成，並且可提供電性連接於所述MEMS基板140和所述CMOS基板130中的裝置之間。所述金屬襯墊123可被形成在所述CMOS基板130的多層結構上，所述多層結構可包含介電層101、105、109、111以及113。導電層107可包含頂部金屬用於所述CMOS基板130，並且在範例情形中，所述導電層107可包含金屬，其被沉積在所述介電層101的表面和所述通孔103上並且被圖案化以提供電性接觸至所述CMOS基板130上的各個點，從而為裝置和電路提供絕緣的電性連接。所述通孔103穿過所述介電層101而提供垂直的電性互連在所述CMOS基板130中的裝置和所述金屬層107之間。

所述介電層101可例如包含鈍化層以保護並且電性隔離在所述CMOS基板130中的裝置，並且可例如包含二氧化矽、氮化矽或相似材料。相似地，所述介電層105被沉積在所述介電層101和所述導電層107 之上。所述介電層105可例如包含二氧化矽，然而其他的介電材料是有可能的，並且可包含厚於其他層的較厚介電層。此外，所述介電層109可在所述介電層105上，並且可例如包含二氧化矽。各種介電層的選擇可例如根據蝕刻選擇率、密集及/或所希望的介電常數。

所述介電層111可例如包含氮化物材料，而本揭示不限於此，並且可提供一表面，在所述表面上有所述電極121被形成。所述電極121可包含從所述金屬層107延伸至所述介電層111的所述頂表面的單一金屬層。

在一實施例的情況中，與所述介電層111不同的介電材料可被使用於所述介電層113。舉例來說，所述介電層113可包含高密度電漿(high density plasma；HDP)氧化物層，其相鄰於所述介電層111。

從工程SOI晶圓開始以形成圖1中所示的所述MEMS基板140，反應離子蝕刻(RIE)可被用來界定小突出部、所述間隔物143於所述MEMS基板140上，當所述MEMS基板140被接合至所述CMOS基板130時，其界定在所述MEMS基板140中的裝置與金屬襯墊123之間的距離(間隙)。所述間隔物143和相鄰的所述孔穴141使得在所述MEMS基板140和所述CMOS基板130之間可以有不同的間隙高度。界定所述MEMS孔穴的氣密密封圈亦藉由形成間隔物為密封環形於所述MEMS基板140中而被界定。

所述MEMS基板140可包含結構層和裝置層，其中所述結構層包含所可移動結構並且所述裝置層包含所述電子裝置或具可移動功能的結構。舉例而言，包含沒有耦接至所述CMOS基板的所述間隔物143的 所述MEMS基板的所述區域可具有上下移動的自由度以響應於某些機械性輸入，例如移動，從而改變所述間隔物143和所述電極121之間的間隙，並且因此改變它們之間的電容。在電容上的改變可被測量，從而感測到機械性的輸入。所述MEMS罩150可包含用於所述MEMS基板140的保護結構，並且亦可對於在所述MEMS基板140中的MEMS裝置提供密封或氣密。

在所述CMOS-MEMS裝置100中，所述電極121和所述MEMS基板140之間的垂直間隙可藉由所述金屬襯墊123而被界定。此外，對於電極121和金屬襯墊123的設計規範(design rules)在此範例中可被緊縮，因為所述電極圖案不是被形成於表面形態上方，而是在所述電極金屬被沉積在所述通孔219和曝露區域217中之前進行圖案化。

圖2A-2G圖示根據本揭示的範例性實施例之形成圖1的具有雙鑲嵌電極之裝置的製程步驟。圖2A圖示所述CMOS基板130具有介電層101、105、109、111和113，以及所述通孔103和所述金屬層107。

在範例性實施例中，介電層215可被沉積在所述介電層111和113上。所述介電層215可例如包含氮氧化矽，然而本揭示不限於此。所述介電層215可被用以圖案化所述電極，當後續薄化所述形成的電極時，則所述材料可被選擇以具有所期望的蝕刻停止能力。此外，所述介電層215的厚度可被用來界定在所述介電層111上方的所述電極的厚度。

圖2B圖示在圖案化和蝕刻之後的所述介電層215，從而在曝露區域217處所述電極被形成。因此，在範例的情形中，所述介電層111和113分別地包含氮化物和HDP氧化物，例如為氮氧化矽的介電質可被用來作為所述介電層215，而一蝕刻劑被使用以移除氮氧化矽同時留下完好的 其他層。

圖2C圖示形成通孔219於所述介電層105和111中，其中所述通孔219向下延伸至所述金屬層107。光微影製程可被使用以保護所述介電層111、113和215的所述頂表面除了所述通孔被形成之處，在其之後所述光阻可被移除，則造成如圖2C中所顯示的結構。

圖2D圖示形成所述雙鑲嵌電極，其中單一金屬層被形成在所述通孔219中以及在所述介電層111和113的曝露的頂表面上。在範例的情況中，所述金屬層可被形成為厚於所述介電層215，但是接著被化學機械研磨(CMP)向下薄化至所述介電層215的厚度，其演示此層如何被使用於界定相鄰於所述通孔219的所述電極厚度。用於所述電極121的所述金屬可例如包含鎢，但是其他金屬亦可根據所希望的功函數、機械強度及/或導電率而被使用。舉例來說，其他金屬可包含但不限於鈦(Ti)、鉭(Ta)和銅(Cu)。

所述金屬的沉積厚度可為厚於或是延伸超過所述介電層215，接著可使用CMP製程而被回薄化(thinned back)至與所述介電層215的頂部共平面。

圖2E圖示用於形成金屬襯墊123於所述電極上的製程，其中介電層225和金屬層223可被沉積於所述電極121和所述介電層215的頂表面上。所述介電層225例如可包含氮氧化矽，並且所述金屬層可例如包含鋁，而本揭示不限於此，其他的介電質或是金屬亦可被使用。

光阻層可被沉積於所述介電層225和所述金屬層223上並且光阻後續被圖案化以形成所述PR遮罩227，從而覆蓋所述介電層225和所述金屬層223的區域以保護它們免於被在所述電極121中的一個或多個電極 之上的後續蝕刻製程所影響。

第一蝕刻製程可被用來移除所述介電層225的曝露部分並且第二蝕刻製程可被用來移除所述金屬層223的曝露部分，接著是所述PR遮罩227的移除，造成如圖2F所示的結構，其中所述介電層225的一部分留下。所述金屬層223、所述介電層225的所述留下的部份以及所述介電層215可接著被移除，例如藉由濕式或乾式蝕刻，以形成如圖2G的所述金屬襯墊123。合成氣體製程(forming gas process)可被用來退火所述留下來的金屬。

圖2G中所示的結構代表所述CMOS基板130具有所述金屬襯墊123和雙鑲嵌電極121，其接著可被接合至MEMS基板以形成圖1的結構。

圖3圖示根據本揭示的範例性實施例之用於具有雙鑲嵌所形成的電極之MEMS裝置的另一實施例。參照圖3，其顯示包含CMOS基板330、MEMS基板340和MEMS罩350的CMOS-MEMS裝置300。所述MEMS基板340可被接合至所述MEMS罩350，其之間具有薄介電膜(例如矽氧化物，未顯示)。在某些實施例中，所述MEMS基板340可例如包含單晶矽或是多晶矽。所述MEMS基板340可經由所述金屬層307而被電性地耦合至所述CMOS基板330。

所述CMOS基板330包含多層結構，所述多層結構包含介電層301、305、309、311以及313。導電層307可包含頂部金屬用於CMOS基板330，並且在範例情況中，可包含金屬，所述金屬被沉積在所述介電層301的表面和所述通孔303上並且被圖案化以提供電性接觸至所述CMOS基 板330上的各個點，從而為裝置和電路提供絕緣的電性連接。所述通孔303穿過所述介電層301而提供垂直的電性互連在所述CMOS基板330中的裝置和所述金屬層307之間。

所述介電層301可例如包含鈍化層以保護並且電性隔離在所述CMOS基板330中的裝置，並且可例如包含二氧化矽、氮化矽或相似材料。相似地，所述介電層305被沉積在所述介電層301和所述導電層307之上。所述介電層305可例如包含二氧化矽，然而其他的介電材料是有可能的，並且可包含厚於其他層的較厚介電層。此外，所述介電層309可在所述介電層305上，並且可例如包含二氧化矽。各種介電層的選擇可例如根據蝕刻選擇率、密集及/或所希望的介電常數。

所述介電層311可例如包含氮化物材料，而本揭示不限於此，並且可提供一表面，在所述表面上有所述電極321被形成。所述電極321可包含以雙鑲嵌製程所形成的單一金屬層，所述單一金屬層從所述金屬層307延伸至所述介電層311的所述頂表面。

在一實施例的情況中，與所述介電層311不同的介電材料可被使用於所述介電層313。舉例來說，所述介電層313可包含高密度電漿(HDP)氧化物層，其相鄰於所述介電層311。

圖3中所示的具有雙鑲嵌電極321的範例性實施例可相似於圖1中所示的實施例，然而在所述電極321和所述MEMS基板340之間的間隙是由所述CMOS基板330相對於如圖1所示的所述MEMS基板所構成的。

舉例來說，藉由將所述孔穴331形成所述在CMOS基板330 中而能夠有在所述CMOS基板330和所述MEMS基板340之間的較寬間隙，並且較窄間隙是由所述電極321和所述MEMS基板340之間的距離所造成的，而在圖1中，較窄的間隙是由所述143在所述MEMS基板140之中而被提供並且寬間隙是在沒有間隔物143的區域中。

所述MEMS基板340可包含結構層和裝置層，其中所述結構層包含所可移動結構並且所述裝置層包含所述電子裝置或具可移動功能的結構。所述MEMS罩350可包含用於所述MEMS基板340的保護結構，並且亦可對於在所述MEMS基板340中的MEMS裝置提供密封或氣密。

圖4A-4D圖示根據本揭示的範例性實施例之形成圖3的具有雙鑲嵌電極之裝置的製程步驟。圖4A圖示所述CMOS基板330具有介電層301、305、309、311和313，以及所述通孔303和所述金屬層307。

在範例性實施例中，介電層415可被沉積在所述介電層311和313上。所述介電層415可例如包含氮氧化矽，然而本揭示不限於此。所述介電層215可被用以圖案化所述雙鑲嵌電極，當所形成的電極被後續薄化時，則所述材料可被選擇以具有所期望的蝕刻停止能力。此外，所述介電層415的厚度可被用來界定在所述介電層311上方的所述電極的厚度。

圖4B圖示在溝槽圖案化所述介電層415、蝕刻通孔於所述介電層305和311中且向下延伸至所述金屬層107以及形成所述雙鑲嵌電極之後所形成的結構。所述電極可藉由施加單一金屬層於所述通孔之中並且在所述介電層311的所述曝露的頂表面上而被形成。在實施例的情況中，所述金屬層可被形成為厚於所述介電層415，但是接著被化學機械研磨(CMP)向下薄化至所述介電層415的厚度，其演示此層如何被使用於界定相鄰於 所述通孔的所述電極厚度。用於所述電極321的所述金屬可例如包含鎢，但是其他金屬亦可根據所希望的功函數、機械強度及/或導電率而被使用。

所述金屬的沉積厚度可為厚於或是延伸超過所述介電層415，接著可使用CMP製程而被回薄化至與所述介電層415的頂部共平面。

圖4C圖示用於形成孔穴331的製程，其中光阻層可被沉積於所述電極321和所述介電層415上並且接著被圖案化以形成PR遮罩425，從而覆蓋所述電極321和所述介電層415的一部份以保護它們免於受到後續蝕刻的影響同時曝露用於所述孔穴331的區域419。

一個或多個蝕刻製程可被使用來移除在所述曝露區域419中的所述介電層415、311、309和305的曝露區域，接著移除所述PR遮罩425以及留下的介電層415以形成圖4D中所顯示的結構。

圖4D中所顯示的結構代表所述CMOS基板330具有孔穴331用於在所述CMOS基板330和所述MEMS基板340之間較寬的間隙分隔，並且當接合至所述MEMS基板340時，所述雙鑲嵌電極321展現較窄間隙分隔。

在範例性實施例中，一系統被揭示以用於具有雙鑲嵌所形成的電極的MEMS裝置。在這方面，本揭示的態樣可包含互補式金屬氧化物半導體(CMOS)基板，其包含：導電層；覆蓋所述導電層之至少一部分的第一介電層；在所述第一介電層上方的第二介電層；雙鑲嵌電極，其包含單一金屬層於所述第二介電層的頂表面上並且延伸穿過所述第二介電層以及所述第一介電層的一部分到所述導電層；以及在所述第二介電層上方的金屬襯墊。MEMS基板可經由所述金屬襯墊而被耦接至所述CMOS基板，其 中所述MEMS基板包含從所述MEMS基板的第一表面延伸的間隔物。MEMS罩可被耦接至相對於所述第一表面的所述MEMS基板的第二表面。金屬襯墊可在至少一個電極上並且所述MEMS基板可經由所述金屬襯墊、所述至少一個電極以及所述導電層而被電性地耦接至所述CMOS基板。

在另外的範例性實施例中，一系統被揭示以用於具有雙鑲嵌所形成的電極的MEMS裝置。在這方面，本揭示的態樣可包含互補式金屬氧化物半導體(CMOS)基板，其包含：導電層；覆蓋所述導電層之至少一部分的第一介電層；在所述第一介電層上方的第二介電層；雙鑲嵌電極，其包含單一金屬層於所述第二介電層的頂表面上並且延伸穿過所述第二介電層以及所述第一介電層的一部分至所述導電層；以及在所述第一和第二介電層中的孔穴，其延伸至所述導電層。MEMS基板可經由所述導電層而被耦接至所述CMOS基板，並且MEMS罩可被耦接至所述MEMS基板於一表面上，所述表面相對於所述CMOS基板。所述MEMS基板可被電性地耦接至所述金屬層。

本文中所使用的用語“電路(circuits)”和“電路系統(circuitry)”指的是物理性的電子組件(即硬體)以及任何軟體及/或韌體(“編碼”)，其可建構硬體、由硬體執行及/或其他與所述硬體相關聯的。如本文中所使用的，舉例而言，當執行一個或多個第一編碼線時，特定的處理器和記憶體可包含第一“電路”；並且當執行一個或多個第二編碼線時，特定的處理器和記憶體可包含第二“電路”。如本文中所使用的，“及/或”是表示在表列中藉由"及/或"所加入的項目中的任一個或多個。舉例而言，"x及/或y"是表示該三個元素的集合{(x)、(y)、(x,y)}中的任一元素。換言之， "x及/或y"是表示"x及y中的一或兩者"。作為另一例子的是，"x、y及/或z"是表示該七個元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。換言之，"x、y及/或z"是表示"x、y及z中的一或多個"。如本文中所使用的，所述用語“範例性的”是表示提供做為一非限制性的範例、事例或例證。如本文中所使用的，所述用語“例如”和“舉例而言”列出一個或多個非限制性的範例、事例或例證的列表。如本文中所使用的，電路系統或裝置是“可操作的”以執行一功能，而所述電路系統或裝置包含所述必要的硬體和編碼(如果必須的話)以執行所述功能，無論所述功能的執行是禁用或未啟用(例如，由使用者可建構的設定、出廠預設…等等)。

雖然已經參考某些實施例描述了本發明，但是本領域技術人員將會理解，在不脫離本揭示的範圍的情況下，可以進行各種改變並且可以替換等同物。此外，在不脫離其範圍的情況下，可以進行許多修改以使特定情況或材料適應本發明的教示。因此，本公開旨在不限於所揭示的特定實施例，而是本發明將包括落入所附申請專利範圍的範圍內的所有實施例。

100‧‧‧CMOS-MEMS裝置

101‧‧‧介電層

103‧‧‧通孔

105‧‧‧介電層

107‧‧‧導電層/金屬層

109‧‧‧介電層

111‧‧‧介電層

113‧‧‧介電層

121‧‧‧電極

123‧‧‧金屬襯墊

130‧‧‧CMOS基板

140‧‧‧MEMS基板

141‧‧‧孔穴

143‧‧‧間隔物

150‧‧‧MEMS罩

Claims (20)

1. 一種製造方法，所述方法包含：形成第一介電層和第二介電層於半導體基板上，所述半導體基板包含至少部分地由所述第一介電層所覆蓋的導電層；移除所述第二介電層的一部分；形成通孔穿過所述第二介電層和所述第二介電層的至少一部分，所述通孔延伸至所述導電層；以第一金屬填充所述通孔和包含所述第二介電層的移除部份的體積而形成電極；以及耦接微機電(MEMS)基板至所述半導體基板。
2. 根據申請專利範圍第1項的方法，其包含形成第三介電層於所述第一介電層和所述第二介電層之間。
3. 根據申請專利範圍第1項的方法，其包含藉由沉積第二金屬於至少一電極上並且移除所述第二金屬的部份，以形成金屬襯墊於所述電極上。
4. 根據申請專利範圍第3項的方法，其中所述第二金屬包含鋁。
5. 根據申請專利範圍第3項的方法，其包含經由所述金屬襯墊、所述至少一電極以及所述導電層而電性地耦接所述MEMS基板至所述半導體基板。
6. 根據申請專利範圍第3項的方法，其中在所述半導體基板和所述MEMS基板之間的第一間隙是在第一電極和間隔物之間，所述第一電極不具有金屬襯墊，而所述間隔物被形成在所述MEMS基板中。
7. 根據申請專利範圍第1項的方法，其包含圖案化在所述第二介電層 上的光阻層，並且形成孔穴在所述第一介電層和所述第二介電層中而曝露所述導電層，所述孔穴相鄰於所述電極中之至少一個。
8. 根據申請專利範圍第7項的方法，其包含耦接所述MEMS基板至所述金屬層。
9. 根據申請專利範圍第7項的方法，其中在所述半導體基板和所述MEMS基板之間的第一間隙是在曝露出的所述導電層和所述MEMS基板的所述第一表面之間。
10. 根據申請專利範圍第7項的方法，其中在所述半導體基板和所述MEMS基板之間的第二間隙是在電極和所述MEMS基板之間。
11. 根據申請專利範圍第1項的方法，其中在所述第一介電層和所述第二介電層之間的第三介電層包含位於所述第一金屬側向的高密度電漿氧化物。
12. 根據申請專利範圍第1項的方法，其中所述第二介電層包含矽-氧化物-氮化物材料。
13. 根據申請專利範圍第1項的方法，其包含使用化學機械研磨(CMP)製程薄化所述第一金屬。
14. 根據申請專利範圍第13項的方法，其包含使用所述CMP製程薄化所述第一金屬直到第一金屬與所述第二介電層的頂表面共平面才停止。
15. 根據申請專利範圍第1項的方法，其包含移除所述第二介電層。
16. 根據申請專利範圍第1項的方法，其中所述第一金屬包含鎢。
17. 一種MEMS封裝，所述MEMS封裝包含：互補式金屬氧化物半導體(CMOS)基板，其包含： 導電層；第一介電層，其覆蓋所述導電層的至少一部份；第二介電層，其在所述第一介電層之上；雙鑲嵌電極，其包含單一金屬層，所述單一金屬層在所述第二介電層的頂表面上並且延伸穿過所述第二介電層和所述第一介電層的一部份而至所述導電層；以及金屬襯墊，其在所述第二介電層之上；MEMS基板，其經由所述金屬襯墊而被耦接至所述CMOS基板，所述MEMS基板包含從所述MEMS基板的第一表面而延伸的間隔物；以及MEMS罩，其耦接至相對於所述第一表面的所述MEMS基板的第二表面。
18. 根據申請專利範圍第17項的MEMS封裝，其中金屬襯墊是在至少一個電極上，並且其中所述MEMS基板是經由所述金屬襯墊、所述至少一個電極以及所述導電層而電性地耦接至所述CMOS基板。
19. 一種MEMS封裝，所述MEMS封裝包含：互補式金屬氧化物半導體(CMOS)基板，其包含：導電層；第一介電層，其覆蓋所述導電層的至少一部分；第二介電層，其在所述第一介電層之上；雙鑲嵌電極，其包含單一金屬層，所述單一金屬層在所述第二介電層的頂表面上並且延伸穿過所述第二介電層和所述第一介電 層的一部份而至所述導電層；以及孔穴，其在所述第一介電層和所述第二介電層中且延伸至所述導電層；MEMS基板，其經由所述導電層而耦接至所述CMOS基板；以及MEMS罩，其耦接至所述MEMS基板的一表面上，所述表面是相對於所述MEMS基板的被耦接至所述CMOS基板的表面。
20. 根據申請專利範圍第19項的MEMS封裝，其中所述MEMS基板是電性地耦接至所述金屬層。