TWI744183B - 電容單元及其製造方法 - Google Patents

電容單元及其製造方法 Download PDF

Info

Publication number
TWI744183B
TWI744183B TW110103641A TW110103641A TWI744183B TW I744183 B TWI744183 B TW I744183B TW 110103641 A TW110103641 A TW 110103641A TW 110103641 A TW110103641 A TW 110103641A TW I744183 B TWI744183 B TW I744183B
Authority
TW
Taiwan
Prior art keywords
capacitor
conductive layer
layer
metal
capacitive
Prior art date
Application number
TW110103641A
Other languages
English (en)
Other versions
TW202232533A (zh
Inventor
葉國裕
林維昱
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110103641A priority Critical patent/TWI744183B/zh
Priority to CN202110198057.7A priority patent/CN114843399A/zh
Priority to US17/390,987 priority patent/US20220246715A1/en
Application granted granted Critical
Publication of TWI744183B publication Critical patent/TWI744183B/zh
Publication of TW202232533A publication Critical patent/TW202232533A/zh
Priority to US18/515,114 priority patent/US20240088205A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電容單元及其製造方法，所述製造方法主要包括提供載板，形成金屬層於載板上，並於金屬層上定義各金屬區塊，於各金屬區塊上形成各中間堆疊結構，其具有電性連接金屬區塊的第一電容導電層、第二電容導電層、位於第一電容導電層和第二電容導電層之間的電容絕緣層，移除載板以外露各金屬區塊並形成獨立的多個電容單元，各金屬區塊和各中間堆疊結構中的第二電容導電層係分別作為各電容單元的底面電極和頂面電極。藉此，本申請可製作具有高電容的雙面式電容單元。

Description

電容單元及其製造方法
本申請涉及一種半導體技術，尤指一種電容單元及其製造方法、電容集成結構。
現有電容（例如MLCC）的完整製造流程包括諸多工藝步驟，例如，調漿、瓷膜成型、印刷、堆疊、均壓、切割、去膠、燒結、倒角、沾銀、燒附、電鍍、測試、包裝等步驟，此產品製造程序雖然複雜卻十分成熟，相關產業鏈的供應商或者是產量，長期呈現一種足量供給的穩定狀態。直至近期隨著科技進步，物聯網、5G通訊、人工智慧、電動車各種新領域的應用被開發，以及各類型電子產品的功能日益提升，採用元件的種類與數量愈加龐大；主動元件使用數量的擴增與精密度的提高，使得搭配的被動元件數量亦隨之倍數成長，積層陶瓷電容(MLCC)則為其中之最。因此，市場逐漸開始呈現供不應求的狀況，而近期被動元件供應商的增產計畫並無法完全滿足市場需求，缺貨的情況將會影響整體產業的發展。另一方面，如何在有限的空間之內將所有元件布局陳列是一大課題，為因應高密度的元件布局陳列，朝縮小元件面積甚至體積為勢在必行，傳統的電容製造工藝，無論是在面積的微縮或者產品的精密度皆已經面臨挑戰。
有鑑於此，本申請使用一種有別於傳統積層陶瓷電容(MLCC)的材料、構造與製造流程，為市場供給提供另一種電容的選擇。本申請亦可降低電容面積縮小的困難度進而提高產品精密度，另一方面則可避免傳統積層陶瓷電容(MLCC)製造流程中高溫鍛燒的程序，進而達到節能減碳並降低其製造成本。
鑒於上述先前技術之缺點，本申請係提供一種電容單元及其製造方法，適於於製作具有高電容的雙面電容單元。
為達到上述目的及其他相關之目的，本申請實施例提供一種電容單元製造方法，包括提供一載板；形成一金屬層於所述載板上，並於所述金屬層上定義複數金屬區塊；於各所述金屬區塊上形成各中間堆疊結構，各所述中間堆疊結構各自具有一第一電容導電層、一第二電容導電層以及位於所述第一電容導電層與所述第二電容導電層之間的一電容絕緣層，且所述第一電容導電層電性連接所述金屬區塊；以及移除所述載板以外露各所述金屬區塊，藉以形成獨立的多個電容單元。其中，各所述金屬區塊係形成各所述電容單元的底面電極，各所述中間堆疊結構中的所述第二電容導電層係形成各所述電容單元的頂面電極。
可選地，所述載板為玻璃載板。
可選地，所述方法復包括形成一離型層於所述載板上，並形成所述金屬層於所述離型層上。
可選地，所述於各所述金屬區塊上形成各中間堆疊結構的步驟復包括：形成所述第一電容導電層於所述金屬區塊上；形成所述電容絕緣層於所述第一電容導電層上；以及形成所述第二電容導電層於所述電容絕緣層上。
可選地，所述於各所述底面電極上形成各中間堆疊結構的步驟復包括：形成一絕緣材料層於所述金屬區塊上；於所述絕緣材料層中形成外露所述金屬區塊的多個溝槽，藉以定義位於所述金屬區塊上的一增高子結構；沿所述增高子結構的表面以及所述金屬區塊的外露表面形成具有厚度實質均勻的所述第一電容導電層；沿所述第一電容導電層的表面形成具有厚度實質均勻的所述電容絕緣層；以及於所述電容絕緣層上形成所述第二電容導電層，其中，所述第二電容導電層的下表面沿所述電容絕緣層的表面延伸。
可選地，所述溝槽的水平剖面呈多邊形、圓形或矩形。
可選地，所述溝槽的垂直剖面呈錐形、柱形或梯形。
可選地，所述增高子結構的高度可介於5-150微米。
可選地，所述方法復包括利用光刻工藝、雷射工藝、乾蝕刻工藝中的任一種形成所述增高子結構。
可選地，所述第一電容導電層和所述第二電容導電層係利用濺鍍工藝或電鍍工藝而形成。
可選地，所述第一電容導電層包括至少一金屬子層。
本申請另一實施例提供一種電容單元，其包括：一底面電極；一增高子結構，其設於所述底面電極上並具有外露所述底面電極的多個溝槽；一第一電容導電層，其設於所述增高子結構的表面以及所述底面電極的表面，並具有實質均勻地厚度；一電容絕緣層，其襯設於所述第一電容導電層的表面，並具有實質均勻地厚度；以及一頂面電極，其覆蓋所述電容絕緣層的表面，且所述頂面電極的鄰接所述電容絕緣層的一側係沿所述電容絕緣層的表面延伸。
可選地，所述第一電容導電層包括至少一金屬子層。
可選地，所述溝槽的水平剖面呈多邊形、圓形或矩形。
可選地，所述溝槽的垂直剖面呈錐形、柱形或梯形。
呈上所述，本申請所提供的電容單元的製造方法可用於製作雙面式的電容單元，相較於傳統雙面式電容的製造工藝，本申請可以簡化電容的製造工藝，並達到降低製造成本的目的。
再者，通過在電容單元中形成增高子結構，可以增加電容單元中各電容導電層的延伸長度，從而增加雙面電容單元的電容值。
以下內容將搭配圖式，藉由特定的具體實施例說明本申請之技術內容，熟悉此技術之人士可由本說明書所揭示之內容輕易地了解本申請之其他優點與功效。本申請亦可藉由其他不同的具體實施例加以施行或應用。本說明書中的各項細節亦可基於不同觀點與應用，在不背離本申請之精神下，進行各種修飾與變更。尤其是，於圖式中各個元件的比例關係及相對位置僅具示範性用途，並非代表本申請實施的實際狀況。
有鑑於習知技術中存在的各種問題，本申請一實施例提供一種電容單元及其製造方法，請容說明如下：
參考圖1，提供一載板11。
於本實施例中，載板11為玻璃載板11。
參考圖2，形成一離型層115於載板11上。
於本實施例中，可通過貼膜或塗佈方式形成離型層115。
參考圖3和圖4，形成金屬層12於離型層115上，並於金屬層12上定義複數金屬區塊13。
於本實施例中，可利用濺鍍或電鍍沉積法形成金屬層12
於本實施例中，可利用黃光製程（曝光顯影）以及蝕刻製程於金屬層12上定義出各金屬區塊13。
參考圖5，於各金屬區塊13上形成各中間堆疊結構14。
於本實施例中，各中間堆疊結構14各自具有一第一電容導電層141、一第二電容導電層142以及位於第一電容導電層141與第二電容導電層142之間的一電容絕緣層143，其中，第一電容導電層141與金屬區塊13電性連接。
可選地，可以形成平面式的中間堆疊結構141，其包括：形成絕緣材料層140以覆蓋金屬區塊13和外露的離型層115，並平坦化絕緣材料層140以外露金屬區塊13的頂面，接著，形成第一電容導電層141於外露的金屬區塊13上方，並使第一電容導電層141與金屬區塊13電性連接，而後，形成電容絕緣層143以覆蓋外露的第一電容導電層141和絕緣材料層140，最後，形成第二電容導電層142於電容絕緣層143上方，以藉由電容絕緣層143電性隔離第一電容導電層141和第二電容導電層142。如此，可以在去除載板11與離型層115後形成如圖23所示具有平面式結構的電容單元。
另應說明的是，於本實施例中，第一電容導電層141與金屬區塊13可成形為一體，或者，第一電容導電層141可以省略，形成電容絕緣層143以覆蓋外露的金屬區塊13和絕緣材料層140，而後，形成第二電容導電層142於電容絕緣層143上方，以藉由電容絕緣層143電性隔離金屬區塊13和第二電容導電層142。如此，可以在去除載板11與離型層115後形成如圖26所示具有平面式結構的電容單元。
可選地，可進一步在中間堆疊結構14中形成增高子結構1402，以獲得增高式的中間堆疊結構14，如此，可以在去除載板11與離型層115後形成如圖20所示具有深溝式結構的電容單元。於本申請中，可利用不同的製造工藝形成中間堆疊結構14中的增高子結構1402。
於一種實施方案中，可利用光刻工藝形成中間堆疊結構143中的增高子結構1402，其具體包括：
參考圖6，可形成具有預設厚度的一絕緣材料層140於金屬區塊13上。
於本實施例中，可通過壓合或塗佈方式於金屬區塊13以及外露的離型層115上生成光阻絕緣材料層140以作為電容單元1的結構層。
參考圖7，可通過曝光、顯影及高溫烘烤固化（cure）工藝於絕緣材料層140中形成外露金屬區塊13的多個溝槽1401，藉以定義位於金屬區塊13上的一增高子結構1402。
於本實施例中，可進一步於絕緣材料層140中形成外露相鄰兩個金屬區塊13之間的離型層115的區隔渠道1404，以供後續藉由例如切割工藝區隔相鄰的兩個金屬區塊13。
於另一種實施方案中，可利用雷射工藝形成中間堆疊結構143中的增高子結構1402，其具體包括：
參考圖8，形成第一絕緣材料層140A於金屬區塊13和外露的離型層115（即各金屬區塊13之間的縫隙）上方。
參考圖9，藉由平坦化工藝平坦化第一絕緣材料層140A，以外露金屬區塊13的頂面。
參考圖10，藉由鍵結或黏著工藝形成第二絕緣材料層140B於金屬區塊13以及第一絕緣材料層140A上方。
於本實施例中，第二絕緣材料層140B為玻璃、石英、陶瓷材料等硬質絕緣材料。
於本實施例中，還可藉由研磨工藝薄化第二絕緣材料層140B。
參考圖11，藉由雷射鑽孔工藝於第二絕緣材料層140B中形成外露金屬區塊13的多個溝槽1401，藉以定義位於金屬區塊13上的一增高子結構1402。
於本實施例中，可進一步於第二絕緣材料層140B中形成外露相鄰兩個金屬區塊13之間的離型層115的區隔渠道1404，以供後續藉由例如切割工藝區隔相鄰的兩個金屬區塊13。
於又一種實施方案中，可利用例如深層反應離子蝕刻(DRIE)的乾蝕刻工藝形成中間堆疊結構143中的增高子結構1402，其具體包括：
參考圖8，形成第一絕緣材料層140A於金屬區塊13和外露的離型層115（即各金屬區塊13之間的縫隙）上方。
參考圖9，藉由平坦化工藝平坦化第一絕緣材料層140A，以外露金屬區塊13的頂面。
參考圖10，藉由鏈結或黏著工藝形成第二絕緣材料層140B於金屬區塊13以及第一絕緣材料層140A上方，並藉由研磨工藝薄化第二絕緣材料層140B。。
於本實施例中，第二絕緣材料層140B為玻璃、石英、陶瓷材料等硬質絕緣材料。
參考圖12，藉由乾蝕刻工藝於第二絕緣材料層140B上形成光阻層1403。
參考圖13，藉由黃光製程定義光阻層1403中的待蝕刻區域，並藉由乾蝕刻法蝕刻第二絕緣材料層140B中對應於待蝕刻區域的部分區域，以於第二絕緣材料層140B中形成外露金屬區塊13的多個溝槽1401，藉以定義位於金屬區塊13上的增高子結構1402。
於本實施例中，可進一步於第二絕緣材料層140B中形成外露相鄰兩個金屬區塊13之間的離型層115的區隔渠道1404，以供後續藉由例如切割工藝區隔相鄰的兩個金屬區塊13。
參考圖14，移除第二絕緣材料層140B上方的光阻層1403。
需說明的是，本申請並不限於通過上述三種技術方案形成中間堆疊結構143中的增高子結構1402，亦可採用其他製作工藝予以形成。
於本實施例中，所形成的各溝槽1401的水平剖面可呈多邊形、圓形或矩形。
於本實施例中，各溝槽1401的垂直剖面可呈錐形、柱形或梯形（參考圖22）。
可選地，增高子結構1402的高度可介於5微米至150微米之間，但並不以此為限，亦可根據實際需求進行調整。
參考圖15，接續上述利用光刻工藝、雷射工藝或乾蝕刻工藝形成增高子結構1402的步驟，接著，可沿增高子結構1402的表面以及金屬區塊13的外露表面形成具有厚度實質均勻的第一電容導電層141。
於本實施例中，可藉由電鍍法或電鍍沉積法形成厚度實質均勻的第一電容導電層141，並使第一電容導電層141與金屬區塊13的外露部分電性連接，並保持各區隔渠道1404的外露狀態。
於本實施例中，第一電容導電層141包括至少一金屬子層，請參考圖21，於本實施例中，第一電容導電層141可包括有兩層金屬子層1411，但並不以此為限，金屬子層1411的數量可根據實際需求進行調整。
參考圖16，沿第一電容導電層141的表面形成具有厚度實質均勻的電容絕緣層143。
參考圖17，於電容絕緣層143的上方形成第二電容導電層142。如圖所示，第二電容導電層142的下表面沿著電容絕緣層143的表面延伸。
於本實施例中，可藉由濺鍍法或電鍍沉積法形成具有平坦化上表面的第二電容導電層142。
參考圖18，將圖17所示的結構進行整體翻面，以使載板11位於結構的頂面，請一併參考圖24。
參考圖19至圖20，移除載板11以外露各金屬區塊13，藉以形成獨立的多個電容單元1，請一併參考圖25，其中，於各電容單元1中，各外露的金屬區塊13係形成各電容單元1的底面電極13，而各中間堆疊結構14中的第二電容導電層142則形成各電容單元1的頂面電極142。
於本實施例中，可藉由光照或雷射工藝裂解離型層115藉以剝離載板11，從而外露各金屬區塊13。
於本實施例中，沿各區隔渠道1404執行區隔工藝以形成獨立的多個電容單元1。
請參考圖20，本申請的另一實施例提供一種電容單元1，其主要包括一底面電極13、一增高子結構1402、一第一電容導電層141、一電容絕緣層143、一頂面電極142。
於本實施例中，增高子結構1402設於底面電極13上，並具有外露底面電極13的多個溝槽1401；第一電容導電層141設於增高子結構1402的表面以及底面電極13的表面，並具有實質均勻地厚度；電容絕緣層143襯設於第一電容導電層141的表面，並具有實質均勻地厚度；頂面電極142覆蓋電容絕緣層143的表面，其中，頂面電極142鄰接電容絕緣層143的一側係沿電容絕緣層143的表面延伸，頂面電極142遠離電容絕緣層143的一側形成頂面電極142的外露平坦表面。
可選地，第一電容導電層141可包括至少一層金屬子層1411，例如，圖21的實施例中所示的兩層金屬子層，但並不以此為限，構成第一電容導電層141的金屬子層1411的數量可根據實際需求進行增減。
可選地，增高子結構1402中的各溝槽1401的水平剖面可呈多邊形、圓形或矩形等。
可選地，增高子結構1402中的各溝槽1401的垂直剖面可呈錐形、柱形或梯形等（參考圖22）。
綜上所述，利用本申請的電容單元的製造方法，可形成具有頂面電極和底面電極的雙面式電容單元。再者，本申請通過在電容單元中形成增高子結構，並沿增高子結構的輪廓形成各電容導電層，藉以增加各電容導電層的延伸長度，以利於製作具有高電容的雙面式電容單元，因此，本申請可藉由半導體製程之深層反應離子蝕刻(DRIE)方式生成深溝式結構，以構成可大幅增加面積而有高電容的深溝式矽電容(Deep trench capacitor)，而提供具有體積小且具高電容之優勢的雙面式電容單元。另外，本申請電容單元的深溝式結構並非利用底材構成而無深度限制，相較於具有平面式結構的電容單元具有高電容之優勢。
再者，本申請係將多個電容堆疊結構形成在載板上，以構成包含有多個電容單元的電容集成結構，因此在移除載板之後無須再藉由例如切割等製程就可以大量形成可作為電容的電容單元，相較於傳統積層陶瓷電容的製造工藝，本發明可以簡化電容的製造流程及電容結構，而降低電容面積縮小的困難度進而提高產品精密度，且可避免傳統積層陶瓷電容製造流程中高溫鍛燒的程序，以達到降低製造成本的目的。
1:電容單元 11:載板 115:離型層 12:金屬層 13:金屬區塊/底面電極 14:中間堆疊結構 140:絕緣材料層 140A:第一絕緣材料層 140B:第二絕緣材料層 1401:溝槽 1402:增高子結構 1403:光阻層 1404:區隔渠道 141:第一電容導電層 1411:金屬子層 142:第二電容導電層/頂面電極 143:電容絕緣層
圖1至圖19，係本申請電容單元的製造方法的流程示意圖；
圖20至圖26，係本申請電容單元的不同實施例示意圖。
1:電容單元
13:金屬區塊/底面電極
1401:溝槽
1402:增高子結構
141:第一電容導電層
142:頂面電極
143:電容絕緣層

Claims (12)

  1. 一種電容單元製造方法，包括：提供一載板；形成一金屬層於所述載板上，並於所述金屬層上定義複數隔開的金屬區塊；於各所述金屬區塊上分別形成一中間堆疊結構，各所述中間堆疊結構各自具有一第一電容導電層、一第二電容導電層以及位於所述第一電容導電層與所述第二電容導電層之間的一電容絕緣層，且所述第一電容導電層電性連接所述金屬區塊；以及移除所述載板以外露各所述隔開的金屬區塊，藉由各所述金屬區塊與其上的中間堆疊結構，以形成獨立的多個電容單元；其中，各所述金屬區塊係形成各所述電容單元的底面電極，各所述中間堆疊結構中的所述第二電容導電層係形成各所述電容單元的頂面電極。
  2. 如請求項1所述之電容單元製造方法，其中，所述載板為玻璃載板。
  3. 如請求項1所述之電容單元製造方法，其中，所述方法復包括：形成一離型層於所述載板上，並形成所述金屬層於所述離型層上。
  4. 如請求項1所述之電容單元製造方法，其中，所述於各所述金屬區塊上形成各中間堆疊結構的步驟復包括：形成所述第一電容導電層於所述金屬區塊上；形成所述電容絕緣層於所述第一電容導電層上；以及形成所述第二電容導電層於所述電容絕緣層上。
  5. 如請求項1所述之電容單元製造方法，其中，所述於各所述底面電極上形成各中間堆疊結構的步驟復包括：形成一絕緣材料層於所述金屬區塊上；於所述絕緣材料層中形成外露所述金屬區塊的多個溝槽，藉以定義位於所述金屬區塊上的一增高子結構；沿所述增高子結構的表面以及所述金屬區塊的外露表面形成具有厚度實質均勻的所述第一電容導電層；沿所述第一電容導電層的表面形成具有厚度實質均勻的所述電容絕緣層；以及於所述電容絕緣層上形成所述第二電容導電層，其中，所述第二電容導電層的下表面沿所述電容絕緣層的表面延伸。
  6. 如請求項5所述之電容單元製造方法，其中，所述溝槽的水平剖面呈多邊形、圓形或矩形。
  7. 如請求項5所述之電容單元製造方法，其中，所述溝槽的垂直剖面呈錐形、柱形或梯形。
  8. 如請求項5所述之電容單元製造方法，其中，所述增高子結構的高度可介於5-150微米。
  9. 如請求項5所述之電容單元製造方法，其中，所述方法復包括利用光刻工藝、雷射工藝、乾蝕刻工藝中的任一種形成所述增高子結構。
  10. 如請求項5所述的電容單元製造方法，其中，所述第一電容導電層和所述第二電容導電層係利用濺鍍工藝或電鍍工藝而形成。
  11. 如請求項1所述的電容單元製造方法，其中，所述第一電容導電層包括至少一金屬子層。
  12. 一種電容單元製造方法，包括：提供一載板；形成一金屬層於所述載板上，並於所述金屬層上定義複數隔開的金屬區塊；於各所述金屬區塊上分別形成一中間堆疊結構，各所述中間堆疊結構各自具有一第二電容導電層以及位於所述金屬區塊與所述第二電容導電層之間的一電容絕緣層；以及移除所述載板以外露各所述隔開的金屬區塊，藉由各所述金屬區塊與其上的中間堆疊結構，以形成獨立的多個電容單元；其中，各所述金屬區塊係形成各所述電容單元的底面電極，各所述中間堆疊結構中的所述第二電容導電層係形成各所述電容單元的頂面電極。
TW110103641A 2021-02-01 2021-02-01 電容單元及其製造方法 TWI744183B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110103641A TWI744183B (zh) 2021-02-01 2021-02-01 電容單元及其製造方法
CN202110198057.7A CN114843399A (zh) 2021-02-01 2021-02-22 电容单元及其制造方法
US17/390,987 US20220246715A1 (en) 2021-02-01 2021-08-01 Capacitor unit and manufacturing process thereof
US18/515,114 US20240088205A1 (en) 2021-02-01 2023-11-20 Capacitor unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110103641A TWI744183B (zh) 2021-02-01 2021-02-01 電容單元及其製造方法

Publications (2)

Publication Number Publication Date
TWI744183B true TWI744183B (zh) 2021-10-21
TW202232533A TW202232533A (zh) 2022-08-16

Family

ID=80782800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103641A TWI744183B (zh) 2021-02-01 2021-02-01 電容單元及其製造方法

Country Status (3)

Country Link
US (2) US20220246715A1 (zh)
CN (1) CN114843399A (zh)
TW (1) TWI744183B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures

Also Published As

Publication number Publication date
CN114843399A (zh) 2022-08-02
US20240088205A1 (en) 2024-03-14
US20220246715A1 (en) 2022-08-04
TW202232533A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
JP5210717B2 (ja) キャパシタの製造方法
US11211203B2 (en) Manufacturing method for capacitor unit by cutting
JP2015035570A (ja) ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ
JP2002139691A (ja) ガルバノミラーの製造方法およびガルバノミラー
TWI500134B (zh) 矽穿孔基板結構及其堆疊組合
TWI570816B (zh) 封裝結構及其製法
WO2022205665A1 (zh) 掩膜结构、半导体结构及其制作方法
TWI578015B (zh) 可撓性基板及其製作方法與環境敏感電子元件之封裝體的製作方法
TW201625098A (zh) 柔性電路板及其製作方法
TWI744183B (zh) 電容單元及其製造方法
KR20100026454A (ko) 세라믹 그린시트의 제조방법 및 이를 이용한 다층 세라믹 회로기판의 제조 방법
KR20200020949A (ko) 용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판
KR20050070962A (ko) 엠아이엠 캐패시터 제조 방법
TW202107499A (zh) 電容集成結構及其電容與其製造方法
TW201933961A (zh) 線路板結構及其製作方法
CN102420148B (zh) 一种基于聚酰亚胺基体的铝垫制备工艺
CN108550531B (zh) 封装基板的制造方法
TW202214085A (zh) 具有散熱結構的電路板及其製作方法
JP4333141B2 (ja) 積層セラミック電子部品の製造方法
WO2015032062A1 (zh) 液态玻璃的应用
TWI623247B (zh) Mass production method of preform of passive component
JP2021158157A (ja) 電子部品及びその製造方法
WO2014002794A1 (ja) 薄膜積層素子の製造方法
TW202029447A (zh) 封裝基板及其製法
TWI775280B (zh) 電容集成結構、電容單元及其製造方法