KR20200020949A - 용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판 - Google Patents

용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판 Download PDF

Info

Publication number
KR20200020949A
KR20200020949A KR1020207003643A KR20207003643A KR20200020949A KR 20200020949 A KR20200020949 A KR 20200020949A KR 1020207003643 A KR1020207003643 A KR 1020207003643A KR 20207003643 A KR20207003643 A KR 20207003643A KR 20200020949 A KR20200020949 A KR 20200020949A
Authority
KR
South Korea
Prior art keywords
layer
substrate
base layer
trench
land
Prior art date
Application number
KR1020207003643A
Other languages
English (en)
Inventor
프레데릭 보이언
줄리앙 엘 사바이
가이 패럿
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200020949A publication Critical patent/KR20200020949A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/40—Semi-permeable membranes or partitions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/227—Sensors changing capacitance upon adsorption or absorption of fluid components, e.g. electrolyte-insulator-semiconductor sensors, MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Microwave Amplifiers (AREA)

Abstract

확대된 표면적은 복수의 제 1 트랜치(3)와 개재된 제 1 랜드(4)를 형성하는 제 1 주 표면(2A)을 갖는 베이스층(2), 및 상기 베이스층(2)의 상기 제 1 주 표면(2A) 상에 제공되고 실질적으로 균일하게 상기 제 1 트렌치(3)와 제 1 랜드(4)를 덮는 커버층(12)을 포함하는 기판(1)에 의해 제공되고, 상기 베이스층의 상기 제 1 주 표면(2A)으로부터 이격된 상기 커버층의 표면(12A)은 상기 제 1 트렌치 및 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치(13) 및 개재된 제 2 랜드(14)를 포함한다. 상기 기판은, 박막층이 상기 커버층의 상기 제 2 트렌치 및 제 2 랜드에 제공되어 이들을 균일하게 덮고 있는 용량성 소자를 제조하는데 사용될 수 있어서, 높은 용량 밀도를 갖는 금속-절연체-금속 구조를 생성할 수 있다.

Description

용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판
본 발명은 전기/전자장치 제조 분야에 관한 것이다. 보다 상세하게, 본 발명은 표면적 확대 기술을 사용하는 기판의 제조방법 및 제조장치에 관한 것이다.
다양한 어플리케이션에서 소위 "표면적 확대" 기술, 즉, 표면을 평면 상에 투영시켜 커버되는 풋프린트(footprint)를 늘리지 않고 표면의 표면적을 증가시키는 기술을 사용하는 것이 유리할 수 있다. 이러한 어플리케이션의 두 가지 예가 아래에서 단지 예시 목적으로만 기술될 것이며; 이러한 예들은 모든 것을 망라하는 것은 아니다.
예를 들면, 화학 센서에서 특정한 화학종은 감지재료층(예를 들어 금속산화물층)의 표면 상에 있는 상기 화학종의 분자들의 흡착에 의해서 감지될 수 있다. 감지재료층의 표면적을 증가시킴으로써, 상기 센서의 감도 및/또는 감지속도의 개선이 가능할 수 있다. 이 경우에 표면적 확대 기술은 텍스처링된 표면(textured surface), 즉, 릴리프 피처(relief features, 예를 들어, 돌기 또는 기둥 및/또는 함몰부 또는 트렌치(trench)로, 본 발명 기술 분야에서 "트렌치"는 길쭉한 구멍일 필요는 없지만, 예를 들어 첨부된 도면에서 알 수 있는 바와 같이, 정사각형 또는 원형 단면을 갖는 구멍과 같이, 동일한 길이와 폭 치수(dimension)를 구비한 구멍일 수 있음을 상기할 것)을 가지는 표면을 구비한 기판 상에 감지재료를 증착시킴으로써 감지층을 형성하는 단계를 포함할 수 있다.
또 다른 예로서, 텍스처링된 기판 표면 상, 즉, 일반적으로 기판의 두께 방향으로 연장된 트렌치를 포함하는 기판 표면 상 및/또는 기둥형 구조물이 솟아 있는 기판 표면 상에, 전기 전도성, 전기 절연성, 및 전기 전도성 재료를 교대로 증착시킴으로써 3차원 커패시터(capacitors)를 형성하는 것이 알려져 있다. 전극층과 유전체층이 형성되는 텍스처 피처(texture features)의 종횡비(aspect ratio)를 증가시킴으로써, 예를 들어 주어진 풋프린트에 대해 더 많은 트렌치가 제공될 수 있도록 트렌치를 더 깊게 및/또는 더 좁게 만듦으로써, 전극층과 유전체층의 표면적이 확대될 수 있고, 따라서 용량 밀도가 증가될 수 있다.
그러나 전술한 기술들을 이용하여 표면적 확대의 정도를 증가시키려는 노력을 기울일 때에 문제가 발생할 수 있다.
3D 커패시터의 예를 고려하면, 깊이는 1-30μm이지만, 폭은 30-100nm인 트렌치를 가지는 기판 상에 기능성 층(functional layers, 예를 들어, 금속-절연체-금속층)을 증착하는 것이 바람직할 수 있다. 이와 같이 제한된 기하학적 구조에서는 트렌치 표면 상에 재료를 증착하는 것이 어렵다. 통상적으로, 전구체를 트렌치 내로 도입하여 전구체 종(precursor species)이 트렌치 벽 재료와 반응하여 원하는 금속(또는 절연체)층을 형성하도록 하기 위해 화학기상증착법(CVD) 또는 원자층증착법(ALD)과 같은 기술들이 사용될 수 있다. 그러나 큰 종횡비를 가지는 트렌치와 같이, 극도로 제한된 공간에서는, 전구체 종의 확산 속도가 제한 및/또는 불균일하게 되고 이로 인해 하나 이상의 다음의 문제점으로 이어질 수 있다:
- 매우 느린 증착 속도
- 박막 두께 또는 박막 재료 특성의 변화를 가져오는 불량한 균일 증착,
- 높은 공정 비용.
3D 커패시터의 형성에 사용하는 템플릿(template)을 형성하기 위해 사용되는 기술은 (커패시터의 전극층과 유전체층이 순차적으로 증착되는) 텍스처링된 기판 표면을 생성하도록 양극 산화(anodization)를 사용하는 단계를 포함한다. 예를 들어, 실리콘 기판 상에 알루미늄층이 형성될 수 있고, 그 후 알루미늄층 내에 고밀도의 균일하고 자가 조립된 트렌치 또는 "기공(pores)"을 생성하기 위해 양극 산화 처리가 수행될 수 있다. 엄밀히 말하면, 기공은 양극 산화 처리 동안 형성되는 알루미늄 산화물층 내에 한정된다; 따라서 기공은 AAO(Anodic Aluminium Oxide: 양극 산화 알루미늄) 내에서 형성되는 것으로 알려져 있다. 일부의 경우, 기공의 바닥에 있는 산화물층이 제거되어 각각의 기공 내부가 기공의 입구에서 이격된 템플릿의 측면에 마련된 전기 전도층과 연통될 수 있다.
도 l은 양극 산화에 의해 형성된 상기 유형의 템플릿을 예시하는 것으로, 이러한 템플릿의 풋프린트(즉, 평면 상에 템플릿의 투영에 의해 점유된 표면적)가 템플릿 내에서 기공 사이의 랜드(land)의 표면과 결합하여 기공의 내부 표면에 의해 제공되는 표면적보다 훨씬 작다는 것을 보여준다.
3D 커패시터의 생산을 위한 템플릿을 형성하기 위해 양극 산화를 이용하는 것이 용량 밀도의 향상의 관점에서 유리하더라도, 일반적으로 양극 산화될 금속층이 제한된 두께를 가지기 때문에, 전술한 기술을 이용하여 생산되는 AAO 내의 기공 깊이는 보통 10μm 이하이다. 알루미늄(또는 양극 산화용 다른 금속)층을 10 또는 15μm보다 큰 두께로 형성하려고 하면 어려움이 발생한다. 전형적으로 양극 산화용 금속은 CVD 또는 물리기상증착법(PVD) 공정에 의해 증착되고, 10-15μm 정도보다 두꺼운 층을 증착하려 하면 다음 문제들 중 하나 이상이 발생할 수 있다.
- 과도하게 긴 공정시간(생산성의 손실로 이어짐)
- 제조장비를 더 자주 세척할 필요성(및, 그에 따른 더 높은 유지보수비용)
- 박막 미세구조의 불량한 제어(과열, 재구성)
그럼에도 불구하고, 달성 가능한 표면 확대의 정도를 증가시키려는 요구가 있다.
본 발명은 상기의 문제점을 고려하여 이루어진 것이다.
본 발명은 복수의 제 1 트랜치(first trenches) 및 개재된(intervening) 제 1 랜드(first lands)를 포함하는 제 1 주 표면(first principal surface)을 갖는 베이스층(base layer)을 포함하는 기판에 있어서, 상기 베이스층의 상기 제 1 주 표면 상에 제공되고, 상기 제 1 트렌치 및 제 1 랜드를 실질적으로 균일하게 덮으며, 5μm보다 큰 두께의 커버층을 포함하되,
상기 베이스층의 상기 제 1 주 표면으로부터 이격된 상기 커버층의 표면은 상기 제 1 트렌치 및 상기 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치(second trenches) 및 개재된 제 2 랜드(second lands)를 포함하고,
상기 제 1 랜드의 두께는 1μm보다 크며,
비율 R=D/H는 0.5보다 크되, 여기서 D는 두 개의 인접한 제 1 랜드(4)를 덮는 상기 커버층(12)의 표면들 사이의 빈 공간의 크기이며, H는 상기 제 1 랜드의 높이인 것을 특징으로 하는 기판을 제공한다.
앞 단락에서 언급한 바와 같이, 그리고 첨부된 도면(특히, 도 5a)에서 알 수 있는 바와 같이, 상기 커버층은 상기 제 1 트랜치와 상기 제 1 랜드를 균일하게 덮는다. 즉, 상기 커버층은 그 아래에 있는, 기판의 상기 제 1 주 표면의 윤곽을 따르고, 그 길이를 따라 실질적으로 일정한 두께를 갖는다. 따라서, 거시적으로, 상기 제 1 주 표면의 텍스처는 상기 커버층의 둘레부에 의해 반복된다. 그러나, 상기 커버층의 둘레부 자체는 더 낮은 자리수(order of magnitude)로 텍스처링된다; 다시 말해서, 상기 제 2 트렌치 및 상기 제 2 랜드는 상기 제 1 트렌치 위에 놓인 상기 커버층의 일부, 상기 제 1 트렌치의 측벽 상에 형성된 상기 커버층(3)의 일부, 및 상기 기판의 상기 제 1 주 표면 내의 상기 제 1 랜드 위에 놓인 상기 커버층의 일부에 제공된다.
현재의 제조 공정으로는, 상기 커버층을 상기 베이스층의 텍스처의 윤곽과 완벽한 정합성(conformality)을 달성할 가능성이 낮다. 그러나, 본 발명의 실시예에 따른 기판에서는, 바람직하게는 70% 이상의 정합성 비율을 달성하는, 높은 정도의 정합성이 제공된다. 이러한 정합성 비율은 상기 베이스층의 모든 텍스처를 따르는 상기 커버층의 두께의 균일성을 나타낸다. 정합성이 이상적인 경우, 상기 커버층은 상기 베이스층 표면의 윤곽을 정확하게 따른다. 정합성 비율을 정량화하기 위한 다양한 접근법이 사용될 수 있다. 예를 들어, ThicknessMax가 상기 커버층의 최대 두께이고, ThicknessMin은 상기 커버층의 최소 두께이며, ThicknessAvg은 상기 커버층의 평균 두께인 경우, 정합성 비율은 (ThicknessMax-TicknessMin)/ThicknessAvg로 정의될 수 있다.
상술한 기판은, 텍스처 특징들이 비교적 작은 제 1 크기인 텍스처링된 표면을 갖는 커버층이 그 자체로 역시 텍스처링되고 비교적 큰 제 2 크기의 텍스처 특징들을 갖는 베이스층 표면 위에 균일하게 제공되는, 다차(multi-order) 표면적 확대 기술을 이용한다.
실제로 이러한 기술은 2차 텍스처링을 결합하여 기판에 의해 제공되는 전체 표면적을 늘린다: 1차 텍스처링은 상기 베이스층의 상기 제 1 주 표면 내의 상기 제 1 트렌치 및 제 1 랜드에 의해 제공되고, 2차 텍스처링은 상기 베이스층의 상기 제 1 주 표면으로부터 멀어지는 쪽으로 면하는 상기 커버층의 표면 내의 상기 제 2 트렌치 및 제 2 랜드에 의해 제공된다.
그 자체가 크기가 더 크고 적합한 텍스처 특징들을 가진 상기 베이스층 상에 상기 텍스처링된 커버층을 제공함으로써, 상기 텍스처링된 커버층이 상기 기판의 풋프린트를 증가시키지 않으면서 평평한 베이스 상에 제공되는 경우에 비해, 상기 기판에 의해 제공되는 전체 표면적이 증가될 수 있다.
텍스처링된 커버층이 평평한(텍스처링되지 않은) 베이스층에 제공되는 기판에 비해, 본 발명에 따른 상술한 기판은 낮은 종횡비를 가지는 제 2 트렌치를 일체화시키면서도 동일한(또는 증가된) 전체 표면적을 달성할 수 있다. 더 낮은 종횡비는 상기 제 2 트렌치 내에서 기체 또는 액체 재료의 순환을 촉진하여, 상기 제 2 트렌치의 벽 상에 있는 재료층의 증착의 속도 및/또는 균일성을 증가시킬 수 있다.
텍스처링된 커버층이 평평한(텍스처링 되지 않은) 베이스층에 제공되는 기판에 비해, 본 발명에 따른 상술한 기판은 더 얇은 커버층을 일체화하면서도 동일한(또는 증가된) 전체 표면적을 달성할 수 있다. 커버층이 더 얇은 경우, 예를 들어 10㎛ 이하인 경우, 상기 커버층의 미세구조의 제어를 개선할 수 있다. 또한, 상기 커버층이 더 얇은 경우, 예를 들어 10μm 이하인 경우, 상기 커버층의 제조에 필요한 공정시간이 실현 가능한 시간 기간으로 단축될 수 있고/있거나 제조장비의 세정 요건이 수용 가능한 수준으로 감소될 수 있어서, 유지보수비용을 절감할 수 있다.
상기 커버층의 두께는 5μm보다 크고, 상기 제 1 랜드의 폭은 1μm보다 크며, 상기 비율 R은 0.5보다 크다. 상기 제 1 랜드의 폭을 1μm보다 크게 설정함으로써, 기판 제조 공정에서 상기 제 1 랜드의 물리적 무결성이 향상되어 파손 또는 형상 변형의 위험이 감소된다. 상기 커버층의 두께를 5μm보다 크게 설정함으로써 표면이 상당한 정도로 확대될 수 있다. 상기 비율 R을 0.5보다 크게 설정함으로써 아래에 놓여 있는 상기 제 1 랜드 및 제 1 트렌치의 형상과 일치하는 상기 커버층을 형성하는 능력이 향상된다. 이러한 특징의 조합을 고려하면 용량성 소자에서 더 양호한 균일성을 제공하고 결함의 위험을 감소시켜서, 기판 제조 공정의 수율을 향상시킬 수 있다.
본 발명의 소정 실시예에서, 상기 비율 R=D/H는 0.5 내지 3.0의 범위에 있고, 여기서 D는 커버층에 의해 덮인 두 개의 인접한 제 1 랜드 사이의 간격(gap)이며, H는 제 1 랜드의 높이이다. 상기 비율 R이 0.5 내지 3.0의 범위에 있는 경우, 아래에 놓여 있는 상기 제 1 트렌치 및 제 1 랜드의 윤곽에 대한 상기 커버층의 정합성이 향상되고, 표면적 확대 인자에서 무시할 수 없는 개선이 달성될 수 있다.
본 발명의 소정 실시예에서, 상기 제 1 트랜치는 상기 베이스층의 상기 제 1 주 표면에 수직이거나 상기 제 1 주 표면에 대해 90° 미만의 각도로 연장되는 측벽을 가진다. 다시 말해서, 상기 베이스층의 텍스처링을 제공하는 상기 제 1 랜드는 (웨이퍼 표면에 수직인 임의의 평면에서 취한 단면을 갖는) 거의 평평한 형상에서부터, 사다리꼴, 직사각형에 이르기까지 다양한 단면 형상을 가질 수 있다.
상기 제 1 트렌치는 서로 연결되며, 자신과 교차하는 연속적인 윤곽을 형성할 수 있다. 이러한 방식으로 연속적인 유로(flow path)가 형성되고, 이는 예를 들어 상기 베이스층의 상기 제 1 주 표면상에 커버층 재료를 증착하는 동안, 상기 제 1 트렌치 내에서 기체 또는 액체 재료의 확산의 속도 및 균일성을 향상시킬 수 있다.
상기 커버층은 양극 산화층, 예를 들면 양극 산화 알루미늄층일 수 있고, 상기 제 2 트렌치는 양극 산화층의 기공일 수 있다. 이 경우, 상기 양극 산화층의 기공은 그 크기가 나노미터인 경향이 있으며, 이는 기판에 의해 제공되는 표면적의 상당한 증가를 낳는다. 상기 베이스층의 제 1 주 표면의 상기 제 1 트렌치 및 상기 제 1 랜드는 그 크기가 마이크로미터일 수 있어서, 상기 베이스층의 제 1 주 표면을 텍스처링하는데 더 간단한 제조 공정이 사용될 수 있다.
상기 커버층은 전기적으로 절연성일 수 있고, 3개 박막층의 스택(stack)이 상기 제 2 트렌치 및 제 2 랜드 상에 제공되어 이들을 균일하게 덮을 수 있다. 상기 스택의 제 1 층은 전기적으로 전도성일 수 있고, 상기 스택의 제 2 층은 전기적으로 절연성일 수 있으며, 상기 스택의 제 3 층은 전기적으로 전도성일 수 있다. 따라서, 3 개 박막의 스택은 높은 용량 밀도를 갖는 용량성 구조를 형성할 수 있다.
다른 경우에 있어서, 상기 커버층은 전기적으로 전도성일 수 있고, 제 1 박막층이 상기 커버층의 제 2 트렌치 및 제 2 랜드 상에 제공되어 이들을 균일하게 덮을 수 있다, 제 1 박막층은 전기적으로 절연성 또는 전기적으로 전도성이다. 이러한 구조는 특히 대면적 감지 영역을 갖는 화학 센서 소자를 형성하는데 사용될 수 있다. 대안적으로, 제 1 박막층이 전기적으로 절연성이고, 제 2 박막층이 제 1 박막층 상에 제공되어 이를 균일하게 덮고, 제 2 박막층이 전기적으로 전도성인 경우에, 이러한 층상 구성은 높은 용량 밀도를 갖는 용량성 구조를 형성할 수 있다.
본 발명은 전술한 바와 같은 용량성 구조를 사용하는 용량성 소자를 추가로 제공한다. 용량성 소자는 높은 용량 밀도를 가질 수 있다.
본 발명은 또한 집적 회로와 일체화되어, 전술한 바와 같은 기판 또는 용량성 소자를 포함하는 패키지형 시스템(SIP: System in Package) 모듈을 추가로 제공한다. 이러한 SIP 모듈은 전술한 바와 같이 기판의 개선된 특성으로부터 이점을 얻는다.
본 발명은 또한 전술한 바와 같은 화학 센서 소자를 제공하는데, 여기서 제 1 박막층은 선택된 분자를 흡착하도록 구성된 화학 감지층이다. 상기 감지층의 증가된 표면적으로 인해, 화학 센서 소자의 반응속도 및/또는 감도가 향상될 수 있다.
본 발명은 또한 기판을 제조하는 방법에 있어서,
복수의 제 1 트렌치와 개재된 제 1 랜드를 규정하는 제 1 주 표면을 갖는 베이스층을 형성하는 단계, 및
균일하게 덮도록 상기 베이스층의 상기 제 1 주 표면 상에 커버층을 형성하는 단계
를 포함하고,
상기 베이스층의 상기 제 1 주 표면으로부터 이격된 상기 커버층의 표면은 상기 제 1 트렌치 및 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치 및 개재된 제 2 랜드를 포함하는 방법을 제공한다.
상기의 방법에 따라 기판을 제조함으로써, 상기 기판에 의해 제공되는 표면적은 상기 제 2 트렌치의 종횡비를 증가시킬 필요 없이 확대된다.
상이한 접근법이 상기 베이스층의 상기 제 1 주 표면에 텍스처를 제공하는데 사용될 수 있다. 차감식 접근법(subtractive approach)에 따르면, 상기 베이스층은 모놀리식층(monolithic layer)이고, 상기 제 1 주 표면의 텍스처는 이 모놀리식층을 에칭(etching)함으로써 생성된다. 차감식 접근법에서는 소수의 공정 단계만이 요구된다. 대안적인 추가식 접근법(additive approach)에 따르면, 상기 베이스층은 텍스처링 되지 않은 (평평한) 표면을 갖는 제 1 서브 베이스층(first sub-base-layer)을 제공함으로써, 그리고 상기 제 1 랜드를 구성하는 돌기로 구성되는 제 2 서브 베이스층(second sub-base-layer)을 상기 평평한 표면 상에 형성함으로써 형성된다. 상기 추가식 접근법은 상기 제 1 서브 베이스층 및 제 2 서브 베이스층에 상이한 재료가 사용될 수 있게 하여, 설계 자유도를 증가시킨다.
본 발명의 추가적인 특징 및 장점은 첨부 도면을 참조하여, 제한적이 아니라 단지 예시로서 주어지는, 본 발명의 소정 실시예에 대한 이하의 설명으로 명백해질 것이다:
도 1은 표면적 확대를 설명하기 위한 도면이다;
도 2는 본 발명의 실시예에 따른 기판의 일부 단면을 개략적으로 나타내는 도면이다;
도 3a 및 3b는 도 2의 실시예에 따른 기판에서 베이스층을 텍스처링하는 상이한 패턴을 도시한 것으로, 도 3a는 연속적 트렌치가 베이스층의 기반 표면으로부터 상승하는 돌기/기둥을 둘러싸고 있는 텍스처링 패턴을 도시하고,
도 3b는 불연속적 트렌치가 연속적 랜드 영역에서 형성되는 텍스처링 패턴을 도시한다;
도 4는 도 2의 실시예에서 커버층 일부분의 확대도를 도시한다;
도 5a는 모놀리식 베이스층을 사용하는 본 발명의 실시예에 따른 기판의 일부 단면을 개략적으로 나타내는 도면이다;
도 5b는 제 1 및 제 2 서브 베이스층을 포함하는 베이스층을 사용하는 본 발명의 실시예에 따른 기판의 일부 단면을 개략적으로 나타내는 도면이다;
도 6은 본 발명의 실시예에 따른 기판의 커버층 상에 형성된 기능층을 개략적으로 도시한 도면이다;
도 7은 본 발명의 실시예에 따른 용량성 구조를 개략적으로 도시한 도면이다;
도 8은 본 발명의 실시예에 따른 용량성 구조를 개략적으로 도시한 도면이다;
도 9는 본 발명의 실시예에 따른 SIP 모듈을 개략적으로 도시한 도면이다;
도 10은 본 발명의 실시예에 따른 제조방법의 단계를 도시한 흐름도이다.
본 발명의 실시예에 따른 기판(1)이 도 2 내지 도 5b를 참조하여 기술될 것이다.
도 2 내지 도 5b의 실시예에 따른 기판(1)은 베이스층(2)을 포함하되, 베이스층(2)의 제 1 주 표면(2A)이 제 1 트렌치(3) 및 제 1 랜드(4)로 구성된 텍스처 피처를 갖는다. 제 1 트렌치(3) 및 제 1 랜드(4)는 비교적 큰 크기의 텍스처 피처이다. 이하의 설명에서, 베이스층(2)의 제 1 주 표면의 텍스처 피처는 마이크로미터 크기의 피처, 즉 트렌치 및 랜드가 마이크로미터 정도의 치수를 갖는 것으로 가정한다. 그러나, 본 발명은 베이스층(2)의 비교적 큰 크기의 텍스처 피처가 마이크로미터인 경우에 국한되지는 않는다.
베이스층(2)의 상기 텍스처 피처의 패턴은 특별히 제한되지 않는다. 도 3a에 도시된 제 1 패터닝 접근법에 따르면, 상기 텍스처 피처는 상기 베이스층의 기반 레벨(2R)로부터 상승하는 돌기(또는 기둥) 형태의 제 1 랜드(4)로 구성되며, 상기 돌기 사이의 공간은 연속적 트렌치(3)에 대응된다. 제 1 랜드(4)는 서로 등거리에 있을 수 있지만 이는 필수사항은 아니다. 제 1 랜드(4)는 격자점에, 예를 들어 육각형 또는 입방형 격자 상에 배열될 수 있지만, 필수사항은 아니다. 상기 텍스처 피처의 패턴에 규칙성이 있는 경우(예를 들어, 일정한 트렌치 폭과 형상)에는, 예를 들어 레이아웃 및 공정 제어가 더 쉬워지기 때문에 제조가 단순화된다. 예를 들어, 랜드(4)가 등거리에 있고 규칙적인 격자 상에 설정되는 경우, 상기 트렌치(제 1 랜드(4) 사이의 공간에 대응됨)는 보다 균일한 폭/깊이를 가지므로, 제조 공정 동안 가스(에칭제(etchant) 또는 증착 전구체)의 순환을 용이하게 한다.
도 3a에 도시된 실시예에서, 제 1 랜드(4)를 구성하는 상기 돌기는 다양한 형상으로 형성될 수 있다. 다음은 원통형, 평행육면체형, 피라미드형, 정방형, 또는 십자형, 삼각대형 또는 기타 회전 대칭형의 형태로 (제 1 주 표면(2a)과 평행한 평면 내에서) 단면 형상을 갖는 제 1 랜드(4)에 대한 일부 예시적인 형상의 비제한적 목록이다. 더욱이, 제 1 랜드(4)가 회전 대칭 형상을 갖는 것이 필수적인 것은 아니며; 상기 텍스처는 예를 들어 선형 벽에 의해 분리된 단순 병렬 선형 트렌치를 포함할 수 있다. 선형 벽에 의해 분리된 병렬 선형 트렌치를 사용한 실시형태에서, 상기 트렌치가 교차하여 연속적인 트렌치를 형성하는 경우 제조공정 동안 가스(에칭제 또는 증착 전구체)의 순환이 촉진된다.
제 1 트렌치(3)는 상기 베이스층의 제 1 주 표면(2A)에 대해 90° 이하의 각도로 연장될 수 있는 측벽(3s)을 갖는다. 이러한 방식으로 각진(angled) 측벽에 의해, 제 1 랜드(4)는 일정한 단면을 가지거나 베이스층(2)의 기반 레벨(2R)로부터 멀어지는 방향으로 연장됨에 따라 다소 테이퍼질 수 있다. 이러한 유형의 형상은 제 1 랜드(4) 및 제 1 트렌치(3) 상에 커버층 재료(후술됨)가 증착될 때 균일한 층의 생성을 용이하게 하고, 양호한 정합성은 상기 커버층에서 생성된 공극률의 균일성을 촉진하는 역할을 한다.
도 3b에 도시된 제 2 패터닝 접근법에 따르면, 상기 텍스처 피처는 베이스층(2)의 두께 방향으로 내려가는 다수의 불연속적 트렌치를 갖는 연속적 랜드 영역(4)으로 구성된다. 도 3b는 매우 개략적이며, 실제로는, 제 1 트렌치(3)의 입구가 (후술하는 커버층의 균일한 증착을 촉진하기 위해) 도시된 것보다 더 크게 개방될 것이다. 불연속적 트렌치의 형상 및 간격은 특별히 제한되지 않는다. 그러나, 트렌치의 단면적이 트렌치의 길이를 따라 실질적으로 일정할 때, 이는 랜드 영역(4) 및 불연속적 트렌치 상에 증착된 커버층에서 정합성을 촉진하는데 도움이 된다.
도 3a에 도시된 패터닝 접근법은 연속적 트렌치를 사용하고, 불연속적 트렌치와 관련된 도 3b의 경우와 비교하여, 에칭 공정 동안 가스 순환이 개선되고, 또한 제 1 랜드(4)와 제 1 트랜치 상에 증착된 커버층의 정합성이 개선되는 장점을 갖는다.
도 2는 본 발명의 실시예에 따른 기판의 일부 단면을 개략적으로 나타내는 도면이다. 도 2에서 알 수 있는 바와 같이, 커버층(12)은 베이스층(2)의 제 1 주 표면(2a) 상에 형성되고 제 1 트렌치(3) 및 제 1 랜드(4)를 균일하게 덮는다. 도 4는 커버층(12)의 구조가 이해될 수 있도록 커버층(12) 일부의 확대한 도면을 도시한다. 도 4(a)는 사시도를 나타내는 도면이고, 도 4(b)는 단면도를 나타내는 도면이다. 도 4(c)는 측면에서 본 커버층(12)의 TEM 고해상도 이미지이고, 도 4(d)는 위에서 본 커버층(12)의 이미지이다.
제 2 트렌치(13) 및 제 2 랜드(14)로 구성되는 텍스처 피처는 베이스층(2)으로부터 이격된 커버층(12)의 표면(12A)에 형성된다. 제 2 트렌치(13) 및 제 2 랜드(14)는 비교적 작은 크기의 텍스처 피처, 즉 베이스층(2)의 텍스처 피처보다 작은 크기이다. 다시 말해서, 커버층(12)의 텍스처 피처의 크기(즉, 제 2 트렌치(13)의 직경 및 제 2 트렌치(13)의 높이)는 베이스층(2)의 텍스처 피처의 치수보다 작다.
이하의 설명에서는, 상기 베이스층으로부터 이격된 커버층(12)의 표면(12A)의 상기 텍스처 피처는 나노미터인 피처, 즉, 나노미터 정도의 치수를 갖는 트렌치 및 랜드, 예를 들어 AAO에 형성된 기공인 것으로 가정한다. 그러나, 본 발명은 커버층(12)의 비교적 작은 크기의 텍스처 피처가 나노미터인 경우에 제한되지는 않는다. 그럼에도 불구하고, 커버층(12)의 표면(12A)의 텍스처 피처는 마이크로미터 이하인 것이 바람직하고, 나노미터인 것이 더욱 바람직하다. 마찬가지로, 본 발명은 제 2 트렌치가 양극 산화 공정에 의해 형성되는 경우로 제한되지 않으며, 다른 공정이 사용될 수 있다(예를 들어, 이방성 에칭(anisotropic etching)).
커버층(12)을 형성하기 위해 양극 산화된 재료의 두께가 약 10 또는 15μm보다 큰 경우에는 전술한 바와 같이 문제가 발생할 수 있지만, 사전 양극 산화(pre-anodization) 재료층을 지나치게 얇게 형성하는 것은 최종 구조에서 얻어질 수 있는 전체 표면적을 제한하기 때문에 바람직하지 않다. 소정의 애플리케이션에 있어서, 다단 텍스처링된 기판의 제조가 완료될 때 상당한 표면적이 얻어지도록 커버층(12)의 두께를 5μm 이상으로 설정하는 것이 유리하다.
베이스층(2)의 텍스처 피처는 도 5a를 참조하여 기술되는 바와 같이 차감식 방법을 사용하여 생성될 수 있다. 보다 구체적으로, 본 발명의 차감식 접근법에 따르면, 예를 들어 제 1 랜드(4) 및 제 1 트렌치(3)의 원하는 패터닝을 얻기 위해 리소그래피 기술(lithographic techniques)을 사용하여 상기 베이스층을 에칭함으로써, 모놀리식 베이스층(2)에 텍스처 피처가 형성된다. 이 경우, 공통층이 제 1 랜드를 형성하고 또한 상기 랜드가 연장되는 기반 부분을 형성하는 한 베이스층(2)은 "모놀리식"이지만, 이는 하나 이상의 추가층이 베이스층(2) 상에 적층될 수 있는 가능성을 배제하지는 않는다.
대안적으로, 베이스층(2)의 텍스처 피처는 도 5b를 참조하여 기술되는 바와 같은 추가식 방법을 사용하여 제조될 수 있다. 보다 구체적으로, 본 발명의 추가식 접근법에 따르면, 원하는 텍스처 피처를 갖는 베이스층(2)은 제 2 서브 베이스층(2b)이 형성되는 실질적으로 평면 형상(또는 적어도 실질적으로 평평한, 텍스처링되지 않은 표면)을 갖는 제 1 서브 베이스층(2a)을 사용하여 제조된다. 제 2 서브 베이스층(2b)의 일부는 제 1 랜드(4)를 형성한다. 제 2 서브 베이스층(2b)은, 예를 들어, 제 1 서브 베이스층(2a) 상에 연속층으로 증착된 다음 제 1 랜드(4)를 남기도록 에칭될 수 있다. 도 5b는 2개의 서브 베이스층(2a, 2b)이 있는 경우를 도시하지만, 비교적 큰 크기의 원하는 텍스처가 3개 이상의 서브 베이스층을 사용하여 생성될 수 있다는 것이 이해될 수 있다.
도 2, 도 5a 및 도 5b에 도시된 실시예에서, 추가층(additional layers, 10 및 11)이 베이스층(2)과 커버층(12) 사이에 개재된다. 추가층(10)은 베이스층(2)과 커버층(12)의 재료 간의 접착을 촉진하기 위해 사용될 수 있는 금속층이다. 이러한 금속층(10)은 또한 전기적 상호 연결을 구현하는 역할을 할 수 있다. 금속층(10)에는 알루미늄, 티타늄 또는 구리를 포함하지만, 이에 제한되지 않는 다양한 재료가 사용될 수 있다.
추가층(11)은, 양극 산화 공정 동안 상기 커버층 내에 제 2 트렌치(13)가 형성되는 본 발명의 예시적인 실시예에서, 커버층(12) 내에 형성된 기공의 깊이를 제어하는 역할을 하는 양극 산화 정지층(anodization stop layer)이다. 상기 양극 산화 정지층에는 티타늄 또는 텅스텐이 포함되지만, 이에 제한되지 않는 다양한 재료가 사용될 수 있다. 양극 산화 정지층(11)에 관한 추가 정보는 도 10을 참조하여 기술되는 제조 방법과 관련하여 아래에 제시된다.
추가층(10, 11)과는 다른 층(또는 여분의 층)이, 베이스층(2) 및 커버층(12)을 형성하는데 사용된 재료에 따라 및/또는 커버층(12)을 형성하는데 사용된 제조기술에 따라, 베이스층(2)과 커버층(12) 사이에 개재될 수 있다. 마찬가지로, 추가층(10 및 11)은 적절한 경우 생략될 수 있다.
베이스층(2)의 텍스처 피처의 치수가 달성될 수 있는 표면적 확대 정도에 어떤 영향을 미치는지를 평가하기 위해 시뮬레이션이 수행되었다.
첫 번째 세트의 시뮬레이션은, 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 1의 값을 가지며(여기서 D는 2개의 인접한 제 1 랜드(4)를 덮는 커버층(12)의 대향 표면 사이의 빈 공간의 크기이고, H는 제 1 랜드(4)의 높이이다), a) 제 1 랜드의 높이(H) (또는 제 1 트렌치의 깊이) 및 b) 제 1 랜드(4)의 폭(W) (또는 인접한 트렌치 사이의 간격)에 대해 상이한 값이 사용되는 경우에 달성될 수 있는 표면적 확대 비율을 계산하였다.
아래의 표 1은 이러한 첫 번째 세트의 시뮬레이션의 결과를 나타내고, 표면적 확대 비율을 가능한 최대화하는 낙관적 계산식에 따라 결정된 표면적 확대 값인 "확대 최대값"뿐만 아니라, 표면적 확대 비율을 가능한 최소화하는 비관적 계산식에 따라 결정된 표면적 확대 값인 "확대 최소값"을 포함한다. 표 1에 포함된 높이 및 폭 값은 마이크로미터로 표시된다.
Figure pct00001
표 1에서 회색으로 음영 처리되지 않은 셀은, 표면 확대의 측면에서 상당한 개선을 제공하고 공정 및/또는 견고성의 관점에서 보다 현실적인 베이스층의 기하학적 구조를 제공하는 폭과 높이 값의 조합에 대응된다. 따라서, 상기 셀은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 1의 값을 갖는 경우에, 바람직한 폭 및 높이 값의 조합에 대응된다.
표 1에서 단일의 굵은 테두리는, 표면 확대 측면에서 특히 중요한 이점을 제공하고, 공정 및 견고성 관점에서 현실적인 베이스층의 기하학적 구조를 제공하는 폭과 높이 값의 조합에 대응되는 6개의 셀 그룹을 둘러싸고 있다. 따라서, 이들 6개의 셀은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 1의 값을 갖는 경우에, 폭 및 높이 파라미터에 대한 보다 바람직한 설정 범위에 대응된다.
표 1에서 이중의 굵은 테두리는, 공정 및 견고성 관점에서 현실적으로 허용 가능한 높이/폭 비율에 대한 최대 확대를 제공하는 폭과 높이 값의 조합에 해당하는 단일 셀을 둘러싸고 있다. 따라서, 이러한 단일 셀은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 1의 값을 갖는 경우, 공정에 최적이라고 현재 간주되는 설정에 대응된다.
두 번째 세트의 시뮬레이션은, 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 0.5의 값을 가지며, a) 제 1 랜드의 높이(H) (또는 제 1 트렌치의 깊이) 및 b) 제 1 랜드(4)의 폭(W)에 대해 상이한 값이 사용되는 경우에 달성될 수 있는 표면적 확대 비율을 계산하였다.
아래의 표 2는 두 번째 세트의 시뮬레이션의 결과를 보여주며, 표 1에서와 같이, 낙관적 및 비관적 계산식에 따라 결정된 "확대 최대값" 및 "확대 최소값"을 각각 보여준다. 표 1에서와 같이, 표 2에서 높이 및 폭 값은 마이크로미터로 표시된다.
Figure pct00002
표 2에서 회색으로 음영 처리되지 않은 셀은, 표면 확대의 측면에서 상당한 개선을 제공하고 공정 및/또는 견고성의 관점에서 보다 현실적인 베이스층의 기하학적 구조를 제공하는 폭과 높이 값의 조합에 해당한다. 따라서 이들은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2)에 형성되고, 비율 R=D/H가 0.5의 값을 갖는 경우에, 바람직한 폭 및 높이 값의 조합에 대응된다.
표 2에서 단일의 굵은 테두리는, 표면 확대 측면에서 특히 중요한 이점을 제공하고, 공정 및 견고성 관점에서 현실적인 베이스층의 기하학적 구조를 제공하는 폭과 높이 값의 조합에 대응되는 6개의 셀 그룹을 둘러싸고 있다. 따라서, 이들 6개의 셀은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 0.5의 값을 갖는 경우에, 폭 및 높이 파라미터에 대한 보다 바람직한 설정 범위에 대응된다.
표 2에서 이중의 굵은 테두리는, 공정 및 견고성 관점에서 현실적으로 허용 가능한 높이/폭 비율에 대한 최대 확대를 제공하는 폭과 높이 값의 조합에 대응되는 단일 셀을 둘러싸고 있다. 따라서, 이러한 단일 셀은 10μm 두께의 AAO 커버층이 텍스처링된 베이스층(2) 상에 형성되고, 비율 R=D/H가 0.5의 값을 갖는 경우, 공정에 최적이라고 현재 간주되는 설정에 대응된다.
표 1 및 표 2에서, 낙관적 계산을 고려할 때, 제 1 랜드(4)의 높이를 적어도 1μm로 설정함으로써, 1.0 이상의 표면적 확대 비율이 얻어질 수 있음을 알 수 있다.
표 1 및 표 2에서, 낙관적 및 비관적 계산을 모두 고려할 때, 제 1 랜드(4)의 폭을 0.5-256μm의 범위로 설정하고 제 1 랜드(4)의 높이를 0.5-256μm 범위로 설정함으로써, 1.0 이상의 표면적 확대 비율이 얻어질 수 있음을 알 수 있다. 상기 제 1 랜드의 폭이 1μm 이상일 때 구조의 기계적 강도가 향상된다. 제 1 랜드(4)의 폭을 2-8μm의 범위로 설정하고 제 1 랜드(4)의 높이를 16.0-64.0μm의 범위로 설정함으로써, 개선된 표면적 확대 비율과 구조의 기계적 견고성 간의 양호한 절충이 얻어질 수 있다.
본 발명의 소정 실시예에서, 상기 커버층의 두께는 5μm보다 크고, 상기 제 1 랜드의 폭은 1μm보다 크며, 비율 R은 0.5보다 크다. 이러한 범위의 조합을 고려함으로써, 다단 텍스처링된 기판을 생산하는 제조공정의 수율이 향상된다.
본 발명의 소정 실시예에서, 비율 R=D/H가 0.5 내지 3.0의 범위로 설정된다. 비율 R이 0.5 이상으로 설정되는 경우, 커버층 아래에 있는 제 1 랜드 및 제 1 트렌치의 형상과 정합하는 커버층을 형성하는 능력이 향상된다. 비율 R이 3.0을 초과하는 경우, 표면적 확대의 이득은 무시할 수 있다.
본 발명의 실시예에 따른 다단 텍스처링된 기판은 다양한 전기/전자 소자를 제조하는데 사용될 수 있다. 일반적으로, 이러한 소자를 제조하는 공정은 커버층(12)의 표면(12A)을 기능화하는 단계, 즉, 표면(12A) 상에 하나 이상의 층을 형성하는 단계를 포함한다.
도 6은 베이스층으로부터 이격된 커버층(22)의 표면 상에 박막층(26)을 제공함으로써 생성될 수 있는 첫 번째 구조를 도시한다. 도 6 내지 8은 커버층의 일부만을 간략한 형태로 도시한 것이고, 베이스층(2)은 나타내지 않는다. 이러한 실시예에서, 커버층(22)은 전기적으로 전도성이고, 박막층(26)은 커버층(22)의 제 2 트렌치 및 제 2 랜드 상에 제공되어 이들을 규일하게 덮는다. 타겟 어플리케이션(target application)에 따라 박막층(26)은 전기적 절연성 또는 전기적 전도성일 수 있고, 박막층(26)의 재료(및 그 두께)는 그에 따라 선택될 수 있다. 박막층(26)은 상기 커버층 및 상기 박막층의 재료와 상기 제 2 트렌치의 치수에 적합한 공정에 의해 커버층(22) 상에 형성될 수 있다. 예를 들어, ALD가 사용될 수 있다.
도 6의 구조는, 예를 들어, 화학 센서 소자를 형성하기 위해 사용될 수 있다. 이러한 경우에 박막층(26)은 타겟 화학종의 분자가 흡착되는 재료로 형성될 수 있다.
도 7은 베이스층으로부터 이격된 커버층(22)의 표면 상에 박막층(26 및 27)을 제공함으로써 생성될 수 있는 두 번째 구조를 도시한다. 이러한 실시예에서 커버층(22)은 전기적으로 전도성이고, 박막층(26 및 27)은 커버층(22)의 제 2 트렌치 및 제 2 랜드 상에 제공되어 이들을 균일하게 덮는다. 이러한 실시예에서 박막층(26)은 전기적으로 절연성이고, 박막층(27)은 전기적으로 전도성이다. 이러한 방식으로 3D 용량성 구조가 형성된다. 상기 용량성 구조의 하부 전극에 연결되는 단자(23)가 제공될 수 있다. 도 7은 마치 단자(23)가 커버층(22)과 물리적으로 접촉된 것처럼 나타나 있지만, 실제로 단자(23)는 상기 베이스층에 부착되고, 상기 용량성 구조의 하부 전극에 전기적으로 연결된다. 상기 용량성 구조의 상부 전극에 연결되는 단자(24)가 제공될 수 있다. 박막층(26, 27)의 재료와 이러한 층의 두께는 상기 용량성 구조의 원하는 용량에 따라 선택될 수 있다. 박막층(26, 27)은 상기 커버층 및 상기 박막층의 재료와 상기 제 2 트렌치의 치수에 적합한 공정에 의해 커버층(22) 상에 형성될 수 있다. 예를 들어, ALD가 사용될 수 있다.
도 8은 베이스층으로부터 이격된 커버층(32)의 표면상에 3개의 박막층(36, 37 및 38)의 스택을 제공함으로써 생성될 수 있는 세 번째 구조를 도시한다. 이러한 실시예에서, 커버층(32)은 전기적으로 절연성이고, 박막층(36, 37, 38)의 스택은 커버층(32)의 제 2 트렌치 및 제 2 랜드 상에 제공되어 이들을 균일하게 덮는다. 이러한 실시예에서 박막층(36)은 전기적으로 전도성이고, 박막층(37)은 전기적으로 절연성(즉, 유전체)이며, 박막층(38)은 전기적으로 전도성이다. 이러한 방식으로, 전도층(36)이 하부 전극이고, 절연층(37)이 유전체이며, 전도층(38)이 상부 전극인 3D 용량성 구조가 형성된다.
도 8 구조의 변형으로, 전도층(36)이 양극 산화 정지층 아래의 금속층과 접촉하도록 양극 산화 정지층 상에 형성된 산화물을 선택적으로 용해함으로써 기공의 바닥에서 전기적 접촉이 이루어질 수 있다.
상기 용량성 구조의 하부 전극에 연결되는 단자(33)가 제공될 수 있다. 도 8은 마치 단자(33)가 하부 전극/전도층(38)과 물리적으로 접촉된 것처럼 나타나 있지만, 실제로 단자(33)는 베이스층에 부착되며, 상기 용량성 구조의 하부 전극에 전기적으로 연결된다. 상기 용량성 구조의 상부 전극에 연결되는 단자(34)가 제공될 수 있다. 박막층(36, 37, 38)의 재료와 이러한 층의 두께는 상기 용량성 구조의 원하는 용량에 따라 선택될 수 있다. 박막층(36, 37, 38)은 상기 커버층 및 상기 박막층의 재료와 상기 제 2 트렌치의 치수에 적합한 공정에 의해 커버층(32) 상에 형성될 수 있다. 예를 들어, ALD가 사용될 수 있다.
도 9는 본 발명의 실시예에 따라 기판을 사용하여 제조될 수 있는 패키지형 시스템(SIP)(100)를 도시하고, 기판(120)은 하나 또는 다수의 용량성 소자(는 물론, 선택적으로 다양한 추가 구성요소, 예를 들어, 수동소자(passive components), 상호 연결(interconnect) 등)를 구현할 수 있다.
도 9의 SIP(100)에서, 본 발명의 실시예에 따른 기판(120)은 리드 프레임(lead frame)일 수 있는 실장 기판(mounting substrate, 130)에 플립칩 본딩(flip-chip bond)된다. 집적회로(115)를 포함하는 액티브 다이(active die, 110)는 기판(120)에 플립칩 본딩된다. 따라서, 본 발명에 따른 기판(120)은 집적회로(115)와 일체화된다.
도 10은 본 발명의 실시예에 따라 다단 텍스처링된 기판의 제조방법을 도시한다. 도시된 방법은 복수의 제 1 트렌치(3)와 개재된 제 1 랜드(4)를 형성하는 제 1 주 표면(2A)을 갖는 베이스층(2)을 형성하는 단계(S1)를 포함한다. 베이스층(2)이 형성되면, 제 1 트렌치(3)와 제 1 랜드(4)를 균일하게 덮도록 베이스층(2)의 제 1 주 표면(2A) 상에 커버층(12)이 형성된다(S2). 상기 베이스층의 제 1 주 표면(2A)으로부터 이격된 상기 커버층의 표면(12A)은 상기 제 1 트렌치 및 상기 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치(13) 및 개재된 제 2 랜드(14)를 포함한다.
베이스층(2)의 텍스처는 다양한 방식으로, 예를 들어, 전술한 차감식 방법 또는 추가식 방법을 사용하여 형성될 수 있다.
커버층(12) 표면(12A)의 텍스처는 다양한 방식으로 생성될 수 있다. 하나의 예시적인 제조공정에서, 베이스층(2)의 제 1 트렌치(3) 및 제 1 랜드(4)를 균일하게 덮도록 알루미늄층이 증착된 다음, 양극 산화 공정이 수행되어 알루미늄층에 기공을 생성한다. 도 2의 층(11)과 같은 양극 산화 정지층이 상기 알루미늄층의 증착 전에 증착되는 경우, 산화물층(예를 들어, TiOx, WOx 등)이 각각의 기공의 바닥에 형성된다. 원하는 경우, 예를 들어, 칼륨계 또는 나트륨계 완충 에칭 용액을 사용하여, 기공의 측벽에 Al2O3을 남기면서 기공의 바닥에서 산화물을 에칭하는 선택적 에칭 공정이 수행될 수 있다. 도 2의 층(10)과 같은 금속층이 양극 산화 정지층(11) 아래에 있는 경우, 이러한 접근법은 기공의 바닥에서 금속층(10)에 대한 전기적 연결이 이루어질 수 있게 한다.
본 발명이 소정의 특정 실시예를 참조하여 기술되었지만, 본 발명은 특정 실시예의 특수성에 의해 제한되지 않는 것으로 이해될 것이다. 첨부된 청구 범위 내에서 특정 실시예에 수많은 변형, 수정 및 개발이 이루어질 수 있다.

Claims (14)

  1. 복수의 제 1 트렌치(3)와 개재된 제 1 랜드(4)를 형성하는 제 1 주 표면(2A)을 갖는 베이스층(2)을 포함하는 기판(1)에 있어서,
    상기 기판은 상기 베이스층(2)의 상기 제 1 주 표면(2A) 상에 제공되며, 상기 제 1 트렌치(3) 및 제 1 랜드(4)를 실질적으로 균일하게 덮는 5μm보다 큰 두께의 커버층(12)을 포함하며,
    상기 베이스층의 상기 제 1 주 표면(2A)으로부터 이격된 상기 커버층의 표면(12A)은 상기 제 1 트렌치 및 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치(13) 및 개재된 제 2 랜드(14)를 포함하고,
    상기 제 1 랜드(4)의 두께(T)는 1μm보다 크며,
    비율 R=D/H가 0.5보다 크고, 여기서 D는 2개의 인접한 제 1 랜드(4)를 덮는 상기 커버층(12)의 표면 사이의 빈 공간의 크기이며, H는 상기 제 1 랜드(4)의 높이인
    기판(1).
  2. 제1항에 있어서, 상기 비율 R=D/H가 3.0 이하인 기판(1).
  3. 제1항 또는 제2항에 있어서, 상기 제 1 트렌치(3)는 상기 베이스층의 상기 제 1 주 표면(2A)에 대해 90° 이하의 각도로 연장되는 측벽(3s)을 갖는 기판(1).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제 1 트렌치(3)는 자신과 교차하는 연속적인 윤곽을 상호 연결하고 형성하는 기판(1).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 커버층(12)은 양극 산화된 층이고 상기 제 2 트렌치는 상기 양극 산화된 층 내의 기공(13)인 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 커버층(22)은 전기적으로 전도성이고, 제 1 박막층(26)은 상기 커버층(22)의 상기 제 2 트렌치(13) 및 제 2 랜드(14) 상에 제공되어 이들을 실질적으로 균일하게 덮으며, 상기 제 1 박막층(26)은 전기적으로 절연성이거나 또는 전기적으로 전도성인
    기판.
  7. 제6항에 있어서, 상기 제 1 박막층(26)은 전기적으로 절연성이고, 제 2 박막층(27)은 상기 제 1 박막층(26) 상에 제공되어 이를 실질적으로 균일하게 덮으며, 상기 제 2 박막층(27)은 전기적으로 전도성인 기판.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 커버층(32)은 전기적으로 절연성이고, 3개 박막층(36-38)의 스택은 상기 제 2 트렌치(13) 및 제 2 랜드(14) 상에 제공되어 이들을 실질적으로 균일하게 덮으며, 상기 스택의 제 1 층(36)은 전기적으로 전도성이며, 상기 스택의 제 2 층(37)은 전기적으로 절연성이고, 상기 스택의 제 3 층(38)은 전기적으로 전도성인 기판.
  9. 제8항에 있어서, 상기 제 2 트렌치(13)의 바닥을 통해 상기 스택의 상기 제 1 층(36)에 전기적 접촉이 이루어지는 기판.
  10. 제7항 또는 제8항에 따른 기판을 포함하는 용량성 소자.
  11. 집적회로(115)와 모놀리식 방식으로 일체화된, 제1항 내지 제9항 중 어느 한 항에 따른 기판(120) 또는 제11항에 따른 용량성 소자를 포함하는 패키지형 시스템(SIP) 모듈(100).
  12. 제7항에 따른 기판을 포함하는 화학 센서 소자에 있어서,
    상기 제 1 박막층(26)은 선택된 분자를 흡착하도록 구성된 화학 감지층인 화학 센서 소자.
  13. 기판 제조방법에 있어서,
    복수의 제 1 트렌치(3)와 개재된 제 1 랜드(4)를 형성하는 제 1 주 표면(2A)을 갖는 베이스층(2)을 형성하는 단계(S1), 및
    상기 제 1 트렌치(3) 및 제 1 랜드(4)를 실질적으로 균일하게 덮도록 상기 베이스층(2)의 상기 제 1 주 표면(2A) 상에 커버층(12)을 형성하는 단계(S2)
    를 포함하고,
    상기 베이스층의 상기 제 1 주 표면(2A)으로부터 이격된 상기 커버층의 표면(12A)은 상기 제 1 트렌치 및 제 1 랜드보다 작은 크기로 규정된 복수의 제 2 트렌치(13) 및 개재된 제 2 랜드(14)를 포함하는
    기판 제조방법.
  14. 제13항에 있어서, 상기 베이스층(2)을 형성하는 단계는 상기 제 1 트렌치(3) 및 제 1 랜드(4)를 형성하기 위해 상기 베이스층의 주 표면을 에칭하는 단계, 또는 제 1 서브 베이스층(2a) 상에 제 2 서브 베이스층(2b)을 제공하는 단계를 포함하고,
    상기 제 1 랜드(4) 및 상기 제 1 트렌치의 측벽(3s)은 상기 제 2 서브 베이스층(2b)의 일부에 의해 형성되는 기판 제조방법.
KR1020207003643A 2017-07-10 2018-07-10 용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판 KR20200020949A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17305897.5A EP3428955A1 (en) 2017-07-10 2017-07-10 Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
EP17305897.5 2017-07-10
PCT/EP2018/068632 WO2019011901A1 (en) 2017-07-10 2018-07-10 SUBSTRATES USING SURFACE AREA AMPLIFICATION FOR USE IN THE MANUFACTURE OF CAPACITIVE ELEMENTS AND OTHER DEVICES

Publications (1)

Publication Number Publication Date
KR20200020949A true KR20200020949A (ko) 2020-02-26

Family

ID=59485302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207003643A KR20200020949A (ko) 2017-07-10 2018-07-10 용량성 소자와 기타 장치의 제조에 사용하기 위해, 표면적 확대를 사용하는 기판

Country Status (6)

Country Link
US (2) US11087927B2 (ko)
EP (2) EP3428955A1 (ko)
KR (1) KR20200020949A (ko)
CN (1) CN110892497B (ko)
TW (1) TWI767026B (ko)
WO (1) WO2019011901A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020236044A1 (en) * 2019-05-17 2020-11-26 Saab Ab Capacitor in monolithic integrated circuit
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
CN113497006A (zh) * 2020-03-20 2021-10-12 中芯国际集成电路制造(北京)有限公司 电容结构及其形成方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5481084A (en) * 1991-03-18 1996-01-02 Aluminum Company Of America Method for treating a surface such as a metal surface and producing products embodying such including lithoplate
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
EP0931859B1 (en) * 1996-08-26 2008-06-04 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
EP1028441A4 (en) * 1998-06-09 2006-12-13 Showa Denko Kk ELECTRODEFOLDER FOR FIXED ELECTROLYTE CONDENSER, MANUFACTURING METHOD AND FIXED ELECTROLYTE CONDENSER
US6033982A (en) * 1998-09-08 2000-03-07 Advanced Micro Devices, Inc. Scaled interconnect anodization for high frequency applications
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
KR100313490B1 (ko) * 1999-11-06 2001-11-15 윤종용 스토리지 전극 내부에만 반구형 실리콘 알갱이(에이치에스 지) 실리콘을 가지는 반도체 장치의 실린더형커패시터 형성 방법
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
US6459565B1 (en) * 2001-06-11 2002-10-01 Kemet Electronics Corporation Surface mount aluminum capacitor having anode foil anodized in an aqueous phosphate solution
AU2002359470A1 (en) * 2001-11-26 2003-06-10 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
JP2004225113A (ja) * 2003-01-23 2004-08-12 Kobe Steel Ltd 耐腐食性及び耐プラズマ性に優れたＡｌ合金部材
CN1264211C (zh) * 2003-02-28 2006-07-12 茂德科技股份有限公司 沟槽式电容及其形成方法
US7323230B2 (en) * 2004-08-02 2008-01-29 Applied Materials, Inc. Coating for aluminum component
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US20060189071A1 (en) * 2005-02-22 2006-08-24 Grant Robert W Integrated circuit capacitor and method of manufacturing same
FR2885452A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comprenant au moins un condensateur et procede de formation de condensateur
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法
CN101484976B (zh) * 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
US20100219079A1 (en) * 2006-05-07 2010-09-02 Synkera Technologies, Inc. Methods for making membranes based on anodic aluminum oxide structures
JP4800860B2 (ja) * 2006-06-16 2011-10-26 富士フイルム株式会社 微細構造体の製造方法および微細構造体
WO2008034471A1 (en) * 2006-09-22 2008-03-27 Istanbul Teknik Universitesi Method for the preparation of nanostructures and nanowires
US7898658B2 (en) * 2007-01-23 2011-03-01 The Regents Of The University Of California Platform for chemical and biological sensing by surface-enhanced Raman spectroscopy
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US8958070B2 (en) * 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
JP2009037706A (ja) * 2007-08-02 2009-02-19 Canon Inc 構造体及びその製造方法
JP5294048B2 (ja) * 2007-12-05 2013-09-18 富士電機株式会社 アルミナナノホールアレー及び磁気記録媒体の作製方法
US20100159273A1 (en) * 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US9624101B2 (en) * 2010-10-21 2017-04-18 Hewlett-Packard Development Company, L.P. Article with controlled wettability
TWI456195B (zh) * 2011-01-27 2014-10-11 Univ Nat Cheng Kung 生醫及微奈米結構物質感測晶片及其製備方法
US20140202868A1 (en) * 2013-01-23 2014-07-24 Asian Institute Of Technology System and method of anodized aluminum oxide nano-porous membrane preparation
US8993404B2 (en) * 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
US9076594B2 (en) * 2013-03-12 2015-07-07 Invensas Corporation Capacitors using porous alumina structures
KR20150129660A (ko) * 2013-03-14 2015-11-20 어플라이드 머티어리얼스, 인코포레이티드 기판 상의 고순도 알루미늄 탑 코트
FR3012664B1 (fr) * 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
US9076790B1 (en) * 2014-01-09 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap forming techniques based on anodic alumina for interconnect structures
WO2015171180A1 (en) * 2014-05-05 2015-11-12 Apple Inc. Methods for forming defect-free anodized parts
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
US10781529B2 (en) * 2015-10-30 2020-09-22 Apple Inc. Anodized films with pigment coloring
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US10480093B2 (en) * 2017-05-12 2019-11-19 United Technologies Corporation Sealing process for an anodized aluminum-alloy surface
US10068184B1 (en) * 2017-10-27 2018-09-04 International Business Machines Corporation Vertical superconducting capacitors for transmon qubits
US20200161171A1 (en) * 2018-11-16 2020-05-21 Applied Materials, Inc. Scaled liner layer for isolation structure

Also Published As

Publication number Publication date
US20210335552A1 (en) 2021-10-28
EP3428955A1 (en) 2019-01-16
WO2019011901A1 (en) 2019-01-17
TWI767026B (zh) 2022-06-11
US11538637B2 (en) 2022-12-27
US11087927B2 (en) 2021-08-10
CN110892497A (zh) 2020-03-17
CN110892497B (zh) 2022-01-07
EP3652764A1 (en) 2020-05-20
TW201923800A (zh) 2019-06-16
US20200185155A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US11538637B2 (en) Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
US8064189B2 (en) Capacitor structure to enhance capacitive density and reduce equivalent series inductance
US10811193B2 (en) Capacitor component
JP2016535441A (ja) 改良型コンデンサを有する構造
JP2016535441A5 (ko)
US7635887B2 (en) Integrated circuit arrangement with capacitor in an interconnect layer and method
US7081383B2 (en) Method for fabricating memory cells and memory cell array
KR102631107B1 (ko) 고 종횡비 보쉬 딥 에칭
US10147548B2 (en) Capacitors using porous alumina structures
US9521794B2 (en) Method for producing a microelectronic device
CN117976608B (zh) 一种三维结构和制备方法
KR102519283B1 (ko) 커패시터 및 그 제조방법
US20220246715A1 (en) Capacitor unit and manufacturing process thereof
TW200919707A (en) DRAM stack capacitor and fabrication method thereof
CN107808875A (zh) 电容器结构及其制造方法
JPH08330533A (ja) 半導体装置及びその製造方法
US7033887B2 (en) Process for producing an integrated electronic circuit that includes a capacitor
CN117976608A (zh) 一种三维结构和制备方法
US20190035558A1 (en) Method of manufacturing a capacitor including dielectric structure formed of sintered body
CN116209350A (zh) 电容器及其制备方法以及半导体器件
CN117545342A (zh) 一种三维电容结构、三维电容器及其制备方法
KR20110108151A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070102781A (ko) 초고용량 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application