CN107808875A - 电容器结构及其制造方法 - Google Patents
电容器结构及其制造方法 Download PDFInfo
- Publication number
- CN107808875A CN107808875A CN201610809126.2A CN201610809126A CN107808875A CN 107808875 A CN107808875 A CN 107808875A CN 201610809126 A CN201610809126 A CN 201610809126A CN 107808875 A CN107808875 A CN 107808875A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- contact window
- dielectric
- capacitor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器结构及其制造方法。此电容器结构配置于介电衬底上,其包括接触窗插塞、杯状的第一电极、电容介电层以及第二电极。接触窗插塞具有第一部分与第二部分。第一部分配置于介电衬底中而与介电衬底中的主动元件连接且突出介电衬底。第二部分位于第一部分上,且第二部分的宽度大于第一部分的宽度。第一电极配置于第二部分上。电容介电层配置于第一电极、暴露于介电衬底外的接触窗插塞以及介电衬底的表面上。第二电极配置于电容介电层上。本发明提供的电容器结构及其制造方法,具有较高的可靠度。
Description
技术领域
本发明涉及一种半导体结构及其制造方法,尤其涉及一种电容器结构及其制造方法。
背景技术
在现今半导体产业中,电容器为相当重要的基本元件。举例来说,金属-绝缘体-金属电容器(MIM电容器)为一种常见的电容器结构,其设计为在作为电极的金属层之间充填介电材料,而使得两相邻的金属层与位于其间的介电材料可形成一个电容器单元。
一般来说,在形成金属氧化物半导体(MOS)晶体管以及与MOS晶体管连接的接触窗插塞之后,进行形成电容器的工艺。上述形成电容器的工艺主要包括以下步骤:在基板上形成介电层,于介电层中形成开口,以及于开口中依序形成下电极、电容介电层与上电极。
然而,随着半导体元件的尺寸持续缩小,在形成上述开口时并不容易形成具有所需深宽比的开口。此外,由于形成于开口中的下电极必须与下方的接触窗插塞连接,随着元件尺寸缩小,开口与接触窗插塞之间的对准也逐渐困难。当开口无法与接触窗插塞对准时,会导致下电极无法完全地形成于接触窗插塞上而产生偏移,进而导致元件可靠度降低的问题。
发明内容
本发明提供一种电容器结构,其具有较高的可靠度。
本发明另提供一种电容器结构的制造方法,其具有较大的工艺裕度(processwindow)。
本发明的电容器结构配置于介电衬底上,其包括接触窗插塞、杯状的第一电极、电容介电层以及第二电极。接触窗插塞具有第一部分与第二部分。第一部分配置于介电衬底中而与介电衬底中的主动元件连接且突出介电衬底。第二部分位于第一部分上,且第二部分的宽度大于第一部分的宽度。第一电极配置于第二部分上。电容介电层配置于第一电极、暴露于介电衬底外的接触窗插塞以及介电衬底的表面上。第二电极配置于电容介电层上。
在本发明的电容器结构的一实施例中,还包括支撑层,其配置于第一电极的外表面上,且邻近第一电极的顶端。
在本发明的电容器结构的一实施例中,上述的支撑层的材料例如为氮化物。
在本发明的电容器结构的一实施例中,上述的电容介电层例如覆盖支撑层的表面。
本发明的电容器结构的制造方法包括以下步骤:于介电衬底上依序形成第一介电层与第二介电层,其中介电衬底中形成有主动元件;于第二介电层、第一介电层与介电衬底中形成与主动元件连接的接触窗插塞,其中接触窗插塞具有第一部分与第二部分,第一部分位于第一介电层与介电衬底中,第二部分位于第二介电层中,且第二部分的宽度大于第一部分的宽度;于第二介电层上形成第三介电层;于第三介电层中形成暴露出部分第二部分的开口;于开口的侧壁与底部上形成第一导电层;移除第一介电层、第二介电层与第三介电层;于暴露于介电衬底外的接触窗插塞与第一导电层的表面上形成电容介电层;以及于电容介电层上形成第二导电层。
在本发明的电容器结构的制造方法的一实施例中,上述在形成第三介电层之后以及在形成所述开口之前,还可以于第三电层上形成第四介电层,且所述开口形成于第四介电层与第三介电层中,以及在形成第一导电层之后以及在移除第一介电层、第二介电层与第三介电层之前,还可以移除部分第四介电层,以于第一导电层的表面上形成支撑层,且电容介电层形成于支撑层的表面上。
在本发明的电容器结构的制造方法的一实施例中,上述的第四介电层的材料例如为氮化物。
在本发明的电容器结构的制造方法的一实施例中,上述的第一介电层、第二介电层与第三介电层的材料例如为氧化物。
在本发明的电容器结构的制造方法的一实施例中,在湿式蚀刻工艺中,第一介电层的蚀刻速率小于第二介电层的蚀刻速率。
在本发明的电容器结构的制造方法的一实施例中,上述接触窗插塞的形成方法包括以下步骤:进行干式蚀刻工艺,以于第二介电层、第一介电层与介电衬底中形成暴露出部分主动元件的第一接触窗开口;进行湿式蚀刻工艺,移除部分第二介电层,以于第二介电层中形成第二接触窗开口,其中第二接触窗开口连接第一接触窗开口,且第二接触窗开口大于第一接触窗开口;以及于第一接触窗开口与第二接触窗开口中形成接触窗插塞材料。
基于上述,在本发明的电容器结构的制造过程中,由于接触窗插塞突出于介电衬底的表面,因此用以容置下电极的开口可以形成为具有较浅的深度。此外,由于所形成的接触窗插塞的上部具有较大的宽度,因此在形成上述开口时,可以使开口较容易形成于接触窗插塞的上方,即形成开口时可以具有较大的工艺裕度。再者,在本发明的电容器结构中,由于接触窗插塞的上部具有较大的宽度,因此增加了上电极与下电极之间的覆盖面积而使电容器具有较高的电容值。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1F为依照本发明实施例所显示的电容器结构的制造流程剖面示意图;
图2显示为由支撑层支撑杯状的导电层的上视示意图。
附图标记:
100:介电衬底;
100a:主动元件;
100b、100c、102、104、116、118、126:介电层;
106、108:接触窗开口;
110:接触窗插塞;
110a:第一部分;
110b:第二部分;
112:阻障层;
114、122、128:导电层;
120:开口;
124:支撑层。
具体实施方式
图1A至图1F为依照本发明实施例所显示的电容器结构的制造流程剖面示意图。首先,请参照图1A,提供介电衬底100。在本实施例中,介电衬底100可以包括硅芯片(未显示)、形成于硅芯片上的主动元件100a、覆盖主动元件100a的介电层100b以及形成于介电层100b上的介电层100c。主动元件100a例如是MOS晶体管。在图1A中,为了清楚起见,并未显示出主动元件100a的实际结构。介电层100b例如为氧化物层。介电层100c例如为氮化物层。
请继续参照图1A,于介电衬底100上依序形成介电层102与介电层104。介电层102的材料例如是氧化物,其形成方法例如是进行化学气相沉积工艺。介电层104的材料例如是氧化物,其形成方法例如是进行化学气相沉积工艺。重要的是,介电层102与介电层104以及介电层100b不相同。详细地说,在后续所进行的湿式蚀刻工艺中,蚀刻液对于介电层102的蚀刻速率必须小于对于介电层104的蚀刻速率,且蚀刻液对于介电层100b的蚀刻速率必须小于对于介电层104的蚀刻速率。接着,对介电层104、介电层102以及介电层100b进行干式蚀刻工艺,移除部分介电层104、部分介电层102以及部分介电层100b,以于介电层104、介电层102以及介电层100b中形成接触窗开口106。接触窗开口106暴露出部分主动元件100a。在本实施例中,主动元件100a例如是MOS晶体管,因此接触窗开口106暴露出MOS晶体管的栅极的一部分。
然后,请参照图1B,进行湿式蚀刻工艺。由于在湿式蚀刻工艺中蚀刻液对于介电层102的蚀刻速率小于对于介电层104的蚀刻速率,且蚀刻液对于介电层100b的蚀刻速率小于对于介电层104的蚀刻速率,因此在蚀刻过程中仅会非常少量地移除部分介电层102以及部分介电层100b,或不移除介电层102以及介电层100b。因此,在进行蚀刻工艺之后,于介电层104中形成了与接触窗开口106连接的接触窗开口108。此外,由于上述湿式蚀刻工艺主要移除部分介电层104,因此所形成的接触窗开口108的宽度会大于接触窗开口106的宽度。也就是说,在本实施例中暴露出部分主动元件100a的接触窗开口具有宽度较大的上部(接触窗开口108)与宽度较小的下部(接触窗开口106)。
请继续参照图1B,于接触窗开口106与接触窗开口108中形成接触窗插塞110。接触窗插塞110的形成方法例如是先于介电层104上形成接触窗插塞材料(填满接触窗开口106与接触窗开口108),然后进行平坦化工艺来移除部分接触窗插塞材料,直到暴露出介电层104。在本实施例中,先共形地形成一层阻障材料,然后于阻障材料上形成导电材料,之后再利用化学机械研磨工艺来移除接触窗开口106与接触窗开口108外的阻障材料与导电材料,以于接触窗开口106与接触窗开口108中形成阻障层112与导电层114。阻障层112a与导电层114构成本实施例中的接触窗插塞110。阻障层112例如是由氮化钛层与钛层所构成的复合层。导电层114的材料例如为钨。因此,接触窗插塞110具有位于接触窗开口106中的第一部分110a与位于接触窗开口108中的第二部分110b,且因此第二部分110b的宽度大于第一部分110a。
接着,请参照图1C,于介电层104上形成介电层116。介电层116覆盖介电层104与接触窗插塞110。介电层116的材料例如是氧化物,其形成方法例如是进行化学气相沉积工艺。此外,在本实施例中,在形成介电层116之后,选择性地于介电层116上形成介电层118。介电层118的材料例如为氮化物,其形成方法例如是进行化学气相沉积工艺。介电层118作为支撑后续所形成的电容器电极的支撑层的材料。然后,进行蚀刻工艺,移除部分介电层118与部分介电层116,以于介电层118与介电层116中形成暴露出部分第二部分110b的开口120。上述的蚀刻工艺例如是干式蚀刻工艺。接着,于开口120中形成导电层122,以做为后续所形成的电容器的下电极。导电层122例如是由氮化钛层与钛层所构成的复合层。导电层122的形成方法例如是先共形地形成一层导电材料层,然后进行回蚀刻工艺(例如干蚀刻制程),移除开口120外的导电材料层。由于导电层122形成于开口120的侧壁与底部上,因此其形状形成为杯状,即后续所形成的电容器具有杯状的下电极。
另一方面,在其他实施例中,在形成介电层116之前,还可以先于介电层104上形成蚀刻终止层,其可防止在以蚀刻工艺形成开口120时第二部分110b受到蚀刻。蚀刻终止层的材料例如是氧化物,其形成方法例如是进行化学气相沉积工艺。
然后,请参照图1D,进行图案化工艺,移除部分介电层118,以于杯状的导电层122的外侧表面上形成支撑层124。支撑层124用以支撑杯状的导电层122,以避免杯状的导电层122倾倒而彼此接触。图2显示为由支撑层支撑杯状的导电层的上视示意图。图1D所显示的剖面图可视为依照图2中的I-I剖面所显示的剖面图。请参照图2,在本实施例中,在进行图案化工艺之后所形成的每一支撑层124可用以支撑8个杯状的导电层122。然而,本发明不限于此,可视实际需求来形成支撑不同数量的杯状的导电层122的支撑层。
接着,请参照图1E,移除介电层116、介电层104以及介电层102。移除介电层116、介电层104以及介电层102的方法例如是进行湿式蚀刻工艺,其所使用的蚀刻液适于移除氧化物。由于介电层116、介电层104以及介电层102皆为氧化物层,且介电层124与介电层100c皆为氮化物层,因此在蚀刻的过程中仅有介电层116、介电层104以及介电层102会被移除。
然后,请参照图1F,于介电衬底100、暴露于介电衬底100外的接触窗插塞110、导电层122以及支撑层124的表面上共形地形成介电层126。介电层126的材料例如为具有高介电常数的介电材料。在本实施例中,介电层126例如是由氧化锆(ZrO2)层、氧化铝(Al2O3)层与氧化锆层所构成的复合介电层。介电层126用以做为电容器的电容介电层。接着,于介电层126上共形地形成导电层128。导电层128例如是由氮化钛层与钛层所构成的复合层。导电层128用以作为电容器的上电极。如此一来,即可完成本实施例的电容器结构。
之后,还可进行后续其他工艺。举例来说,可以形成覆盖介电基板100以及其上结构的电极板。电极板例如是由硅化锗层与钨层所构成的复合结构。
在上述实施例中,由于接触窗插塞110突出于介电衬底100的表面,因此与一般的接触窗插塞110完全位于介电衬底100中的结构相比,本实施例中所形成的开口120可以具有较浅的深度。如此一来,当元件尺寸持续缩小时,用以形成开口120的蚀刻工艺仍可以有效的进行蚀刻而形成所需的开口图案。
此外,在本实施例中,由于所形成的接触窗插塞110具有宽度较大的第二部分110b,因此在形成开口120时,可以使开口120较容易形成于第二部分110b的上方,即形成开口120时可以具有较大的工艺裕度来与接触窗插塞110对准。如此一来,可以使得形成于开口120中的导电层122能够完全形成于第二部分110b上而不会产生偏移,避免了导电层122无法完全形成于第二部分110b上而造成元件可靠度降低的问题。
再者,在本实施例所形成的电容器结构中,作为电容介电层的介电层126与做为上电极的导电层128覆盖于突出于介电衬底100的表面的接触窗插塞110、导电层122,使得突出于介电衬底100的表面的接触窗插塞110与导电层122皆可作为电容器的下电极。由于接触窗插塞110具有宽度较大的第二部分110b,因此增加了上电极与下电极之间的覆盖面积,进而提高了电容器的电容值。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,均在本发明范围内。
Claims (10)
1.一种电容器结构,其特征在于,配置于介电衬底上,所述电容器结构包括:
接触窗插塞,具有第一部分与第二部分,其中所述第一部分配置于所述介电衬底中而与所述介电衬底中的主动元件连接且突出所述介电衬底,所述第二部分位于所述第一部分上,且所述第二部分的宽度大于所述第一部分的宽度;
杯状的第一电极,配置于所述第二部分上;
电容介电层,配置于所述第一电极、暴露于所述介电衬底外的所述接触窗插塞以及所述介电衬底的表面上;以及
第二电极,配置于所述电容介电层上。
2.根据权利要求1所述的电容器结构,其特征在于,还包括支撑层,配置于所述第一电极的外表面上,且邻近所述第一电极的顶端。
3.根据权利要求2所述的电容器结构,其特征在于,所述支撑层的材料包括氮化物。
4.根据权利要求2所述的电容器结构,其特征在于,所述电容介电层覆盖所述支撑层的表面。
5.一种电容器结构的制造方法,其特征在于,包括:
于介电衬底上依序形成第一介电层与第二介电层,其中所述介电衬底中形成有主动元件;
于所述第二介电层、所述第一介电层与所述介电衬底中形成与所述主动元件连接的接触窗插塞,其中所述接触窗插塞具有第一部分与第二部分,所述第一部分位于所述第一介电层与所述介电衬底中,所述第二部分位于所述第二介电层中,且所述第二部分的宽度大于所述第一部分的宽度;
于所述第二介电层上形成第三介电层;
于所述第三介电层中形成开口,所述开口暴露出部分所述第二部分;
于所述开口的侧壁与底部上形成第一导电层;
移除所述第一介电层、所述第二介电层与所述第三介电层;
于暴露于所述介电衬底外的所述接触窗插塞与所述第一导电层的表面上形成电容介电层;以及
于所述电容介电层上形成第二导电层。
6.根据权利要求5所述的电容器结构的制造方法,其特征在于,在形成第三介电层之后以及在形成所述开口之前,还包括于所述第三介电层上形成第四介电层,且所述开口形成于所述第四介电层与所述第三介电层中,以及在形成所述第一导电层之后以及在移除所述第一介电层、所述第二介电层与所述第三介电层之前,还包括移除部分第四介电层,以于所述第一导电层的表面上形成支撑层,且所述电容介电层形成于所述支撑层的表面上。
7.根据权利要求6所述的电容器结构的制造方法,其特征在于,所述第四介电层的材料为氮化物。
8.根据权利要求7所述的电容器结构的制造方法,其特征在于,所述第一介电层、所述第二介电层与所述第三介电层的材料为氧化物。
9.根据权利要求5所述的电容器结构的制造方法,其特征在于,在湿式蚀刻工艺中,所述第一介电层的蚀刻速率小于所述第二介电层的蚀刻速率。
10.根据权利要求9所述的电容器结构的制造方法,其特征在于,所述接触窗插塞的形成方法包括:
进行干式蚀刻工艺,以于所述第二介电层、所述第一介电层与所述介电衬底中形成第一接触窗开口,所述第一接触窗开口暴露出部分所述主动元件;
进行湿式蚀刻工艺,移除部分所述第二介电层,以于所述第二介电层中形成第二接触窗开口,其中所述第二接触窗开口连接所述第一接触窗开口,且所述第二接触窗开口大于所述第一接触窗开口;以及
于所述第一接触窗开口与所述第二接触窗开口中形成接触窗插塞材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610809126.2A CN107808875B (zh) | 2016-09-08 | 2016-09-08 | 电容器结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610809126.2A CN107808875B (zh) | 2016-09-08 | 2016-09-08 | 电容器结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107808875A true CN107808875A (zh) | 2018-03-16 |
CN107808875B CN107808875B (zh) | 2020-01-31 |
Family
ID=61575980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610809126.2A Active CN107808875B (zh) | 2016-09-08 | 2016-09-08 | 电容器结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107808875B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112490192A (zh) * | 2019-09-12 | 2021-03-12 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1917211A (zh) * | 2005-08-16 | 2007-02-21 | 力晶半导体股份有限公司 | 动态随机存取存储器及其制造方法 |
CN101064303A (zh) * | 2006-04-24 | 2007-10-31 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
TW201530626A (zh) * | 2014-01-29 | 2015-08-01 | Inotera Memories Inc | 電容器下電極之製造方法及半導體裝置 |
TW201611304A (zh) * | 2014-09-15 | 2016-03-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
TW201613153A (en) * | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
-
2016
- 2016-09-08 CN CN201610809126.2A patent/CN107808875B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1917211A (zh) * | 2005-08-16 | 2007-02-21 | 力晶半导体股份有限公司 | 动态随机存取存储器及其制造方法 |
CN101064303A (zh) * | 2006-04-24 | 2007-10-31 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
TW201530626A (zh) * | 2014-01-29 | 2015-08-01 | Inotera Memories Inc | 電容器下電極之製造方法及半導體裝置 |
TW201611304A (zh) * | 2014-09-15 | 2016-03-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
TW201613153A (en) * | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112490192A (zh) * | 2019-09-12 | 2021-03-12 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
CN112490192B (zh) * | 2019-09-12 | 2023-03-17 | 夏泰鑫半导体(青岛)有限公司 | 动态随机存取存储器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107808875B (zh) | 2020-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109698274B (zh) | 电容的制作方法 | |
CN104037176B (zh) | 接触结构以及采用所述接触结构的半导体存储元件 | |
TW201814913A (zh) | 三維電容結構 | |
TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
CN107731794A (zh) | 电容器阵列及其形成方法、半导体器件 | |
TWI539567B (zh) | 降低接觸電阻的半導體結構 | |
CN109411472A (zh) | 动态随机存取存储器及其制造方法 | |
TWI671885B (zh) | 記憶體裝置及其製造方法 | |
CN110061001A (zh) | 半导体元件及其制作方法 | |
CN108962824A (zh) | 半导体元件及其制作方法 | |
CN208589442U (zh) | 电容阵列结构 | |
TWI389260B (zh) | 半導體記憶體之電容下電極的製備方法 | |
CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
CN108615732B (zh) | 半导体元件及其制作方法 | |
CN107808875A (zh) | 电容器结构及其制造方法 | |
TWI440190B (zh) | 堆疊式隨機動態存取記憶體之雙面電容之製造方法 | |
CN108091641A (zh) | Mim电容器及其制作方法 | |
CN103426728A (zh) | 电容器结构及其制作方法 | |
TWI399831B (zh) | 堆疊式隨機動態存取記憶體之電容結構之製造方法 | |
CN105374820B (zh) | 半导体结构 | |
CN107871742B (zh) | 动态随机存取存储器元件 | |
TWI602309B (zh) | 電容器結構及其製造方法 | |
CN105590923B (zh) | Mim电容及其形成方法 | |
CN112349726B (zh) | 一种半导体结构及其制作方法 | |
CN108123041A (zh) | Mim电容器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |