CN107871742B - 动态随机存取存储器元件 - Google Patents

动态随机存取存储器元件 Download PDF

Info

Publication number
CN107871742B
CN107871742B CN201610843867.2A CN201610843867A CN107871742B CN 107871742 B CN107871742 B CN 107871742B CN 201610843867 A CN201610843867 A CN 201610843867A CN 107871742 B CN107871742 B CN 107871742B
Authority
CN
China
Prior art keywords
layer
layer structure
stochastic
memory component
lamination layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610843867.2A
Other languages
English (en)
Other versions
CN107871742A (zh
Inventor
张凯钧
陈意维
郑存闵
蔡志杰
刘玮鑫
李瑞珉
张家隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201610843867.2A priority Critical patent/CN107871742B/zh
Publication of CN107871742A publication Critical patent/CN107871742A/zh
Application granted granted Critical
Publication of CN107871742B publication Critical patent/CN107871742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种动态随机存取存储器元件，包含基底、多个字符线与多个位线。字符线是设置在基底的第一沟槽内并沿着第一方向延伸。各字符线包含一阻障层，其中该阻障层具有一复合层结构包含TiSixNy，该复合层结构的底部的硅含量较高且该复合层结构的顶部的氮含量较高。位线则是设置在字符线上且沿着第二方向延伸，而第二方向则是横跨第一方向。

Description

动态随机存取存储器元件
技术领域
本发明涉及一种存储器元件，尤其是涉及一种随机动态处理存储器元件。
背景技术
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。
一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
发明内容
本发明的一目的在于提供一种随机动态处理存储器元件，其是在字符线内设置有具复合层结构的一阻障层，该阻障层顶部的氮含量较高且其底部则是硅含量较高，由此，可有效降低该阻障层与其上方及/或下方堆叠层的阻值。
为达上述目的，本发明的一实施例提供一种随机动态处理存储器元件，其包含一基底、多个字符线与多个位线。该些字符线是设置在该基底的一第一沟槽内并沿着一第一方向延伸。各字符线包含一阻障层，而该阻障层具有一复合层结构。该复合层结构包含TiSxiNy且其底部的硅含量较高且其顶部的氮含量较高。该些位线则是设置在该些字符线上且沿着一第二方向延伸，而该第二方向则是横跨该第一方向。
本发明的随机动态处理存储器元件主要是在其字符线的功函数层与导电层之间设置具有复合层结构的一阻障层，该复合层结构例如是由钛硅氮(TiSixNy)组成。其中，该复合层结构底部的硅含量较高，而可呈现类似于欧姆接触层(ohmic contact layer)的特性；且该复合层结构顶部则是氮含量较高，而可使该复合层结构的顶部可具有较大的大管芯。在此情况下，该阻障层的阻值可被有效降低，同时，该阻障层与上方的金属导电层之间的晶界也可一并被降低，因而可提升动态随机存取存储器单元的元件效能及可靠度。
附图说明
图1为本发明较佳实施例中随机动态处理存储器元件的俯视示意图；
图2为图1沿着切线A-A’的剖面示意图；
图3为图1沿着切线B-B’的剖面示意图；
图4为图3中区域R的部分放大示意图；
图5为图1中存储节点的剖面示意图。
主要元件符号说明
100 基底
101 主动区
102 存储器区
104 周边区
106 浅沟绝缘
108、118、148 沟槽
110 动态随机存取存储器元件
112 介电层
113 阻障层
113a 氮化硅层
113b 氮化钛层
114 栅极
116 绝缘层
120 字符线
124 绝缘层
140 存储节点
143 阻障层
145 金属导电层
160 位线
160a 位线接触插塞
161 多晶硅层
163 阻障层
165 金属导电层
170 掩模层
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
请参照图1至图3，所绘示者为本发明较佳实施例中随机动态处理存储器元件的示意图，其中图1为俯视图，图2及图3则分别显示图1中沿着切线A-A’及B-B’的剖视图。本实施例是提供一存储器单元(memory cell)，例如是具备凹入式栅极的随机动态处理存储器(dynamic random access memory,DRAM)元件110，其包含有至少一晶体管元件(未绘示)以及至少一电容结构(未绘示)，以作为DRAM阵列中的最小组成单元并接收来自于字符线120及位线160的电压信号。
动态随机存取存储器元件110包含一基底100，且基底100内形成有至少一浅沟绝缘106，以在基底100上定义出多个主动区(active area,AA)101，如图1所示。此外，基底100上还定义有一存储器区102以及一周边区104。其中，动态随机存取存储器元件110的多个字符线(word line,BL)120与多个位线(bit line,BL)160等是形成在基底100的存储器区102，如图2所示，而其他的主动元件等(未绘示)则可形成在周边区104。需注意的是，为简化说明，本发明的图1仅绘示出位于存储器区102的元件的上视示意图，而省略了位于周边区104的元件。
在本实施例中，各主动区101例如是相互平行地朝向一第一方向延伸，而字符线120是形成在基底100内并横跨在各主动区101上。具体来说，各字符线120是形成在基底100的一沟槽108内，且沟槽108例如是朝向不同于该第一方向的一第二方向延伸，该第二方向与该第一方向相交，如图1所示。在一实施例中，字符线120的形成方式例如是包含先形成覆盖在沟槽108表面的一介电层112，例如是一氧化硅层或是高介电常数介电层，以作为一栅极绝缘层；然后，依序在沟槽108内形成堆叠的一功函数层(未绘示)、一阻障层113以及栅极114，最后再于栅极114上覆盖一绝缘层116。由此，使绝缘层116切齐基底100表面，而栅极114、阻障层113、该功函数层及介电层112则可共同构成一埋藏式的字符线(buried wordline,BWL)，如图2及图3所示。此外，各字符线120二侧的主动区101上还设置有一存储节点(storage node contact,SNC)140，可通过存储节点140电连接各该晶体管元件的一源极/漏极区(未绘示)。在一实施例中，存储节点140例如是形成在主动区101上的一绝缘层(未绘示)中，其具体形成方法包含于该绝缘层中形成一沟槽(未绘示)，然后于该沟槽内依序形成一阻障层(未绘示)，例如是钛层(titanium,Ti)/氮化钛层(titanium nitride,TiN)，以及填满该沟槽的一金属导电层(未绘示)，例如是钨(tungsten,W)、铝(aluminum,Al)或铜(copper,Cu)等低阻的金属材质等。
需注意的是，阻障层113例如是包含由钛硅氮(TiSixNy)所组成的一复合层结构，而栅极114则例如包含钨、铝或铜等低阻值金属材质的金属导电层，但不以此为限。其中，阻障层113例如可包含相互堆叠的多层第一金属氧化层与多层第二金属氧化层交错并重复设置，而且在不同沉积阶段中，至少多层第一金属氧化层或至少多层第二金属氧化层彼此接触。此外，该第一金属氧化层及该第二金属氧化层是在进行原子层沉积(atomic layerdeposition,ALD)制作工艺期间，依序且分别通入不同前驱物所形成。举例来说，该第一金属氧化层例如是以二氯二氢硅(dichlorosilane,SiH2Cl2)与氨(ammonia,NH3)作为前驱物而形成，而该第二金属氧化层则是以四氯化钛(titanium tetrachloride,TiCl4)与氨作为前驱物而形成，由此，该第一金属氧化层可为一氮化硅(silicon nitride,SiN)层113a，而第二金属氧化层则可为一氮化钛层113b。
本实施例的阻障层113在形成之初时虽是以通入四氯化钛与氨作为前驱物形成氮化钛层113b为主，但在形成各氮化钛层113b的循环之间同时伴随了形成氮化硅层113a的循环，并且在初期的沉积阶段较佳是使氮化钛层113b与氮化硅层113a的堆叠层数比例约为2:1至4:3，如图4所示。或者，在其他实施例中，也可选择在初期的沉积阶段内使氮化钛层113b与氮化硅层113a的堆叠层数比例达到0.5-1:20，但不以此为限。而在阻障层113形成的过程中，形成氮化钛层113b的循环即逐渐增加，因此，在阻障层113在形成之末时，氮化钛层113b与氮化硅层113a的堆叠层数比例则较佳是约为5:1至10:1，如图4所示。也就是说，在本实施例的阻障层113虽是由钛硅氮(TiSixNy)所组成的一复合层结构，而在初期的沉积阶段，是使所形成的阻障层113的底部(即，靠近该功函数层的部分)的硅含量较高(silicon-rich)，例如是使钛硅氮(TiSixNy)中x:y的比例约为10-20:0.1；而在末期的沉积阶段，则是使所形成的阻障层113的顶部(即，靠近栅极114的部分)的氮含量较高(nitrogen-rich)，例如是使钛硅氮(TiSixNy)中x:y的比例约为0.1:10-20，但不以此为限。
此外，在另一实施例中，也可选择直接形成硅含量或氮含量呈连续梯度关系的一阻障层，该阻障层例如是包含钛硅氮(TiSixNy)，其中，x、y皆为大于零的常数，且x:y的比例是随着该阻障层各部位而变动，较佳从其底部往顶部约是从20:0.1变动至0.1:20，但不以此为限。详细来说，该阻障层例如是具有一单一膜层，但在该阻障层的下半部中，其x:y的比例约为10-20:0.1，且其x的比例会随着越往该阻障层的上半部而越小，而y的比例会则随着越往该阻障层的上半部而越大，因此，在该阻障层的上半部中，其x:y的比例可达到0.1:10-20。在本发明的另一实施例中，还可进一步在介电层112与该功函数层之间另形成一底阻障层(未绘示)，该底阻障层同样包含由钛硅氮所组成的一复合层结构，其特性与材质皆与前述阻障层113相同，容不再赘述。
此外，本领域者应可轻易理解，本发明图4中虽是例示先进行3次形成氮化硅层113a的循环，再进行4次形成氮化钛层113b的循环，之后再进行2次形成氮化硅层113a的循环以及4次形成氮化钛层113b的循环等，但本发明形成阻障层113的制作工艺并不以先进行形成氮化硅层113a的循环，或是先进行氮化钛层113b的循环为限。在其他实施例中，也可在形成该阻障层时选择先进行形成氮化钛层113b的循环再进行形成氮化硅层113a的循环，但仍需使阻障层113下半部中的氮化钛层113b与氮化硅层113a的堆叠层数比例达到2:1至4:3，并且，使阻障层113上半部中氮化钛层113b与氮化硅层113a的堆叠层数比例达到10-20:1-0.1。
另一方面，位线160则是相互平行地形成在基底100上沿着一第三方向延伸，并同样横跨各主动区101。其中，该第三方向同样是不同于该第一方向，并且较佳是与第二方向垂直。也就是说，该第一方向、第二方向及第三方向彼此皆不同，且该第一方向与该第二方向及该第三方向皆不垂直，如图1所示。并且，位线160与字符线120之间是通过形成在基底100上的一绝缘层124相互隔离，且位线160更进一步通过至少一位线接触插塞(bit linecontact,BLC)160a来电连接至各该晶体管元件的一源极/漏极区(未绘示)。位线接触插塞160a例如是形成在位线160下方，并介于两字符线120之间。并且，位线接触插塞160a包含一导体层，例如是一多晶硅层161等半导体层，如图2所示。
位线160是由依序堆叠在基底100的多晶硅层161、阻障层163与金属导电层165所共同组成，其中，阻障层163例如包含钽(tantalum,Ta)、(tantalum nitride,TaN)、钛钨(TiW)或钨氮(tungsten nitride,WN)，金属导电层165则例如包含钨、铝或铜等低阻的金属材质，但不以此为限。在一实施例中，位线接触插塞160a的形成方式例如是包含先形成位于基底100内的多个沟槽118，再接着形成填满沟槽118并进一步覆盖在绝缘层124上的多晶硅层161，如图2及图3所示。后续，继续形成覆盖在多晶硅层161上的阻障层163、一金属导电层165以及一掩模层170，然后，图案化掩模层170以及下方的金属导电层165、阻障层163以及多晶硅层161，即可同时形成位线160以及位于位线160下方的位线接触插塞160a。也就是说，位线160与位线接触插塞160a其实是一体成型，并且由同一多晶硅层161所共同形成。
由此可知，本发明较佳实施例中的随机动态处理存储器元件主要是在字符线的功函数层与栅极之间设置具有复合层结构的一阻障层，该复合层结构是由钛硅氮(TiSixNy)组成。其中，该复合层结构的底部(即，靠近下方功函数层的部分)是由较高比例的氮化硅层所组成，因此其硅含量较高，例如使x:y的比例约为10-20:0.1-1。在此情况下，该复合层结构的底部可呈现类似于欧姆接触层(ohmic contact layer)的特性，而可有效降低该阻障层与下方堆叠层之间的阻值。反之，该复合层结构的顶部(即，靠近上方栅极的部分)则是由较高比例的氮化钛层所组成，而可具有较大的大管芯。在此情况下，该阻障层的阻值可被有效降低，同时，该阻障层与上方的金属导电层之间的晶界也可一并被降低。再者，本发明的阻障层虽具有复合层结构，但其成分单一并仅需通过原子层沉积制作工艺即可形成，因而不需要额外形成包含其他材质或成分的堆叠材料层，可有效改善本发明的字符线的高度并具有制作工艺减化的效果。
此外，本领域者应可轻易理解本发明的前述实施例中的阻障层虽是以应用在随机动态处理存储器元件的一埋藏式字符线作为实施样态说明，但其实本发明的应用范围并不限于此。在其他实施例中，也可选择将该阻障层应用在各式的插塞结构，例如是电连接源极/漏极的接触插塞(contact plug,未绘示)或是电连接金属导线的介质插塞(via plug,未绘示)等。举例来说，在前述随机动态处理存储器元件110的实施例中，即可将该阻障层应用在电连接该电容结构与该晶体管元件之间的存储节点140中，如图1所示，以降低存储节点140与下方基底100之间的接触电阻(contact resistance)。
举例来说，如图5所示，存储节点140包含位于沟槽148内的一阻障层143，以及填满沟槽148的一金属导电层145，例如是包含钨、铝或铜等低阻的金属材质。其中，阻障层143也可选择包含由钛硅氮所组成的一复合层结构，例如同样是由相互堆叠的多层第一金属氧化层(例如是氮化硅层)与多层第二金属氧化层(例如是氮化钛硅层)交错并重复设置而形成，且在不同沉积阶段中，至少多层第一金属氧化层或至少多层第二金属氧化层彼此接触。在初期的沉积阶段较佳是使该氮化钛层与该氮化硅的堆叠层数比例约为2:1至4:3。或者，在其他实施例中，也可选择在初期的沉积阶段内使该氮化钛层与该氮化硅层的堆叠层数比例达到0.5-1:20，但不以此为限。而在阻障层143形成的过程中，形成该氮化钛层的循环即逐渐增加，因此，在阻障层143在形成之末时，该氮化钛层与该氮化硅层的堆叠层数比例则较佳是约为5:1至10:1。换句话说，阻障层143的制作工艺也可利用原子层沉积的方式形成一复合层结构，使所形成的阻障层143的底部(即，靠近基底100的部分)的硅含量较高，例如是使钛硅氮(TiSixNy)中x:y的比例约为10-20:0.1-1；并且，使所形成的阻障层143的顶部(即，靠近金属导电层145的部分)的氮含量较高，例如是使钛硅氮(TiSixNy)中x:y的比例约为0.1-1:10-20，但不以此为限。此外，在另一实施例中，也可选择直接形成硅含量或氮含量呈连续梯度关系的一阻障层，该阻障层例如是包含钛硅氮(TiSixNy)，其中，x、y皆为大于零的常数，且x:y的比例是随着该阻障层各部位而变动，较佳从其底部往顶部约是从20:0.1变动至0.1:20，但不以此为限。在此情况下，该复合层结构的底部可呈现类似于欧姆接触层的特性，而可有效降低存储节点140与下方基底100之间的接触电阻。另一方面，该复合层结构的顶部(即，靠近上方栅极的部分)则是由较高比例的氮化钛层所组成，而可使该复合层结构的顶部可具有较大的大管芯。由此，可提升存储节点140的元件效能及可靠度。并且，阻障层143虽具有复合层结构，但其成分单一并仅需通过原子层沉积制作工艺即可形成，因而不需要额外形成包含其他材质或成分的堆叠材料层，可有效改善存储节点整体性的高度并具有制作工艺减化的效果。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种随机动态处理存储器元件，其特征在于包含：
多个字符线，设置在一基底的一第一沟槽内并沿着一第一方向延伸，各该字符线包含阻障层，其中该阻障层具有复合层结构，该复合层结构包含TiSixNy，x和y皆为大于零的常数，在该复合层结构的底部，x大于y；而在该复合层结构的顶部，x小于y；以及
多个位线，设置在该些字符线上且沿着一第二方向延伸，该第二方向横跨该第一方向。
2.依据权利要求1所述的随机动态处理存储器元件，其特征在于，该复合层结构的该底部中，x:y的比例为10:0.1至20:0.1。
3.依据权利要求1所述的随机动态处理存储器元件，其特征在于，该复合层结构的该顶部中，x:y的比例为0.1:10至0.1:20。
4.依据权利要求1所述的随机动态处理存储器元件，其特征在于，x在该复合层结构的该底部为20并逐渐地往该顶部递减至为0.1，y在该复合层结构的该底部为0.1，并逐渐地往该顶部递增至为20。
5.依据权利要求1所述的随机动态处理存储器元件，其特征在于，还包含:
至少一存储节点，设置在该字符线两侧的该基底上。
6.依据权利要求5所述的随机动态处理存储器元件，其特征在于，该存储节点包含另一阻障层，该另一阻障层具有另一复合层结构，该另一复合层结构包含TiSiaNb，该另一复合层结构的底部的硅含量较高且该另一复合层结构的顶部的氮含量较高。
7.依据权利要求6所述的随机动态处理存储器元件，其特征在于，在该另一复合层结构的该底部中，a:b的比例为10:0.1至20:0.1，在该另一复合层结构的顶部中，a:b的比例为0.1:10至0.1:20。
8.一种随机动态处理存储器元件，其特征在于包含：
多个字符线，设置在一基底的一第一沟槽内并沿着一第一方向延伸，各该字符线包含阻障层，其中该阻障层具有复合层结构，该复合层结构包含TiSixNy，该复合层结构的底部的硅含量较高且该复合层结构的顶部的氮含量较高，该TiSixNy包含连续且交替堆叠的多个氮化硅层及多个氮化钛层，该些氮化硅层及该些氮化钛层在该顶部与该底部具有不同的堆叠层数比例；以及
多个位线，设置在该些字符线上且沿着一第二方向延伸，该第二方向横跨该第一方向。
9.依据权利要求8所述的随机动态处理存储器元件，其特征在于，在该复合层结构的该底部中，该氮化钛层与该氮化硅层的数量比例为2:1至4:3。
10.依据权利要求8所述的随机动态处理存储器元件，其特征在于，在该复合层结构的该顶部中，该氮化硅层与该氮化钛层的数量比例为1:5至1:10。
11.依据权利要求8所述的随机动态处理存储器元件，其特征在于各该字符线包含导电层，位于该阻障层之上。
12.依据权利要求8所述的随机动态处理存储器元件，其特征在于，各该位线包含另一导电层以及多晶硅层。
13.依据权利要求12所述的随机动态处理存储器元件，其特征在于还包含:
至少一接触插塞，设置在该字符线与该位线之间。
14.依据权利要求13所述的随机动态处理存储器元件，其特征在于，该接触插塞与该多晶硅层一体成型。
15.依据权利要求8所述的随机动态处理存储器元件，其特征在于，还包含：至少一存储节点，设置在该字符线两侧的该基底上，该存储节点包含另一阻障层，该另一阻障层具有另一复合层结构，该另一复合层结构包含TiSiaNb，该另一复合层结构的底部的硅含量较高且该另一复合层结构的顶部的氮含量较高，该TiSiaNb包含连续且交替堆叠的多个氮化硅层及多个氮化钛层，该些氮化硅层及该些氮化钛层在该顶部与该底部具有不同的堆叠层数比例。
16.依据权利要求15所述的随机动态处理存储器元件，其特征在于，在该另一复合层结构的该底部中，该氮化钛层与该氮化硅层的数量比例为2:1至4:3，且在该另一复合层结构的该顶部中，该氮化硅层与该氮化钛层的数量比例为1:5至1:10。
CN201610843867.2A 2016-09-23 2016-09-23 动态随机存取存储器元件 Active CN107871742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610843867.2A CN107871742B (zh) 2016-09-23 2016-09-23 动态随机存取存储器元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610843867.2A CN107871742B (zh) 2016-09-23 2016-09-23 动态随机存取存储器元件

Publications (2)

Publication Number Publication Date
CN107871742A CN107871742A (zh) 2018-04-03
CN107871742B true CN107871742B (zh) 2019-10-18

Family

ID=61751253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610843867.2A Active CN107871742B (zh) 2016-09-23 2016-09-23 动态随机存取存储器元件

Country Status (1)

Country Link
CN (1) CN107871742B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116669416A (zh) * 2022-02-17 2023-08-29 长鑫存储技术有限公司 接触结构及其制备方法、半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN1525570A (zh) * 2003-02-24 2004-09-01 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN1925150A (zh) * 2005-08-29 2007-03-07 东部亚南半导体株式会社 用于半导体器件的金属线及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096488A (ko) * 2009-02-24 2010-09-02 삼성전자주식회사 리세스 채널 구조를 갖는 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN1525570A (zh) * 2003-02-24 2004-09-01 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN1925150A (zh) * 2005-08-29 2007-03-07 东部亚南半导体株式会社 用于半导体器件的金属线及其制造方法

Also Published As

Publication number Publication date
CN107871742A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
CN103346141B (zh) 内部集成有电容器的半导体器件
TW201546804A (zh) 有可製造的電容的動態隨機存取記憶體裝置
TW200414307A (en) Semiconductor device and method of manufacturing the same
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
CN104576518A (zh) 用于后段制程金属化的混合型锰和氮化锰阻障物及其制法
US9754943B1 (en) Dynamic random access memory device
US8377819B2 (en) Contact formation
TWI229411B (en) Method of manufacturing a semiconductor device
TWI286356B (en) Method for integrally fabricating memory cell capacitor and logic device and structure thereof
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
CN107871742B (zh) 动态随机存取存储器元件
JP2004342787A (ja) 半導体装置および半導体装置の製造方法
JP7462064B2 (ja) 半導体構造及び半導体構造の製造方法
US6674113B2 (en) Trench capacitor and method for manufacturing the same
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
CN215933602U (zh) 半导体装置
TW479353B (en) Manufacturing method of MIM capacitor
CN113764419B (zh) 半导体装置及其形成方法
US12016174B2 (en) Semiconductor device and method for forming the same
CN107845632A (zh) 动态随机存取存储器元件
CN116322043B (zh) 半导体结构及其制备方法
CN216435901U (zh) 半导体存储装置
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
TWI231973B (en) Method for forming metal-insulator-metal capacitor in copper damascene process
JP6375316B2 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Hsinchu City, Taiwan, China

Applicant after: United Microelectronics Corporation

Applicant after: Fujian Jincheng integrated circuit Co., Ltd.

Address before: Hsinchu, Hsinchu, China Science and Technology Industrial Park, Taiwan

Applicant before: United Microelectronics Corporation

Applicant before: Fujian Jincheng integrated circuit Co., Ltd.

GR01 Patent grant
GR01 Patent grant