JP7462064B2 - 半導体構造及び半導体構造の製造方法 - Google Patents
半導体構造及び半導体構造の製造方法 Download PDFInfo
- Publication number
- JP7462064B2 JP7462064B2 JP2022554918A JP2022554918A JP7462064B2 JP 7462064 B2 JP7462064 B2 JP 7462064B2 JP 2022554918 A JP2022554918 A JP 2022554918A JP 2022554918 A JP2022554918 A JP 2022554918A JP 7462064 B2 JP7462064 B2 JP 7462064B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- isolation layer
- line contact
- layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 199
- 238000002955 isolation Methods 0.000 claims description 130
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 67
- 229920005591 polysilicon Polymers 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 46
- 239000007769 metal material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- 239000002344 surface layer Substances 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000001808 coupling effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
（関連出願への相互参照）
本願は、２０２０年０８月２７日に中国特許局に提出された、出願番号が２０２０１０８７８１１４．１であり、発明の名称が「半導体構造及び半導体構造の製造方法」である中国特許出願の優先権を主張し、その全ての内容が参照により本願に援用される。
本願は、２０２０年０８月２７日に中国特許局に提出された、出願番号が２０２０１０８７８１１４．１であり、発明の名称が「半導体構造及び半導体構造の製造方法」である中国特許出願の優先権を主張し、その全ての内容が参照により本願に援用される。
本開示は、半導体技術分野に関し、特に、半導体構造及び半導体構造の製造方法に関する。
半導体の集積度の向上に伴い、回路サイズがだんだん小さくなり、ビット線コンタクトプラグとワード線との間にカップリング現象が発生し、したがって、デバイスの性能に影響を与える。
本開示は、半導体構造の性能を改善するために、半導体構造及び半導体構造の製造方法を提供する。
本開示の第１態様によれば、半導体構造を提供し、前記半導体構造は、
基板、ワード線、ビット線コンタクトプラグ及び第１隔離層を備え、
ワード線は基板内に位置し、隣接する２つのワード線の間にビット線コンタクトホールを有し、
ビット線コンタクトプラグはビット線コンタクトホール内に位置し、
第１隔離層は、ビット線コンタクトホールの側壁に位置し、ビット線コンタクトプラグの側壁を覆う。
基板、ワード線、ビット線コンタクトプラグ及び第１隔離層を備え、
ワード線は基板内に位置し、隣接する２つのワード線の間にビット線コンタクトホールを有し、
ビット線コンタクトプラグはビット線コンタクトホール内に位置し、
第１隔離層は、ビット線コンタクトホールの側壁に位置し、ビット線コンタクトプラグの側壁を覆う。
本開示の１つの実施例では、第１隔離層は、酸化シリコン層及び窒化シリコン層を備え、酸化シリコン層は、ビット線コンタクトホールの側壁と接触し、窒化シリコン層は、ビット線コンタクトプラグと接触する。
本開示の１つの実施例では、第１隔離層の底端は、ビット線コンタクトプラグの底端と面一であり、及び／又は、第１隔離層は基板の上面より低くない。
本開示の１つの実施例では、ビット線コンタクトプラグは多層構造であり、多層構造の材料は、ポリシリコン及び金属材料を含む。
本開示の１つの実施例では、ビット線コンタクトプラグは３層構造であり、ここで、２層のポリシリコンの間に金属材料が介設される。
本開示の１つの実施例では、金属材料は基板の上面より高くない。
本開示の１つの実施例では、ビット線コンタクトプラグはポリシリコンを含む。
本開示の１つの実施例では、半導体構造は更に、
第２隔離層及びワード線表面層を備え、
第２隔離層はワード線上に位置し、
ワード線表面層は第２隔離層内に位置し、第２隔離層は、ワード線表面層の側壁及び底壁を覆い、
ここで、ビット線コンタクトプラグは、隣接する２つの第２隔離層の間に位置する。
第２隔離層及びワード線表面層を備え、
第２隔離層はワード線上に位置し、
ワード線表面層は第２隔離層内に位置し、第２隔離層は、ワード線表面層の側壁及び底壁を覆い、
ここで、ビット線コンタクトプラグは、隣接する２つの第２隔離層の間に位置する。
本開示の１つの実施例では、半導体構造は更に、
窒化物層を備え、窒化物層は、第２隔離層とワード線との間に位置する。
窒化物層を備え、窒化物層は、第２隔離層とワード線との間に位置する。
本開示の１つの実施例では、第１隔離層の底端は第２隔離層の底端より高い。
本開示の１つの実施例では、半導体構造は更に、
コンデンサを備え、コンデンサは基板上に位置する。
コンデンサを備え、コンデンサは基板上に位置する。
本開示の第２態様によれば、半導体構造の製造方法を提供し、前記半導体構造の製造方法は、
基板を提供することと、
基板内にワード線を形成し、隣接する２つのワード線の間にビット線コンタクトホールを形成することと、
ビット線コンタクトホールの側壁に第１隔離層を形成することと、
第１隔離層内にビット線コンタクトプラグを形成することであって、第１隔離層は、ビット線コンタクトプラグの側壁を覆うことと、を含む。
基板を提供することと、
基板内にワード線を形成し、隣接する２つのワード線の間にビット線コンタクトホールを形成することと、
ビット線コンタクトホールの側壁に第１隔離層を形成することと、
第１隔離層内にビット線コンタクトプラグを形成することであって、第１隔離層は、ビット線コンタクトプラグの側壁を覆うことと、を含む。
本開示の１つの実施例では、ビット線コンタクトプラグを形成することは、
第１隔離層内でポリシリコンを覆設することであって、ポリシリコンはビット線コンタクトホールを覆うことと、
ポリシリコンを金属材料で覆うことと、
金属材料をポリシリコンで覆うことと、を含む。
第１隔離層内でポリシリコンを覆設することであって、ポリシリコンはビット線コンタクトホールを覆うことと、
ポリシリコンを金属材料で覆うことと、
金属材料をポリシリコンで覆うことと、を含む。
本開示の１つの実施例では、第１隔離層を形成する前に、前記半導体構造の製造方法は、
ワード線上で第２隔離層を形成することと、
第２隔離層内でワード線表面層を形成することであって、第２隔離層は、ワード線表面層の側壁及び底壁を覆う、ことと、を更に含む。
ワード線上で第２隔離層を形成することと、
第２隔離層内でワード線表面層を形成することであって、第２隔離層は、ワード線表面層の側壁及び底壁を覆う、ことと、を更に含む。
本開示の１つの実施例では、第１隔離層を形成することは、
第２隔離層を露出するように基板上に開口部を形成することであって、開口部はビット線コンタクトホールとして使用されることと、
開口部の側壁に第１隔離層を形成することと、を含む。
第２隔離層を露出するように基板上に開口部を形成することであって、開口部はビット線コンタクトホールとして使用されることと、
開口部の側壁に第１隔離層を形成することと、を含む。
本開示に係る半導体構造は、ビット線コンタクトホールの側壁を第１隔離層で覆い、つまり、ビット線コンタクトプラグとビット線コンタクトホールの側壁との間に第１隔離層を設けることにより、ビット線コンタクトプラグとワード線との間のカップリング効果を減少することで、半導体構造の性能を改善することができる。
本開示の各目標、特徴及び利点は、図面を参照して以下の本開示の好ましい実施形態を詳細に説明することにより、より明らかになる。図面は、本開示の例示的な図に過ぎず、必ずしも一定の縮尺で描かれているわけではない。図面における同じ参照番号は、一貫して同じ又は同様の構成要素を表す。
本開示の特徴及び利点を具現する代表的な実施例を、以下の説明で詳細に説明する。理解すべきこととして、本開示は、本開示の範囲から逸脱することなく、異なる実施例に様々な変形があり得、本願における説明及び図面は、本開示を限定するものではなく、例示のみを目的とするものである。
本開示の様々な例示的な実施形態の以下の説明は、図面を参照して行われており、図面は本開示の一部となり、図面において、本開示の複数の態様を実現できる様々な例示的な構造、システム及びステップが例示的に表されている。理解すべきこととして、構成要素、構造、例示的な装置、システム及びステップの他の特定の方案を使用することができ、本開示の範囲から逸脱することなく、構造的及び機能的な変更を行うことができる。また、本明細書では、「…の上」、「…の間」、「…の内」という用語で本開示の異なる例示的な特徴及び構成要素を説明しているが、本明細書においてこれらの用語は便宜を図るものに過ぎず、例えば、図面の例の方向を表す。本明細書のいかなる内容について、三次元方向が特定された構造しか本開示の範囲内に入らないと解釈されるべきではない。
本開示の１つの実施例は半導体構造を提供し、図１を参照すると、半導体構造は、基板１０、ワード線２０、ビット線コンタクトプラグ３０及び第１隔離層４０を備え、ワード線２０は基板１０内に位置し、隣接する２つのワード線２０の間にビット線コンタクトホール１１を有し、ビット線コンタクトプラグ３０はビット線コンタクトホール１１内に位置し、第１隔離層４０は、ビット線コンタクトホール１１の側壁に位置し、ビット線コンタクトプラグ３０の側壁を覆う。
本開示の１つの実施例に係る半導体構造は、ビット線コンタクトホール１１の側壁に第１隔離層４０が覆われており、つまり、ビット線コンタクトプラグ３０とビット線コンタクトホール１１の側壁との間に第１隔離層４０を設けることにより、ビット線コンタクトプラグ３０とワード線と２０の間のカップリング効果を減少することで、半導体構造の性能を向上させることができる。
説明すべきこととして、ワード線２０は埋め込み型ワード線であり、２つのワード線２０の間にビット線コンタクトホール１１を有し、ビット線コンタクトホール１１の底壁はワード線２０の頂面より高く、つまり、ビット線コンタクトプラグ３０の底面はワード線２０の頂面より高い。
１つの実施例では、基板１０は半導体基板を含み得る。半導体基板は、シリコン含有材料で形成されてもよい。半導体基板は、例えば、シリコン、単結晶シリコン、ポリシリコン、アモルファスシリコン、シリコンゲルマニウム、単結晶シリコンゲルマニウム、ポリシリコンゲルマニウム及び炭素ドープシリコンのうちの少なくとも１つを含む、任意の適切な材料で形成されてもよい。
１つの実施例では、ワード線２０は金属材料を含み、金属材料は、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）、窒化チタン（ＴＩＮ）、窒化タンタル（ＴａＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）又はタングステン（Ｗ）のうちの少なくとも１つを含み得る。ここではワード線２０の具体的な構造について特に限定せず、関連技術における既知の構造を採用してもよい。
１つの実施例では、図１に示すように、半導体構造は更に、ビット線５０を備え、ビット線５０は、ビット線コンタクトプラグ３０上に位置し、つまり、ビット線５０は、ビット線コンタクトプラグ３０に接続される。
１つの実施例では、ビット線５０は金属材料を含み、金属材料は、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）、窒化チタン（ＴＩＮ）、窒化タンタル（ＴａＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）又はタングステン（Ｗ）のうちの少なくとも１つを含み得る。ここではビット線５０の具体的な構造について特に限定せず、関連技術における既知の構造を採用してもよい。
１つの実施例では、ビット線５０は、ビット線コンタクトプラグ３０の上面を覆う。
１つの実施例では、第１隔離層４０は、酸化シリコン層及び窒化シリコン層を備え、酸化シリコン層は、ビット線コンタクトホールの側壁１１と接触し、窒化シリコン層は、ビット線コンタクトプラグ３０と接触する。ビット線コンタクトプラグ３０内に金属材料が設けられるため、窒化シリコン層の配置は、ビット線コンタクトプラグ３０内の金属材料が酸化シリコン層に拡散するのを防ぐことができる。
具体的には、例えば、ビット線コンタクトプラグ３０は、ポリシリコン３１及び金属材料３２を含み、この場合、窒化シリコン層は、金属材料３２だけを覆ってもよく、ビット線コンタクトプラグ３０を完全に覆ってもよい。図１を参照すると、ビット線コンタクトプラグ３０は、２層のポリシリコン３１及びそれらの間に位置する金属材料３２を備え、この場合、窒化シリコン層は、上層のポリシリコン３１及び金属材料３２のみを覆い、下層のポリシリコン３１を覆わなくてもよく、このように配置することで、金属材料と酸化シリコン層を遮断することだけでなく、下層のポリシリコン３１と基板１０の接触面積を増加させることもでき、電気抵抗を更に低減することができる。
説明すべきこととして、ビット線コンタクトプラグ３０が金属材料３２を含む場合、ビット線コンタクトプラグ３０の抵抗値を低減することができ、下層のポリシリコン３１が窒化シリコン層を覆わない場合、下層のポリシリコン３１と基板１０との間の接触面積が増加することができ、したがって、接触抵抗を更に低減することができる。
１つの実施例では、窒化シリコン層の厚さは、酸化シリコン層の厚さより小さくてもよく、例えば、窒化シリコン層の厚さは１ｎｍ～３ｎｍであってもよく、具体的には、窒化シリコン層の厚さは、１ｎｍ、１．５ｎｍ、２ｎｍ、２．５ｎｍ又は３ｎｍである。
１つの実施例では、第１隔離層４０の底端は、ビット線コンタクトプラグ３０の底端と面一であり、及び／又は、第１隔離層４０は基板１０の上面より低くない。
説明すべきこととして、第１隔離層４０の上面は、基板１０の上面と面一であってもよく、或いは、第１隔離層４０の上面は、基板１０の上面より高くてもよく、つまり、ビット線コンタクトプラグ３０は基板１０の上面から突出する。
１つの実施例では、ビット線コンタクトプラグ３０は多層構造であり、多層構造の材料は、ポリシリコン３１及び金属材料３２を含む。金属材料３２の配置は、ビット線コンタクトプラグ３０の抵抗値を低減することができ、金属材料３２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）又はそれらの合金などであってもよく、実際の必要に応じて選択することができ、ここではこれについて更に限定しない。
１つの実施例では、図１に示すように、ビット線コンタクトプラグ３０は３層構造であり、ここで、２層のポリシリコン３１の間に金属材料３２が介設される。
説明すべきこととして、ポリシリコン３１はイオンドーピングされており、ドーピング元素は、ホウ素（Ｂ）、リン（Ｐ）又は砒素（Ａｓ）であり得、この実施例では、リン（Ｐ）元素がドーピングされてもよい。他の実施例では、他の元素でイオンドーピングされてもよい。１つの実施例では、２層のポリシリコン３１のイオンドーピング濃度は等しくてもよい。或いは、２層のポリシリコン３１のイオンドーピング濃度は等しくなくてもよく、例えば、下層のポリシリコン３１のイオンドーピング濃度は、上層のポリシリコン３１のイオンドーピング濃度より高く、この場合、下層のポリシリコン３１のイオンドーピング濃度が高いため、基板１０のアクティブエリアの接触抵抗を低減することができ、上層のポリシリコン３１のイオンドーピング濃度は比較的低く、ビット線コンタクトプラグ３０とワード線２０との間のカップリング効果を更に減少させることができる。
具体的には、上層のポリシリコン３１のイオンドーピング濃度は１Ｅ２０～１Ｅ２１であり得、下層のポリシリコン３１のイオンドーピング濃度は５Ｅ２０～５Ｅ２１であり得る。
１つの実施例では、金属材料３２は基板１０の上面より高くない。つまり、金属材料３２は完全にビット線コンタクトホール１１内に位置し、ビット線コンタクトプラグ３０の上面は基板１０の上面より高くてもよい。
１つの実施例では、ビット線コンタクトプラグ３０はポリシリコン３１を含む。ポリシリコン３１は、導電率を満たすために、イオンドーピングされてもよく、ポリシリコン３１にはリン（Ｐ）がドーピングされてもよい。具体的には、ビット線コンタクトプラグ３０は、イオンドーピングされたポリシリコン３１で構成される。
１つの実施例では、図１に示すように、半導体構造は更に、第２隔離層７０及びワード線表面層６０を備え、第２隔離層７０はワード線２０上に位置し、ワード線表面層６０は第２隔離層７０内に位置し、第２隔離層７０は、ワード線表面層６０の側壁及び底壁を覆い、ここで、ビット線コンタクトプラグ３０は、隣接する２つの第２隔離層７０の間に位置する。ワード線表面層６０及び第２隔離層７０も基板１０内に充填され、これによって、ワード線２０を基板１０内に埋め込み、絶縁隔離を達成する。
１つの実施例では、半導体構造は更に、窒化物層を備え、窒化物層は、第２隔離層７０とワード線２０との間に位置し、これにより、ワード線２０の金属材料が第２隔離層７０に拡散するのを防ぐ。
説明すべきこととして、窒化物層の厚さは第２隔離層７０の厚さより小さい。ここで、窒化物層は、窒化シリコンを含み得、第２隔離層７０は、酸化シリコンを含み得る。
１つの実施例では、ワード線表面層６０は窒化シリコンを含み、つまり、第２隔離層７０とワード線表面層６０によって、酸化シリコン－窒化シリコン－酸化シリコンのＯＮＯ層構造を形成することができる。
１つの実施例では、第１隔離層４０の底端は第２隔離層の底端より高い。
１つの実施例では、第２隔離層７０の厚さは第３隔離層８０の厚さより大きい。
１つの実施例では、第１隔離層４０は、第２隔離層７０と接触する。
１つの実施例では、図１に示すように、半導体構造は更に、第３隔離層８０を備え、第３隔離層８０は、基板１０内に位置し、ワード線２０の側壁及び底壁を覆い、ここで、第３隔離層８０の上端は、第２隔離層７０の底端と接触する。
説明すべきこととして、第３隔離層８０は、酸化シリコン層及び仕事関数層を備え、仕事関数層は、ワード線２０と接触し、酸化シリコン層は、基板１０と接触する。
１つの実施例では、図１に示すように、半導体構造は更に、コンデンサ９０を備え、コンデンサ９０は、基板１０上に位置する。コンデンサ９０とビット線５０は、ワード線２０の両側にそれぞれ位置する。
本開示の１つの実施例は、半導体構造の製造方法を更に提供し、図２を参照すると、半導体構造の製造方法は、以下のステップを含む。
ステップＳ１０１において、基板１０を提供する。
ステップＳ１０３において、基板１０内にワード線２０を形成し、隣接する２つのワード線２０の間にビット線コンタクトホール１１を形成する。
ステップＳ１０５において、ビット線コンタクトホールの側壁に第１隔離層４０を形成する。
ステップＳ１０７において、第１隔離層４０内にビット線コンタクトプラグ３０を形成し、第１隔離層４０は、ビット線コンタクトプラグ３０の側壁を覆う。
本開示の１つの実施例に係る半導体構造の製造方法は、ビット線コンタクトホール１１の側壁を第１隔離層４０で覆い、第１隔離層４０内にビット線コンタクトプラグ３０を形成することにより、ビット線コンタクトプラグ３０とビット線コンタクトホール１１の側壁との間に第１隔離層４０を形成し、第１隔離層４０は、ビット線コンタクトプラグ３０とワード線と２０の間のカップリング効果を減少することで、半導体構造の性能を改善することができる。
説明すべきこととして、ここではワード線２０の具体的な形成方法について特に限定せず、ワード線２０は、関連技術における方法で形成されてもよい。
例えば、基板１０に溝をエッチングし、溝の壁を第３隔離層８０で覆った後、導電材料を第３隔離層８０に充填して、ワード線２０を形成する。ここで、第３隔離層８０は、酸化シリコン層及び仕事関数層を含み得、つまり、溝の壁を酸化シリコン層で覆った後、仕事関数層で酸化シリコン層を覆い、最後に、仕事関数層にワード線２０を形成する。
具体的には、ワード線２０は、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）、窒化チタン（ＴＩＮ）、窒化タンタル（ＴａＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）又はタングステン（Ｗ）のうちの少なくとも１つを含み得る。
１つの実施例では、半導体構造の製造方法は、ビット線コンタクトプラグ３０上にビット線５０を形成することと、基板１０上にコンデンサ９０を形成することと、を含む。
１つの実施例では、ビット線５０は、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）、窒化チタン（ＴＩＮ）、窒化タンタル（ＴａＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルシリコン（ＴａＳｉＮ）又はタングステン（Ｗ）のうちの少なくとも１つを含み得る。
１つの実施例では、ビット線コンタクトプラグ３０を形成することは、第１隔離層４０内でポリシリコン３１を覆設することであって、ポリシリコン３１はビット線コンタクトホール１１を覆うことと、ポリシリコン３１を金属材料３２で覆うことと、金属材料３２をポリシリコン３１で覆うことと、を含む。
ビット線コンタクトプラグ３０は３層の材料で形成される。先ず、第１隔離層４０にポリシリコン３１を充填して、下層のポリシリコン３１を完全にビット線コンタクトホール１１内に位置させるように下層のポリシリコン３１を形成し、その後、金属材料３２も完全にビット線コンタクトホール１１内に位置させるように下層のポリシリコン３１を金属材料３２で覆い、ここで、金属材料３２は基板１０の上面より高くない。最後に、金属材料３２をポリシリコン３１で覆って、上層のポリシリコン３１を形成する。
説明すべきこととして、形成されたポリシリコン３１はイオンドーピングされ、ここで、イオンドーピングされたポリシリコン材料を第１隔離層４０に直接に充填してもよく、或いは、イオンドーピングされていないポリシリコンを充填し、ポリシリコンの充填後に、イオンを注入して、イオンドーピングされたポリシリコン３１を形成してもよく、具体的な形成方式は、実際の必要に応じて選択することができ、ここではこれについて特に限定しない。
１つの実施例では、ポリシリコン３１に、リン（Ｐ）がドーピングされてもよく、他の実施例では、ドーピング元素は、ホウ素（Ｂ）、砒素（Ａｓ）又は他のイオンであってもよく、２層のポリシリコン３１のイオンドーピング濃度は等しくてもよい。或いは、２層のポリシリコン３１のイオンドーピング濃度は等しくなくてもよく、例えば、下層のポリシリコン３１のイオンドーピング濃度は、上層のポリシリコン３１のイオンドーピング濃度より高く、上層のポリシリコン３１のイオンドーピング濃度は１Ｅ２０～１Ｅ２１であり得、下層のポリシリコン３１のイオンドーピング濃度は５Ｅ２０～５Ｅ２１であり得る。
１つの実施例では、金属材料３２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）又はそれらの合金などであってもよい。
１つの実施例では、ビット線コンタクトプラグ３０を形成することは、第１隔離層４０内にポリシリコン３１を充填し、つまり、ポリシリコン３１のみでビット線コンタクトプラグ３０を形成することを含み、ポリシリコン３１にリン（Ｐ）がドーピングされてもよい。
１つの実施例では、第１隔離層４０を形成する前に、前記半導体構造の製造方法は、ワード線２０上で第２隔離層７０を形成することと、第２隔離層７０内でワード線表面層６０を形成することであって、第２隔離層７０はワード線表面層６０の側壁及び底壁を覆うことと、を更に含む。
図３を参照すると、基板１０内で溝を形成し、溝の下部に第３隔離層８０及びワード線２０を形成した後、第３隔離層８０及びワード線２０の上面に第２隔離層７０を形成し、第２隔離層７０は、溝の側壁、第３隔離層８０及びワード線２０の上面を覆う。
説明すべきこととして、第２隔離層７０を形成する前に、ワード線２０の上面に窒化物層を形成した後、窒化物層に第２隔離層７０を形成し、第２隔離層７０は、第３隔離層８０の酸化シリコン層に接続され、第２隔離層７０は、酸化シリコンを含み得る。窒化物層は、窒化シリコンを含み得る。ここで、窒化物層は、遠隔プラズマ窒化（ＲＰＮ：ｒｅｍｏｔｅ ｐｌａｓｍａ ｎｉｔｒｉｄｉｔｉｏｎ）過程によって形成されてもよい。
図４を参照すると、第２隔離層７０内にワード線表面層６０が形成される。ワード線表面層６０は窒化シリコンを含む。
説明すべきこととして、第３隔離層８０、第２隔離層７０及びワード線表面層６０は、物理気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）過程、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）過程又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）過程によって形成されてもよい。これらを形成した後、エッチング又は化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、対応する処理を行い、図３及び図４における構造を得ることができ、これらは、実際の必要に応じて選択することができ、ここでは特にこれらについて特に限定しない。
１つの実施例では、第１隔離層４０を形成することは、第２隔離層７０を露出するように基板１０上に開口部１２を形成することであって、開口部１２はビット線コンタクトホール１１として使用されることと、開口部１２の側壁に第１隔離層４０を形成することと、を含む。
図５を参照すると、図４に示される状態の上で、２つの第２隔離層７０間に開口部１２を形成され、開口部１２内に第１隔離層４０が形成される。
具体的、第１隔離層４０は、物理気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）過程、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）過程又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）過程によって形成されてもよい。この実施例では、原子層堆積過程によって１つの隔離層がビット線コンタクトホール１１に堆積され、エッチングによってビット線コンタクトホール１１の底部隔離層及び基板の上面の隔離層を除去し、ビット線コンタクトホール１１の側壁の隔離層を残して、第１隔離層４０を形成し、これによって、図５に示す構造を形成する。図６を参照すると、ポリシリコン３１、金属材料３２及びポリシリコン３１を第１隔離層４０内に順次充填して、ビット線コンタクトプラグ３０を形成し、ビット線コンタクトプラグ３０上にビット線５０を形成し、基板１０上にコンデンサ９０を形成し、これにより、図１に示す半導体構造を形成する。
説明すべきこととして、第１隔離層４０は、酸化シリコン層及び窒化シリコン層を含み、つまり、先ず、ビット線コンタクトホール１１の側壁（すなわち、開口部１２の側壁）上に酸化シリコン層を形成し、その後、酸化シリコン層の側壁上に窒化シリコン層を形成し、最後に、窒化シリコン層内にビット線コンタクトプラグ３０を形成する。ここで、窒化シリコン層の厚さは１ｎｍ～３ｎｍであり得る。
当業者は、本明細書を考慮して、本願に開示された発明を実施した後、本開示の他の実施形態を容易に想到し得るであろう。本開示は、本発明のあらゆる変更、応用又は適応変形を網羅することを意図し、これらの変更、応用又は適応変形は、本開示の一般的な原理に準拠し、本願で開示されていない、当技術分野における公知知識又は従来の技術的手段を含む。本明細書における実施例は、例示的な説明に過ぎず、本発明の真の範囲及び思想は添付の特許請求の範囲によって示される。
理解すべきこととして、本開示は、以上で説明し且つ図面に示した正確な構造に限定されるものではなく、その範囲から逸脱することなく様々な修正及び変更を行うことができる。本開示の範囲は、添付の特許請求の範囲によってのみ制限される。
１０ 基板
１１ ビット線コンタクトホール
１２ 開口部
２０ ワード線
３０ ビット線コンタクトプラグ
３１ ポリシリコン
３２ 金属材料
４０ 第１隔離層
５０ ビット線
６０ ワード線表面層
７０ 第２隔離層
８０ 第３隔離層
９０ コンデンサ
１１ ビット線コンタクトホール
１２ 開口部
２０ ワード線
３０ ビット線コンタクトプラグ
３１ ポリシリコン
３２ 金属材料
４０ 第１隔離層
５０ ビット線
６０ ワード線表面層
７０ 第２隔離層
８０ 第３隔離層
９０ コンデンサ
Claims (13)
- 半導体構造であって、
基板、ワード線、ビット線コンタクトプラグ及び第１隔離層を備え、
前記ワード線は前記基板内に位置し、隣接する２つの前記ワード線の間にビット線コンタクトホールを有し、
前記ビット線コンタクトプラグは前記ビット線コンタクトホール内に位置し、
前記第１隔離層は、前記ビット線コンタクトホールの側壁に位置し、前記ビット線コンタクトプラグの側壁を覆い、
前記半導体構造は更に、
第２隔離層及びワード線表面層を備え、
前記第２隔離層は前記ワード線上に位置し、
前記ワード線表面層は前記第２隔離層内に位置し、前記第２隔離層は、前記ワード線表面層の側壁及び底壁を覆い、
前記ビット線コンタクトプラグは、隣接する２つの前記第２隔離層の間に位置することを特徴とする、半導体構造。 - 前記第１隔離層は、酸化シリコン層及び窒化シリコン層を備え、前記酸化シリコン層は、前記ビット線コンタクトホールの側壁と接触し、前記窒化シリコン層は、前記ビット線コンタクトプラグと接触することを特徴とする、
請求項１に記載の半導体構造。 - 前記第１隔離層の底端は、前記ビット線コンタクトプラグの底端と面一であり、及び／又は、前記第１隔離層は、前記基板の上面より低くないことを特徴とする、
請求項１に記載の半導体構造。 - 前記ビット線コンタクトプラグは多層構造であり、前記多層構造の材料は、ポリシリコン及び金属材料を含むことを特徴とする、
請求項１ないし３のいずれか一項に記載の半導体構造。 - 前記ビット線コンタクトプラグは３層構造であり、２層の前記ポリシリコンの間に前記金属材料が介設されることを特徴とする、
請求項４に記載の半導体構造。 - 前記金属材料は前記基板の上面より高くないことを特徴とする、
請求項４に記載の半導体構造。 - 前記ビット線コンタクトプラグはポリシリコンを含むことを特徴とする、
請求項１に記載の半導体構造。 - 前記半導体構造は更に、
窒化物層を備え、前記窒化物層は、前記第２隔離層と前記ワード線との間に位置することを特徴とする、
請求項１に記載の半導体構造。 - 前記第１隔離層の底端は前記第２隔離層の底端より高いことを特徴とする、
請求項１に記載の半導体構造。 - 前記半導体構造は更に、
コンデンサを備え、前記コンデンサは前記基板上に位置することを特徴とする、
請求項１に記載の半導体構造。 - 半導体構造の製造方法であって、
基板を提供することと、
前記基板内にワード線を形成し、隣接する２つの前記ワード線の間にビット線コンタクトホールを形成することと、
前記ビット線コンタクトホールの側壁に第１隔離層を形成することと、
前記第１隔離層内にビット線コンタクトプラグを形成することであって、前記第１隔離層は、前記ビット線コンタクトプラグの側壁を覆うことと、を含み、
第１隔離層を形成する前に、前記半導体構造の製造方法は、
前記ワード線上で第２隔離層を形成することと、
前記第２隔離層内でワード線表面層を形成することであって、前記第２隔離層は、前記ワード線表面層の側壁及び底壁を覆う、ことと、を更に含む、半導体構造の製造方法。 - 前記ビット線コンタクトプラグを形成することは、
前記第１隔離層内でポリシリコンを覆設することであって、前記ポリシリコンは前記ビット線コンタクトホールを覆うことと、
前記ポリシリコンを金属材料で覆うことと、
前記金属材料をポリシリコンで覆うことと、を含むことを特徴とする、
請求項１１に記載の半導体構造の製造方法。 - 前記第１隔離層を形成することは、
前記第２隔離層を露出するように前記基板上に開口部を形成することであって、前記開口部は前記ビット線コンタクトホールとして使用されることと、
前記開口部の側壁に前記第１隔離層を形成することと、を含むことを特徴とする、
請求項１１に記載の半導体構造の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010878114.1 | 2020-08-27 | ||
| CN202010878114.1A CN114121880B (zh) | 2020-08-27 | 2020-08-27 | 半导体结构及半导体结构的制造方法 |
| PCT/CN2021/101618 WO2022041981A1 (zh) | 2020-08-27 | 2021-06-22 | 半导体结构及半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023518011A JP2023518011A (ja) | 2023-04-27 |
| JP7462064B2 true JP7462064B2 (ja) | 2024-04-04 |
Family
ID=80354545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022554918A Active JP7462064B2 (ja) | 2020-08-27 | 2021-06-22 | 半導体構造及び半導体構造の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11871561B2 (ja) |
| EP (1) | EP4109533A4 (ja) |
| JP (1) | JP7462064B2 (ja) |
| KR (1) | KR20220136447A (ja) |
| CN (1) | CN114121880B (ja) |
| WO (1) | WO2022041981A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115988877B (zh) * | 2023-03-16 | 2023-09-08 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140117492A1 (en) | 2012-10-25 | 2014-05-01 | Bongsoo Kim | Semiconductor devices including a recessed active region, and methods of forming semiconductor devices including a recessed active region |
| JP2015053447A (ja) | 2013-09-09 | 2015-03-19 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法、並びにデータ処理システム |
| JP2015135885A (ja) | 2014-01-17 | 2015-07-27 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| JP2016009788A (ja) | 2014-06-25 | 2016-01-18 | マイクロン テクノロジー， インク． | 半導体装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589413A (en) * | 1995-11-27 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned bit-line during EPROM fabrication |
| KR100629270B1 (ko) * | 2005-02-23 | 2006-09-29 | 삼성전자주식회사 | 낸드형 플래시 메모리 소자 및 그 제조방법 |
| US7595262B2 (en) | 2006-10-27 | 2009-09-29 | Qimonda Ag | Manufacturing method for an integrated semiconductor structure |
| KR101095817B1 (ko) | 2009-02-10 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR101883656B1 (ko) * | 2012-03-30 | 2018-07-31 | 삼성전자주식회사 | 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법 |
| KR101926027B1 (ko) * | 2012-08-31 | 2018-12-06 | 에스케이하이닉스 주식회사 | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 |
| KR101924020B1 (ko) * | 2012-10-18 | 2018-12-03 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP2015053477A (ja) | 2013-08-05 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| KR102164542B1 (ko) * | 2014-05-21 | 2020-10-12 | 삼성전자 주식회사 | 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법 |
| US9881924B2 (en) | 2016-05-11 | 2018-01-30 | Micron Technology, Inc. | Semiconductor memory device having coplanar digit line contacts and storage node contacts in memory array and method for fabricating the same |
| KR102450577B1 (ko) | 2016-08-12 | 2022-10-11 | 삼성전자주식회사 | 반도체 소자 |
| CN109148376B (zh) * | 2017-06-28 | 2020-07-31 | 长鑫存储技术有限公司 | 存储器及其形成方法、半导体器件 |
| KR102444707B1 (ko) | 2018-03-26 | 2022-09-19 | 에스케이하이닉스 주식회사 | 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법 |
| CN108899309A (zh) | 2018-06-27 | 2018-11-27 | 长鑫存储技术有限公司 | 埋入式字线结构及其制作方法 |
| CN208706648U (zh) * | 2018-09-07 | 2019-04-05 | 长鑫存储技术有限公司 | 一种半导体存储器 |
| CN110890368A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体器件的制备方法和半导体器件 |
| CN110890365A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 一种半导体存储器及其制备方法 |
| CN108987282B (zh) * | 2018-09-11 | 2023-07-21 | 长鑫存储技术有限公司 | 一种半导体器件及其制造方法 |
| KR20200079366A (ko) | 2018-12-24 | 2020-07-03 | 삼성전자주식회사 | 반도체 메모리 장치 |
-
2020
- 2020-08-27 CN CN202010878114.1A patent/CN114121880B/zh active Active
-
2021
- 2021-06-22 KR KR1020227032640A patent/KR20220136447A/ko not_active Application Discontinuation
- 2021-06-22 EP EP21859823.3A patent/EP4109533A4/en active Pending
- 2021-06-22 JP JP2022554918A patent/JP7462064B2/ja active Active
- 2021-06-22 WO PCT/CN2021/101618 patent/WO2022041981A1/zh unknown
- 2021-09-02 US US17/446,829 patent/US11871561B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140117492A1 (en) | 2012-10-25 | 2014-05-01 | Bongsoo Kim | Semiconductor devices including a recessed active region, and methods of forming semiconductor devices including a recessed active region |
| JP2015053447A (ja) | 2013-09-09 | 2015-03-19 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法、並びにデータ処理システム |
| JP2015135885A (ja) | 2014-01-17 | 2015-07-27 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| JP2016009788A (ja) | 2014-06-25 | 2016-01-18 | マイクロン テクノロジー， インク． | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023518011A (ja) | 2023-04-27 |
| CN114121880B (zh) | 2023-05-05 |
| CN114121880A (zh) | 2022-03-01 |
| US11871561B2 (en) | 2024-01-09 |
| EP4109533A1 (en) | 2022-12-28 |
| US20220068936A1 (en) | 2022-03-03 |
| WO2022041981A1 (zh) | 2022-03-03 |
| EP4109533A4 (en) | 2023-09-13 |
| KR20220136447A (ko) | 2022-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429507B2 (en) | Semiconductor device having both memory and logic circuit and its manufacture | |
| US7276751B2 (en) | Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same | |
| US8174064B2 (en) | Semiconductor device and method for forming the same | |
| US20190267386A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2004193563A (ja) | Ｍｉｍキャパシタを有する半導体素子 | |
| US20140030865A1 (en) | Method of manufacturing semiconductor device having cylindrical lower capacitor electrode | |
| CN115148705A (zh) | 半导体结构及其制备方法 | |
| US7790613B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6380589B1 (en) | Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell | |
| JP7462064B2 (ja) | 半導体構造及び半導体構造の製造方法 | |
| JP2007158297A (ja) | メモリデバイス | |
| CN111261632A (zh) | 半导体栅极结构及其制备方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2008042075A (ja) | 半導体記憶装置及びその製造方法 | |
| US20220130840A1 (en) | Semiconductor structure and semiconductor structure manufacturing method | |
| US20070170488A1 (en) | Capacitor of semiconductor device and method for fabricating the same | |
| CN117500270B (zh) | 半导体结构及其制作方法 | |
| TWI817356B (zh) | 半導體元件及其製備方法 | |
| TWI844984B (zh) | 半導體裝置 | |
| US20230232611A1 (en) | Semiconductor devices | |
| WO2022057332A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| CN116782640A (zh) | 半导体结构的制备方法及半导体结构 | |
| US20040079981A1 (en) | Semiconductor device having capacitor | |
| JP2005072617A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7462064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |