CN110892497B - 用于制造电容元件及其他装置的采用表面面积放大的基底 - Google Patents

用于制造电容元件及其他装置的采用表面面积放大的基底 Download PDF

Info

Publication number
CN110892497B
CN110892497B CN201880045989.4A CN201880045989A CN110892497B CN 110892497 B CN110892497 B CN 110892497B CN 201880045989 A CN201880045989 A CN 201880045989A CN 110892497 B CN110892497 B CN 110892497B
Authority
CN
China
Prior art keywords
layer
lands
substrate
trenches
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880045989.4A
Other languages
English (en)
Other versions
CN110892497A (zh
Inventor
弗雷德里克·瓦龙
朱利安·埃尔萨巴希
久伊·帕拉特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110892497A publication Critical patent/CN110892497A/zh
Application granted granted Critical
Publication of CN110892497B publication Critical patent/CN110892497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/40—Semi-permeable membranes or partitions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/227—Sensors changing capacitance upon adsorption or absorption of fluid components, e.g. electrolyte-insulator-semiconductor sensors, MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)
  • Micromachines (AREA)

Abstract

由基底(1)提供放大的表面面积，该基底(1)包括：基层(2)，该基层具有限定多个第一沟槽(3)和介于中间的第一平台(4)的第一主表面(2A)；以及覆盖层(12)，该覆盖层设置在基层(2)的第一主表面(2A)上并以基本保形的方式覆盖第一沟槽(3)和第一平台(4)，其中，覆盖层的远离基层的第一主表面(2A)的表面(12A)包括多个第二沟槽(13)和介于中间的第二平台(14)，第二沟槽和第二平台以比第一沟槽和第一平台的比例小的比例被限定。基底可以用于制造电容元件，在电容元件中设置有薄膜层并且薄膜层以保形的方式覆盖覆盖层的第二沟槽和第二平台，以创建具有高的电容密度的金属‑绝缘体‑金属结构。

Description

用于制造电容元件及其他装置的采用表面面积放大的基底
本发明涉及电气/电子装置制造的领域。更具体地，本发明涉及采用表面面积放大技术的基底、制造方法和所制造的装置。
在各种应用中，利用所谓的“表面面积放大”技术、即用以增大表面的表面面积而不增加由该表面在平面上的投影所覆盖的占地面积的技术可能是有利的。下面将仅出于说明的目的来描述这种应用的两个示例，这些示例不是详尽的。
例如，在化学传感器中，可以借助于在感测材料层(例如金属氧化物层)的表面上的吸附这种化学物种的分子来检测特定的化学物种。通过增大感测材料层的表面面积，可以改善传感器的灵敏度和/或检测速度。在这种情况下，表面面积放大技术可以涉及通过将传感器材料沉积在具有纹理表面的基底上来形成感测层，纹理表面即为具有凹凸特征(例如突出部或柱和/或凹陷部或沟槽，注意到的是，在该领域中，“沟槽”不必为长形开孔，而是可以是例如具有相同的长度尺寸和宽度尺寸的开孔，比如具有方形或圆形横截面的开孔，如在附图中可以看到的)的表面。
作为另一示例，已知的是通过将交替的导电材料、电绝缘材料和导电材料沉积在纹理化的基底表面上、即在包括大体沿基底的厚度方向延伸的沟槽的基底表面上和/或在具有从基底表面突起的柱型结构的基底表面上来形成三维电容器。可以通过增大其上形成有电极层和介电层的纹理特征的纵横比——例如，通过将沟槽制造得更深和/或通过将沟槽制造得更窄使得对于给定的占地面积可以设置更多数量的沟槽——来放大电极层和介电层的表面面积，并且由此可以增大电容密度。
然而，当试图使用上述技术来增大表面面积放大的程度时，可能出现问题。
考虑3D电容器的示例，可能期望的是使功能层(例如，金属-绝缘体-金属层)沉积在具有1μm至30μm深但仅30nm至100nm宽的沟槽的基底上。在这种受限的几何形状中，难以使材料沉积在沟槽表面上。常规地，可以采用诸如化学气相沉积(CVD)或原子层沉积(ALD)之类的技术，以将前驱物引入到沟槽中，使得前驱物物种能够与沟槽壁材料反应并形成期望的金属(或绝缘体)层。但是，在极度受限的空间比如具有大纵横比的沟槽中，前驱物物种的扩散速率受到限制和/或不均匀，于是这可能导致以下问题中的一个或更多个问题：
-非常慢的沉积速率，
-不良的保形沉积，从而导致膜厚度或膜材料性能方面的变化，
-高的加工成本。
已经被采用以形成用于形成3D电容器的模板的技术涉及使用阳极氧化来形成纹理化的基底表面(电容器的电极层和介电层随后被沉积在该基底表面上)。例如，可以在硅基底上形成铝层，然后可以执行阳极氧化过程以在铝层中形成高密度的均匀的、自组装的沟槽或“孔”。严格来说，孔是在阳极氧化过程期间形成的氧化铝层中限定的；因此，可以说这些孔是在AAO——阳极氧化铝——中形成的。在一些情况下，孔的底部处的氧化物层被去除，使得每个孔的内部可以与设置在模板的远离孔的开口的侧部处的导电层连通。
图1图示了通过阳极氧化形成的上述类型的模板，并且示出了该模板的占地面积(即，由模板到平面上的投影所占据的表面面积)比在模板中通过孔的内表面与孔之间的平台的表面组合而提供的表面面积小得多。
尽管使用阳极氧化来形成用于生产3D电容器的模板在提高电容密度的方面可能是有益的，但是使用上述技术生产的AAO中的孔深度通常不大于10μm，这是因为通常要被阳极氧化的金属层具有有限的厚度。如果试图形成厚度大于10μm或15μm的铝(或用于阳极氧化的其他金属)层，则会出现困难。通常，用于阳极氧化的金属通过CVD或物理气相沉积(PVD)工艺沉积，并且试图沉积厚度大于约10μm至15μm的层可能导致以下问题中的一个或更多个问题：
-过长的加工时间(从而导致生产率下降)，
-需要更频繁地清洁制造设备(并且，因此，维护成本更高)，
-对膜微观结构的控制不佳(过热、重组)。
然而，期望的是能够增大可以实现的表面放大的程度。
本发明是鉴于以上问题而做出的。
本发明提供了一种基底，该基底包括具有第一主表面的基层，该第一主表面包括多个第一沟槽和介于中间的第一平台，其特征在于，在基层的所述第一主表面上设置有厚度大于5μm的覆盖层，并且该覆盖层以基本保形的方式覆盖第一沟槽和第一平台，其中：
覆盖层的远离基层的第一主表面的表面包括多个第二沟槽和介于中间的第二平台，第二沟槽和第二平台以比第一沟槽和第一平台的比例小的比例被限定，
第一平台的厚度大于1μm，以及
比率R＝D/H大于0.5，其中，D是覆盖层(12)的覆盖两个相邻的第一平台(4)的表面之间的自由空间的尺寸，并且H是第一平台的高度。
如先前段落中所述并且如在附图(特别是图5A)中可以看到的，覆盖层以保形的方式覆盖第一沟槽和第一平台，即覆盖层遵循位于下方的基底的第一主表面的轮廓，并且覆盖层沿着其长度具有基本恒定的厚度。因此，在宏观比例上，第一主表面的纹理由覆盖层的周缘再现。但是，覆盖层的周缘本身具有较小数量级的纹理；换句话说，第二沟槽和第二平台在覆盖层中设置在覆盖层的位于第一沟槽上的部分中、覆盖层的形成在第一沟槽的侧壁上的部分中以及覆盖层的位于基底的第一主表面中的第一平台上的部分中。
利用当前制造工艺，不可能实现覆盖层与基层的纹理的轮廓的完美一致性。然而，在根据本发明实施方式的基底中提供了高度的保形度，优选地实现了70％或更大的保形率。保形率表示始终沿着基层的纹理的覆盖层的厚度的均匀性。在保形度是理想的的情况下，覆盖层严格地遵循基层的表面中的轮廓。可以使用各种方法来量化保形率。例如，在最大厚度是覆盖层的最大厚度、最小厚度是覆盖层的最小厚度并且平均厚度是覆盖层的平均厚度的情况下，保形率可以被定义为(最大厚度-最小厚度)/平均厚度。
上述基底利用了下述多级表面面积放大技术：其中，具有纹理表面——该纹理表面的纹理特征具有相对较小的第一比例——的覆盖层被以保形的方式设置在基层表面上，该基层表面本身也是纹理化的并且具有相对较大的第二比例的纹理特征。
实际上，该技术结合了两级纹理化处理以增加由基底提供的总表面面积：第一级纹理化处理由基层的第一主表面中的第一沟槽和第一平台提供，并且第二级纹理化处理由覆盖层的远离基层的第一主表面的表面中的第二沟槽和第二平台提供。
与在平坦的基部上设置纹理化的覆盖层的情况相比，通过在本身具有适当的较大比例的纹理特征的基层上设置纹理化的覆盖层可以增大由基底所提供的总表面面积，而不增大基底的占地面积。
与在平坦的(未经纹理化的)基层上设置纹理化的覆盖层的基底相比，根据本发明的上述基底可以包括具有较低纵横比的第二沟槽并且仍实现相同的(或增大的)总表面面积。较低的纵横比有助于气态或液态材料在第二沟槽内的循环并且可以增大材料层在第二沟槽的壁上的沉积的速度和/或均匀性。
与在平坦的(未经纹理化的)基层上设置纹理化的覆盖层的基底相比，根据本发明的上述基底可以包括较薄的覆盖层并且仍实现相同的(或增大的)总表面面积。在覆盖层较薄、例如为10μm或更小的情况下，可以改善对覆盖层的微观结构的控制。此外，在覆盖层较薄、例如为10μm或更小的情况下，可以将生产覆盖层所需的加工时间减少至实用的时间段以及/或者将对于清洁制造设备的需要减少至可接受的水平，从而允许降低维护成本。
覆盖层的厚度大于5μm，第一平台的宽度大于1μm，并且比率R大于0.5。通过将第一平台的宽度设置成大于1μm，在制造基底的过程期间促进了第一平台的物理完整性，从而降低了破损或变形的风险。通过将覆盖层的厚度设置成大于5μm，可以获得相当大的程度的表面放大。通过将比率R设置成大于0.5，可以促进将覆盖层形成为与位于下方的第一平台和第一沟槽的形状一致的能力。遵照特征的这种组合可以在电容元件中提供较好的均匀性并降低缺陷的风险，从而提高基底的制造过程的产量。
在本发明的某些实施方式中，比率R＝D/H在0.5至3.0的范围内，其中，D是被覆盖层覆盖的两个相邻的第一平台之间的间隙，并且H是第一平台的高度。在比率R在0.5至3.0的范围内的情况下，促进了覆盖层与位于下方的第一沟槽和第一平台的轮廓的一致性，并且可以实现表面面积放大因素的不可忽略的改进。
在本发明的某些实施方式中，第一沟槽具有与基层的第一主表面垂直或相对于第一主表面成小于90°的角度延伸的侧壁。换句话说，提供对基层的纹理化的第一平台可以具有从几乎平坦变化成梯形而至矩形的各种横截面形状(其中，横截面在垂直于晶片表面的任何平面中截取)。
第一沟槽可以互连并形成与其自身相交的连续轮廓。以这种方式，形成了连续的流动路径，并且这种方式可以例如在覆盖层材料在基层的第一主表面上的沉积期间改善气态或液态材料在第一沟槽内的扩散的速度和均匀性。
覆盖层可以是阳极氧化层，例如阳极氧化铝层，并且第二沟槽可以是阳极氧化层中的孔。在这种情况下，阳极氧化层中的孔易于成纳米级，并且这使基底所提供的表面面积显著增加。基层的第一主表面中的第一沟槽和第一平台可以是微米级的，从而使得能够使用较简单的制造工艺来对基层的第一主表面进行纹理化。
覆盖层可以是电绝缘的，并且可以在第二沟槽和第二平台上设置有三个薄膜层的堆叠件且该堆叠件以保形的方式覆盖第二沟槽和第二平台。堆叠件的第一层可以是导电的，堆叠件的第二层可以是电绝缘的，并且堆叠件的第三层可以是导电的。三层膜的堆叠件因此可以形成具有高电容密度的电容结构。
在不同的情况下，覆盖层可以是导电的，并且可以在覆盖层的第二沟槽和第二平台上设置有第一薄膜层且该第一薄膜层以保形的方式覆盖覆盖层的第二沟槽和第二平台，第一薄膜层是电绝缘的或导电的。这样的结构尤其可以用于形成具有大的感测面积的化学感测元件。替代性地，在第一薄膜层是电绝缘的并且在第一薄膜层上设置有第二薄膜层——该第二薄膜层是导电的——且该第二薄膜层以保形的方式覆盖第一薄膜层的情况下，该分层构型可以形成具有高电容密度的电容结构。
本发明还提供了一种采用如上所述的电容结构的电容元件。该电容元件可以具有高的电容密度。
本发明还进一步提供了一种系统级封装模块，该系统级封装模块包括与集成电路集成在一起的如上所述的基底或电容元件。这样的系统级封装模块受益于如上所述的基底的改进性能。
本发明还提供了一种如上所述的化学传感器元件，其中，第一薄膜层是适于吸附所选分子的化学感测层。可以借助于感测层的增大的表面面积来改进化学传感器元件的反应速度和/或灵敏度。
本发明还进一步提供了一种制造基底的方法，该方法包括：
形成具有第一主表面的基层，该第一主表面限定多个第一沟槽和介于中间的第一平台，以及
在基层的所述第一主表面上形成覆盖层以以保形的方式覆盖第一沟槽和第一平台，覆盖层的远离基层的第一主表面的表面包括多个第二沟槽和介于中间的第二平台，第二沟槽和第二平台以比第一沟槽和第一平台的比例小的比例被限定。
由基底提供的表面面积通过根据以上方法制造基底而被放大，而无需增大第二沟槽的纵横比。
可以使用不同的方法来在基层的第一主表面中提供纹理。根据消减方法，基层是单片层，并且通过对该单片层进行蚀刻形成了第一主表面中的纹理。消减方法仅需要少量的加工步骤。根据替代性的添加方法，通过提供具有未经纹理化(平坦)表面的第一子基层并在该平坦表面上形成包括构成第一平台的突出部的第二子基层来形成基层。添加方法使得不同的材料能够被用于第一子基层和第二子基层，这增加了设计自由度。
根据参照附图仅通过说明而非限制的方式给出的对本发明的某些实施方式的描述，本发明的其他特征和优点将变得明显，在附图中：
图1是用以说明表面面积放大的图；
图2是示意性地表示通过根据本发明的实施方式的基底的一部分的横截面的图；
图3A和图3B图示了在根据图2的实施方式的基底中对基层进行纹理化的不同图案，其中：
图3A示出了下述纹理化图案：其中，连续的沟槽围绕从基层的根部表面突起的突出部/柱，以及
图3B示出了下述纹理化图案：其中，在连续的平台区域中形成离散的沟槽；
图4示出了图2的实施方式中的覆盖层的一部分的放大图；
图5A是示意性地表示通过根据本发明的实施方式的使用单片式基层的基底的一部分的横截面的图；
图5B是示意性地表示通过根据本发明的实施方式的使用包括第一子基层和第二子基层的基层的基底的一部分的横截面的图；
图6是示意性地图示了形成在根据本发明的实施方式的基底的覆盖层上的功能层的图；
图7是示意性地图示了根据本发明的实施方式的电容结构的图；
图8是示意性地图示了根据本发明的实施方式的电容结构的图；
图9是示意性地图示了根据本发明的实施方式的系统级封装模块的图；以及
图10是流程图，其示出了根据本发明的实施方式的制造方法中的各步骤。
现在将参照图2至图5B来描述根据本发明的实施方式的基底1。
根据图2至图5B的实施方式的基底1包括基层2，基层2的第一主表面2A具有包括第一沟槽3和第一平台4的纹理特征。第一沟槽3和第一平台4是比例相对较大的纹理特征。在下面的描述中，将假设基层2的第一主表面中的纹理特征是微米级特征，即具有微米级尺寸的沟槽和平台。但是，本发明不限于基层2中的比例相对较大的纹理特征是微米级的情况。
基层2中的纹理特征的图案没有特别限制。根据图3A中所图示的第一图案化方法，纹理特征包括呈从基层的根部层面2R突起的突出部(或柱)的形式的第一平台4，并且突出部之间的空间对应于连续的沟槽3。第一平台4可以彼此等距，但这不是必需的。第一平台4可以布置在例如六边形点阵或立方点阵上的阵点处，但这不是必须的。当纹理特征的图案中存在规律性(例如恒定的沟槽宽度和形状)时，则由于例如使布局和过程控制更容易而使制造简化。例如，在平台4等距并且设置在规则的点阵上的情况下，沟槽(对应于第一平台4之间的空间)具有更均匀的宽度/深度，从而有助于气体(蚀刻剂或沉积前驱物)在制造过程期间的循环。
在图3A中所图示的情况下，构成第一平台4的突出部可以形成为各种形状。下面是用于第一平台4的一些示例性形状的非穷举列表：圆柱形、平行六面体形、棱锥形、四角形或者具有呈十字形、三脚形、或任何其他旋转对称形状的形式的横截面形状(在平行于第一主表面2A的平面中)。此外，第一平台4不必具有旋转对称形状；纹理可以例如包括由线性壁分隔开的简单的平行线性沟槽。在使用由线性壁分隔开的平行线性沟槽的实施方式中，在沟槽相交以形成连续的沟槽的情况下，有助于气体(蚀刻剂或沉积前驱物)在制造过程期间的循环。
第一沟槽3具有侧壁3s，侧壁3s可以相对于基层的第一主表面2A以小于90°或等于90°的角度延伸。当侧壁以这种方式成角度时，第一平台4具有恒定的横截面或者可以随着侧壁延伸远离基层2的根部层面2R而稍微渐缩。当将覆盖层材料(在下面描述)沉积在第一平台4和第一沟槽3上时，这种类型的形状有助于形成保形层，并且良好的保形度用于促进在覆盖层所中产生的孔隙率的均匀性。
根据图3B中所图示的第二图案化方法，纹理特征包括具有第一平台4的连续区域，该连续区域具有沿基层2的厚度方向下行的多个离散的沟槽。应当指出的是，图3B是高度示意性的，并且在实践中，第一沟槽3的开口将比所图示的开口以更大程度张开(以便促进下文稍后描述的覆盖物的保形沉积)。离散的沟槽的形状和间隔没有特别限制。但是，当沟槽的横截面积沿着沟槽的长度基本恒定时，这有助于促进沉积在第一平台4和离散的沟槽上的覆盖层的保形度。
由图3A图示的图案化方法利用了连续的沟槽并且与涉及不连续的沟槽的图3B的情况相比具有在蚀刻过程期间改善气体循环并且改善沉积在第一平台4和第一沟槽上的覆盖层的保形度方面的优点。
图2是示意性地表示通过根据本发明的实施方式的基底的一部分的横截面的图。如在图2中能够看到的，覆盖层12形成在基层2的第一主表面2A上并且以保形的方式覆盖第一沟槽3和第一平台4。图4示出了覆盖层12的一部分的放大图，从而可以理解该覆盖层12的结构。图4(a)是表示立体图的图，而图4(b)是表示横截面图的图。图4(c)是从侧面观察的覆盖层12的TEM高分辨率图像，并且图4(d)是从上方观察的覆盖层12的图像。
在覆盖层12的远离基层2的表面12A中形成有包括第二沟槽13和第二平台14的纹理特征。第二沟槽13和第二平台14是比例相对较小的纹理特征，即，第二沟槽13和第二平台14具有比基层2中的纹理特征的比例小的比例。换句话说，覆盖层12中的纹理特征的尺寸(即，第二沟槽13的直径和第二沟槽13的间距)小于基层2中的纹理特征的尺寸。
在下面的描述中，将假设覆盖层12的远离基层的表面12A中的纹理特征是纳米级特征，即具有纳米级尺寸的沟槽和平台，例如形成在AAO中的孔。但是，本发明不限于覆盖层12中的比例相对较小的纹理特征是纳米级的情况。然而，对于覆盖层12的表面12A中的纹理特征优选的是亚微米级的，并且对于覆盖层12的表面12A中的纹理特征更优选的是纳米级的。同样，本发明不限于通过阳极氧化工艺形成第二沟槽的情况，可以使用其他工艺(例如各向异性蚀刻)。
虽然如上所述在被阳极氧化以形成覆盖层12的材料的厚度大于约10μm或15μm的情况下可能出现问题，但是不期望将预阳极氧化材料层形成得过薄，因为这限制了在成品结构中可以获得的总表面面积。对于某些应用，有利的是将覆盖层12的厚度设置成大于5μm，使得在完成多级纹理化基底的制造时获得相当大的表面面积。
基层2中的纹理特征可以使用如将参照图5A描述的消减过程来产生。更具体地，根据本消减方法，例如通过使用光刻技术蚀刻基层以实现对第一平台4和第一沟槽3进行期望的图案化而在单片式基层2中形成纹理特征。在这种情况下，基层2是“单片式的”，使得公共层形成第一平台并形成该平台从其延伸的根部部分，但是这不排除可以在基层2上层压一个或更多个附加层的可能性。
替代性地，可以使用如将参照图5B描述的添加过程来产生基层2中的纹理特征。更具体地，根据本添加方法，使用具有基本平坦的形状(或者至少基本平坦的、未经纹理化的表面)的第一子基层2a来生产具有期望的纹理特征的基层2，在该第一子基层2a形成有第二子基层2b。第二子基层2b的各部分形成第一平台4。第二子基层2b可以例如作为连续层沉积在第一子基层2a上并且然后被蚀刻以留下第一平台4。尽管图5B图示了存在两个子基层2a、2b的情况，但是应当理解的是，可以使用三个或多于三个的子基层来产生期望的比例相对较大的纹理。
在图2、图5A和图5B中所图示的实施方式中，在基层2与覆盖层12之间插入附加层10和11。附加层10是可以用于促进基层2与覆盖层12的材料之间的粘附的金属层。该金属层10还可以用于实现电互连。各种材料可以被用于金属层10，包括但不限于铝、钛或铜。
附加层11在本示例性实施方式中是用于对形成在覆盖层12中的孔的深度进行控制的阳极氧化终止层，在本示例性实施方式中，在阳极氧化过程期间在覆盖层中形成第二沟槽13。各种材料可以被用于该阳极氧化终止层，包括但不限于：钛或钨。下面关于参照图10描述的制造方法给出关于阳极氧化终止层11的更多信息。
根据用于形成基层2和覆盖层12的材料和/或根据用于形成覆盖层12的制造技术，可以在基层2与覆盖层12之间插入与层10、11相比不同的层(或额外的层)。同样，层10和11在合适的情况下可以被省去。
已经执行了模拟以评估基层2的纹理特征的尺寸如何影响可以实现的表面面积放大的程度。
第一组模拟计算了在下述情况下可以实现的表面面积放大率：其中，在纹理化的基层2上形成有10μm厚的AAO覆盖层，比率R＝D/H取值为1(其中，D是覆盖层12的覆盖两个相邻的第一平台4的相对表面之间的自由空间的尺寸，并且H是第一平台4的高度)，并且a)对于第一平台的高度H(或第一沟槽的深度)以及b)对于第一平台4的宽度W(或相邻沟槽之间的间隙)使用了不同的值。
下面的表1示出了该第一组模拟的结果，并且表1包括：根据使可能的表面面积放大最大的最佳计算公式所确定的表面面积放大值“最大放大”以及根据使表面面积放大率最大的“最佳”计算公式的表面面积放大值，以及根据使可能的表面面积放大率最小的不利计算公式所确定的表面面积放大值“最小放大”。注意，表1中所包括的高度值和宽度值以微米表示。
表1
Figure GDA0003196105210000101
Figure GDA0003196105210000111
在表1中，未用灰色阴影表示的单元格对应于在表面放大方面产生了显著改善并且提供了从加工和/或稳固性角度看较现实的基层几何形状的宽度值和高度值的组合。因此，这些单元格对应于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为1的情况下优选的宽度值和高度值的组合。
在表1中，单粗体轮廓包围了六个单元格的组，这六个单元格对应于在表面放大方面产生了特别显著的益处并且提供了从加工和稳固性角度看现实的基层几何结构的宽度值和高度值的组合。因此，这六个单元格对应于对于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为1的情况下的宽度参数和高度参数而言的更优选的设置范围。
在表1中，双粗体轮廓包围了一个单元格，该单元格对应于针对可接受的高度/宽度比提供了从加工和稳固性角度看现实的最大放大的宽度值和高度值的组合。因此，该单元格对应于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为1的情况下当前认为对于加工而言最佳的设置。
第二组模拟计算了在下述情况下可以实现的表面面积放大率：其中，在纹理化的基层2上形成有10μm厚的AAO覆盖层，比率R＝D/H取值为0.5，并且a)对于第一平台的高度H(或第一沟槽的深度)以及b)对于第一平台4的宽度W使用了不同的值。
下面的表2示出了该第二组模拟的结果，并且如同表1，表2示出了分别根据最佳计算公式和不利计算公式所确定的“最大放大”值和“最小放大”值。如同表1，在表2中，高度值和宽度值以微米表示。
表2
Figure GDA0003196105210000121
在表2中，未用灰色阴影表示的单元格对应于在表面放大方面产生了显著改善并且提供了从加工和/或稳固性角度看较现实的基层几何形状的宽度值和高度值的组合。因此，这些单元格对应于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为0.5的情况下优选的宽度值和高度值的组合。
在表2中，单粗体轮廓包围了六个单元格的组，这六个单元格对应于在表面放大方面产生了特别显著的益处并且提供了从加工和稳固性角度看现实的基层几何结构的宽度值和高度值的组合。因此，这六个单元格对应于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为0.5的情况下对于宽度参数和高度参数而言更优选的设置范围。
在表2中，双粗体轮廓包围了一个单元格，该单元格对应于针对可接受的高度/宽度比提供了从加工和稳固性角度看现实的最大放大的宽度值和高度值的组合。因此，该单元格对应于在纹理化的基层2上形成有10μm厚的AAO覆盖层且比率R＝D/H取值为0.5的情况下当前认为对于加工而言最佳的设置。
从表1和表2可以看到，考虑到最佳计算，可以通过将第一平台4的高度设置成至少1μm来获得1.0或更佳的表面面积放大率。
从表1和表2可以看到，考虑到最佳计算和不利计算两者，可以通过将第一平台4的宽度设置在0.5μm至256μm的范围内并将第一平台4的高度设置在0.5μm至256μm的范围内来获得1.0或更佳的表面面积放大率。当第一平台的宽度大于1μm时，结构的机械强度得到改善。可以通过将第一平台4的宽度设置在2μm至8μm的范围内并将第一平台4的高度设置在16.0μm至64.0μm的范围内而在改善的表面面积放大率与结构机械强度之间取得良好的折衷。
在本发明的某些实施方式中，覆盖层的厚度大于5μm，第一平台的宽度大于1μm，并且比率R大于0.5。通过遵照范围的这种组合，提高了生产多级纹理化基底的制造过程的产量。
在本发明的某些实施方式中，比率R＝D/H被设置在0.5至3.0的范围内。在将比率R设置成0.5或更大的情况下，促进了形成与位于下方的第一平台和第一沟槽的形状一致的覆盖层的能力。在比率R高于3.0的情况下，表面面积放大的增益变得可忽略不计。
根据本发明的实施方式的多级纹理化基底可以用于制造各种电气/电子元件。通常，用于制造这样的元件的过程包括对覆盖层12的表面12A进行功能化，即，在表面12A上形成一个或更多个层。
图6图示了可以通过在覆盖层22的远离基层的表面上设置薄膜层26而产生的第一结构。图6至图8以简化形式图示了覆盖层的仅一部分，基层2未被示出。在该示例中，覆盖层22是导电的，并且薄膜层26设置在覆盖层22的第二沟槽和第二平台上且以保形的方式覆盖覆盖层22的第二沟槽和第二平台。取决于目标应用，薄膜层26可以是电绝缘的或导电的，并且可以相应地选择用于薄膜层26的材料(和薄膜层26的厚度)。可以通过适合于覆盖层和薄膜层的材料以及第二沟槽的尺寸的工艺来在覆盖层22上形成薄膜层26。例如，可以使用ALD。
例如，可以使用图6的结构来形成化学感测元件。在这样的情况下，薄膜层26可以由在其上吸附目标化学物种的分子的材料形成。
图7图示了可以通过在覆盖层22的远离基层的表面上设置薄膜层26和27而产生的第二结构。在该示例中，覆盖层22是导电的，并且薄膜层26和27设置在覆盖层22的第二沟槽和第二平台上且以保形的方式覆盖覆盖层22的第二沟槽和第二平台。在该示例中，薄膜层26是电绝缘的，并且薄膜层27是导电的。以这种方式形成了3D电容结构。可以设置连接至电容结构的底部电极的端子23。虽然图7将端子23表示为仿佛端子23与覆盖层22物理接触，但是实际上端子23附接至基层并且电连接至电容结构的底部电极。可以设置连接至电容结构中的顶部电极的端子24。可以根据电容结构的期望电容来选择用于薄膜层26、27的材料以及这些层的厚度。可以通过适合于覆盖层和薄膜层的材料以及第二沟槽的尺寸的工艺来在覆盖层22上形成薄膜层26和27。例如，可以使用ALD。
图8图示了可以通过在覆盖层32的远离基层的表面上设置三个薄膜层的堆叠件而产生的第三结构。在该示例中，覆盖层32是电绝缘的，并且薄膜层的堆叠件设置在覆盖层32的第二沟槽和第二平台上且以保形的方式覆盖覆盖层32的第二沟槽和第二平台。在该示例中，薄膜层包括导电的导电层36、电绝缘(即，绝缘体)的绝缘层37以及导电的导电层38。以这种方式形成了下述3D电容结构：其中，导电层36是底部电极，绝缘层37是绝缘体，并且导电层38是顶部电极。
在图8的结构的变型中，可以通过选择性地溶解形成在阳极氧化终止层上的氧化物来在孔的底部处进行电接触，使得导电层36接触位于阳极氧化终止层下方的金属层。
可以设置连接至电容结构的底部电极的端子33。虽然图8将端子33表示为仿佛端子33与底部电极/导电层38物理接触，但是实际上端子33可以附接至基层并且电连接至电容结构的底部电极。可以设置连接至电容结构中的顶部电极的端子34。可以根据电容结构的期望电容来选择用于导电层36、绝缘层37和导电层38的材料以及这些层的厚度。可以通过适合于覆盖层和导电层36、绝缘层37、导电层38的材料以及第二沟槽的尺寸的工艺来在覆盖层32上形成导电层36、绝缘层37和导电层38。例如，可以使用ALD。
图9示出了可以使用根据本发明的实施方式的基底来制造的系统级封装件(SIP)100，该基底120可以实现一个或多个电容元件(以及可选地实现各种附加部件，例如无源部件、互连件等)。
在图9的SIP 100中，根据本发明的实施方式的基底120以倒装芯片的方式结合至安装基底130，该安装基底130可以是引线框架。包括集成电路115的有源管芯110以倒装芯片的方式结合至基底120。因此，根据本发明的基底120与集成电路115集成在一起。
图10图示了制造根据本发明的实施方式的多级纹理化基底的方法。所图示的方法包括：形成(S1)具有第一主表面(2A)的基层2，该第一主表面限定多个第一沟槽3和介于中间的第一平台(4)。当已经形成基层2时，在基层2的第一主表面2A上形成(S2)覆盖层12以以保形的方式覆盖第一沟槽3和第一平台4。覆盖层的远离基层的第一主表面2A的表面12A包括多个第二沟槽13和介于中间的第二平台14，第二沟槽13和第二平台14以比第一沟槽和第一平台的比例小的比例被限定。
可以以各种方式、例如使用上述消减过程或添加过程来形成基层2中的纹理。
覆盖层12的表面12A中的纹理可以以各种方式产生。在一个示例性制造过程中，沉积铝层以以保形的方式覆盖基层2的第一沟槽3和第一平台4，并且然后执行阳极氧化过程以在铝层中形成孔。在于沉积铝层之前沉积阳极氧化终止层、比如图2的层11的情况下，在每个孔的底部处形成了氧化物层(例如TiOx、WOx等)。如有需要，则然后可以例如利用钾基或钠基缓冲蚀刻溶液来执行选择性蚀刻过程以蚀刻掉孔的底部处的氧化物，同时在孔的侧壁上留下Al2O3。在比如图2的层10的金属层位于阳极氧化终止层11下方的情况下，该方法可以允许在孔的底部处与金属层10进行电连接。
尽管上面已经参照某些特定实施方式对本发明进行了描述，但是将理解的是，本发明不受特定实施方式的特殊性的限制。在所附权利要求的范围内，可以在特定实施方式中做出许多变型、改型和演变方案。

Claims (14)

1.一种基底(1)，所述基底(1)包括具有第一主表面(2A)的基层(2)，所述第一主表面(2A)限定多个第一沟槽(3)和介于中间的第一平台(4)，其特征在于，所述基底包括厚度大于5μm的覆盖层(12)，所述覆盖层(12)设置在所述基层(2)的所述第一主表面(2A)上并且以保形的方式覆盖所述第一沟槽(3)和所述第一平台(4)，其中：
所述覆盖层的远离所述基层的所述第一主表面(2A)的表面(12A)包括多个第二沟槽(13)和介于中间的第二平台(14)，所述第二沟槽(13)和所述第二平台(14)以比所述第一沟槽和所述第一平台的比例小的比例被限定，
所述第一平台(4)的宽度大于1μm，并且
比率R＝D/H大于0.5，其中，D是所述覆盖层(12)的覆盖两个相邻的第一平台(4)的相对表面之间的在平行于所述第一平台(4)的宽度的方向上的距离，并且H是所述第一平台(4)的高度。
2.根据权利要求1所述的基底(1)，其中，所述比率R＝D/H不超过3.0。
3.根据权利要求1或2所述的基底(1)，其中，所述第一沟槽(3)具有相对于所述基层的所述第一主表面(2A)成≤90°的角度延伸的侧壁(3s)。
4.根据权利要求1或2所述的基底(1)，其中，所述第一沟槽(3)互连并且形成与其自身相交的连续轮廓。
5.根据权利要求1或2所述的基底，其中，所述覆盖层(12)是阳极氧化层，并且所述第二沟槽是所述阳极氧化层中的孔(13)。
6.根据权利要求1所述的基底，其中，所述覆盖层是导电的，并且在所述覆盖层的所述第二沟槽(13)和所述第二平台(14)上设置有第一薄膜层(26)且所述第一薄膜层(26)以保形的方式覆盖所述覆盖层的所述第二沟槽(13)和所述第二平台(14)，所述第一薄膜层(26)是电绝缘的或导电的。
7.根据权利要求6所述的基底，其中，所述第一薄膜层(26)是电绝缘的，并且在所述第一薄膜层(26)上设置有第二薄膜层(27)且所述第二薄膜层(27)以保形的方式覆盖所述第一薄膜层(26)，所述第二薄膜层(27)是导电的。
8.根据权利要求1所述的基底，其中，所述覆盖层是电绝缘的，并且在所述第二沟槽(13)和所述第二平台(14)上设置有三个薄膜层的堆叠件且所述堆叠件以保形的方式覆盖所述第二沟槽(13)和所述第二平台(14)，所述堆叠件的第一层是导电的，所述堆叠件的第二层是电绝缘的，并且所述堆叠件的第三层是导电的。
9.根据权利要求8所述的基底，其中，通过所述第二沟槽(13)的底部与所述堆叠件的所述第一层进行电接触。
10.一种电容元件，所述电容元件包括根据权利要求7或权利要求8所述的基底。
11.一种系统级封装模块(100)，所述系统级封装模块(100)包括与集成电路(115)单片集成在一起的根据权利要求1或2所述的基底或根据权利要求10所述的电容元件。
12.一种化学传感器元件，所述化学传感器元件包括根据权利要求7所述的基底，其中，所述第一薄膜层(26)是适于吸附所选分子的化学感测层。
13.一种制造基底的方法，所述方法包括：
形成(S1)具有第一主表面(2A)的基层(2)，所述第一主表面(2A)限定多个第一沟槽(3)和介于中间的第一平台(4)，以及
在所述基层(2)的所述第一主表面(2A)上形成(S2)覆盖层(12)从而以保形的方式覆盖所述第一沟槽(3)和所述第一平台(4)，所述覆盖层的远离所述基层的所述第一主表面(2A)的表面(12A)包括多个第二沟槽(13)和介于中间的第二平台(14)，所述第二沟槽(13)和所述第二平台(14)以比所述第一沟槽和所述第一平台的比例小的比例被限定；
其中，所述第一平台(4)的宽度大于1μm，并且
比率R＝D/H大于0.5，其中，D是所述覆盖层(12)的覆盖两个相邻的第一平台(4)的相对表面之间的在平行于所述第一平台(4)的宽度的方向上的距离，并且H是所述第一平台(4)的高度。
14.根据权利要求13所述的制造基底的方法，其中，形成所述基层(2)包括：蚀刻所述基层的主表面以形成所述第一沟槽(3)和所述第一平台(4)，或者在第一子基层(2a)上设置第二子基层(2b)，其中，所述第一平台(4)和所述第一沟槽的侧壁(3s)由所述第二子基层(2b)的各部分形成。
CN201880045989.4A 2017-07-10 2018-07-10 用于制造电容元件及其他装置的采用表面面积放大的基底 Active CN110892497B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17305897.5 2017-07-10
EP17305897.5A EP3428955A1 (en) 2017-07-10 2017-07-10 Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
PCT/EP2018/068632 WO2019011901A1 (en) 2017-07-10 2018-07-10 SUBSTRATES USING SURFACE AREA AMPLIFICATION FOR USE IN THE MANUFACTURE OF CAPACITIVE ELEMENTS AND OTHER DEVICES

Publications (2)

Publication Number Publication Date
CN110892497A CN110892497A (zh) 2020-03-17
CN110892497B true CN110892497B (zh) 2022-01-07

Family

ID=59485302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880045989.4A Active CN110892497B (zh) 2017-07-10 2018-07-10 用于制造电容元件及其他装置的采用表面面积放大的基底

Country Status (6)

Country Link
US (2) US11087927B2 (zh)
EP (2) EP3428955A1 (zh)
KR (1) KR20200020949A (zh)
CN (1) CN110892497B (zh)
TW (1) TWI767026B (zh)
WO (1) WO2019011901A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020236044A1 (en) * 2019-05-17 2020-11-26 Saab Ab Capacitor in monolithic integrated circuit
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
CN113497006A (zh) * 2020-03-20 2021-10-12 中芯国际集成电路制造(北京)有限公司 电容结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272948A (zh) * 1998-06-09 2000-11-08 昭和电工株式会社 固体电解质电容器的电极箔,电极箔的制造方法和固体电解质电容器
US6432795B1 (en) * 1999-11-06 2002-08-13 Samsung Electronics Co., Ltd. Method of fabricating a cylindrical capacitor storage node having HSG silicon on inner wall thereof in a semiconductor device
CN1525551A (zh) * 2003-02-28 2004-09-01 茂德科技股份有限公司 沟槽式电容及其形成方法
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法
US8283750B2 (en) * 2006-05-02 2012-10-09 Ipdia Electronic device having electrode with high area density and improved mechanical stability

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5481084A (en) * 1991-03-18 1996-01-02 Aluminum Company Of America Method for treating a surface such as a metal surface and producing products embodying such including lithoplate
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US6139713A (en) * 1996-08-26 2000-10-31 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
US6033982A (en) * 1998-09-08 2000-03-07 Advanced Micro Devices, Inc. Scaled interconnect anodization for high frequency applications
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
US6459565B1 (en) * 2001-06-11 2002-10-01 Kemet Electronics Corporation Surface mount aluminum capacitor having anode foil anodized in an aqueous phosphate solution
WO2003046265A2 (en) * 2001-11-26 2003-06-05 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
JP2004225113A (ja) * 2003-01-23 2004-08-12 Kobe Steel Ltd 耐腐食性及び耐プラズマ性に優れたＡｌ合金部材
US7323230B2 (en) * 2004-08-02 2008-01-29 Applied Materials, Inc. Coating for aluminum component
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
WO2006091512A2 (en) * 2005-02-22 2006-08-31 Nanoscale Components, Inc. Integrated circuit capacitor and method of manufacturing same
FR2885452A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comprenant au moins un condensateur et procede de formation de condensateur
US20100219079A1 (en) * 2006-05-07 2010-09-02 Synkera Technologies, Inc. Methods for making membranes based on anodic aluminum oxide structures
JP4800860B2 (ja) * 2006-06-16 2011-10-26 富士フイルム株式会社 微細構造体の製造方法および微細構造体
WO2008034471A1 (en) * 2006-09-22 2008-03-27 Istanbul Teknik Universitesi Method for the preparation of nanostructures and nanowires
US7898658B2 (en) * 2007-01-23 2011-03-01 The Regents Of The University Of California Platform for chemical and biological sensing by surface-enhanced Raman spectroscopy
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US8958070B2 (en) * 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
JP2009037706A (ja) * 2007-08-02 2009-02-19 Canon Inc 構造体及びその製造方法
JP5294048B2 (ja) * 2007-12-05 2013-09-18 富士電機株式会社 アルミナナノホールアレー及び磁気記録媒体の作製方法
US20100159273A1 (en) * 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
WO2012054039A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Article with controlled wettability
TWI456195B (zh) * 2011-01-27 2014-10-11 Univ Nat Cheng Kung 生醫及微奈米結構物質感測晶片及其製備方法
US20140202868A1 (en) * 2013-01-23 2014-07-24 Asian Institute Of Technology System and method of anodized aluminum oxide nano-porous membrane preparation
US8993404B2 (en) * 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
US9076594B2 (en) * 2013-03-12 2015-07-07 Invensas Corporation Capacitors using porous alumina structures
WO2014158767A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. High purity aluminum top coat on substrate
FR3012664B1 (fr) * 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
US9076790B1 (en) * 2014-01-09 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap forming techniques based on anodic alumina for interconnect structures
WO2015171180A1 (en) * 2014-05-05 2015-11-12 Apple Inc. Methods for forming defect-free anodized parts
KR20180058757A (ko) * 2015-09-23 2018-06-01 난양 테크놀러지컬 유니버시티 반도체 장치 및 반도체 장치 형성 방법
US20170121837A1 (en) * 2015-10-30 2017-05-04 Apple Inc. Anodic films for high performance aluminum alloys
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US10480093B2 (en) * 2017-05-12 2019-11-19 United Technologies Corporation Sealing process for an anodized aluminum-alloy surface
US10068184B1 (en) * 2017-10-27 2018-09-04 International Business Machines Corporation Vertical superconducting capacitors for transmon qubits
US20200161171A1 (en) * 2018-11-16 2020-05-21 Applied Materials, Inc. Scaled liner layer for isolation structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272948A (zh) * 1998-06-09 2000-11-08 昭和电工株式会社 固体电解质电容器的电极箔,电极箔的制造方法和固体电解质电容器
US6432795B1 (en) * 1999-11-06 2002-08-13 Samsung Electronics Co., Ltd. Method of fabricating a cylindrical capacitor storage node having HSG silicon on inner wall thereof in a semiconductor device
CN1525551A (zh) * 2003-02-28 2004-09-01 茂德科技股份有限公司 沟槽式电容及其形成方法
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法
US8283750B2 (en) * 2006-05-02 2012-10-09 Ipdia Electronic device having electrode with high area density and improved mechanical stability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sang-Hyun Park et al.The Formation of Porous Anodic Aluminum Oxide Confined in μm-Size Contact and Trench Patterns.《Electrochemical and Solid-State Letters》.2006,第9卷(第12期), *

Also Published As

Publication number Publication date
US11538637B2 (en) 2022-12-27
EP3428955A1 (en) 2019-01-16
WO2019011901A1 (en) 2019-01-17
TW201923800A (zh) 2019-06-16
CN110892497A (zh) 2020-03-17
US20200185155A1 (en) 2020-06-11
US20210335552A1 (en) 2021-10-28
TWI767026B (zh) 2022-06-11
US11087927B2 (en) 2021-08-10
KR20200020949A (ko) 2020-02-26
EP3652764A1 (en) 2020-05-20

Similar Documents

Publication Publication Date Title
US11538637B2 (en) Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
JP4493686B2 (ja) コンデンサ及びその製造方法
JP6543622B2 (ja) 改良型コンデンサを有する構造
JP4900831B2 (ja) 金属−絶縁体−金属キャパシタ構造およびそれを形成する方法（ハードマスクを使用するアルミニウム地金配線レベルと同時に行われる金属−絶縁体−金属キャパシタの形成）
US10811193B2 (en) Capacitor component
US7081383B2 (en) Method for fabricating memory cells and memory cell array
US7635887B2 (en) Integrated circuit arrangement with capacitor in an interconnect layer and method
JP4974697B2 (ja) 発光素子及びその製造方法
US20220301879A1 (en) High aspect ratio bosch deep etch
TW202107498A (zh) 增強堆疊沉積的奈米線結構
US9076594B2 (en) Capacitors using porous alumina structures
US7880213B2 (en) Bottom electrode of metal-insulator-metal capacitor
KR20190136249A (ko) 초미세 패턴 및 그 제조 방법
CN114068310A (zh) 一种方形排列的孔的刻蚀方法
CN112071755B (zh) 刻蚀方法及三维存储器的制作方法
TW200919707A (en) DRAM stack capacitor and fabrication method thereof
JPH08330533A (ja) 半導体装置及びその製造方法
CN118099141A (zh) 半导体结构及其制造方法
KR101087777B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
CN114664827A (zh) 柱状电容器结构、柱状电容器的形成方法、dram和电子设备
CN114335339A (zh) 一种电容器、制造方法和电子设备
CN114068540A (zh) 半导体电容器结构及制造方法
TWI442466B (zh) 電荷儲存結構的製作方法
CN114121616A (zh) 一种半导体的图形制备方法及制造存储器的方法
KR20050017984A (ko) 반도체소자의 커패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant