CN114335339A - 一种电容器、制造方法和电子设备 - Google Patents
一种电容器、制造方法和电子设备 Download PDFInfo
- Publication number
- CN114335339A CN114335339A CN202011061656.6A CN202011061656A CN114335339A CN 114335339 A CN114335339 A CN 114335339A CN 202011061656 A CN202011061656 A CN 202011061656A CN 114335339 A CN114335339 A CN 114335339A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- bottom electrode
- stacked
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种电容器、制造方法和电子设备。电容器包括:底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小;介电膜,覆盖于所述底部电极外;顶部电极,覆盖于所述介电膜外。堆叠的多个直径自下而上逐渐减小的圆柱部分形成底部电极,使底部电极的高度在制造时易调整,并且,在高度较高时也不易倒塌。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种电容器、制造方法和电子设备。
背景技术
随着半导体元件的集成度逐渐增加,单位单元在半导体衬底上的水平面积会逐渐减小。即使单位单元在半导体衬底上的水平面积逐渐减小,但是为了在半导体器件中存储电荷,需要维持电容器的足够高的电容。但是为了保持电容器的电容,下电极的高度需要增加,用来扩大下电极与电介质层之间的接触面积。然而,下电极的增大的高度会引起下电极倒塌,原因在于下电极的深宽比(Aspect Ratio)过大。此外,下电极的深宽比会引起下电极的中部或上部的弯曲,从而相邻的下电极会彼此接触。因此,需要使电容器在具有较大的电容量的同时还具有不易倒塌的结构。
因此,需要一种在具有较大的电容量的同时还不易倒塌的电容器、制造方法和电子设备。
发明内容
针对上述存在的问题,本申请提供了一种电容器,包括:底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小;介电膜,覆盖于所述底部电极外;顶部电极,覆盖于所述介电膜外。
针对上述存在的问题,本申请还提供了一种电容器的制造方法,包括如下步骤:形成底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小;在所述底部电极外形成介电膜;在所述介电膜上沉积顶部电极。
针对上述存在的问题,本申请还提供了一种电子设备,包括所述的电容器结构。
本申请的优点在于:堆叠的多个直径自下而上逐渐减小的圆柱部分形成底部电极,使底部电极的高度在制造时易调整,并且,在高度较高时也不易倒塌。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了本申请实施方式的电容器结构示意图;
图2示出了本申请实施方式的电容器的制造方法的步骤示意图;
图3示出了本申请实施方式的在半导体基板上形成底电极层的结构示意图;
图4示出了本申请实施方式的第一层电极的结构示意图;
图5示出了本申请实施方式的在第一层电极的上形成底电极层的结构示意图;
图6示出了本申请实施方式的在形成第三层电极的的结构示意图;
图7示出了本申请实施方式的形成底部电极的结构示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
图1示出本申请实施方式的电容器结构示意图,如图1所示的底部电极110A包括三个依次堆叠,并且直径自下而上逐渐减小的圆柱部分,最底层的圆柱部分(第一层电极)111a的直径最大,中间的圆柱部分(第二层电极)111b的直径小于最底层的圆柱部分111a,最上层的圆柱部分(第三层电极)111c的直径小于中间的圆柱部分111b。介电膜120覆盖于底部电极110A外,顶部电极130覆盖于介电膜120外。底部电极110B的结构与底部电极110A的结构相同,在此不再赘述。
图2示出电容器的制造方法,示例方法始于操作201,形成底部电极110A,底部电极110A包括堆叠的多个圆柱部分,多个圆柱部分的直径自下而上逐渐减小。如图3所示,在半导体基板100上沉积第一金属间介电层(Inter Metal Dielectric,IMD)101。刻蚀第一金属间介电层101,形成凹槽。在凹槽中沉积底电极材料,形成底电极层115a。如图4所示,平坦化所述底电极层115a和第一金属间介电层101,在所述第一金属间介电层中形成柱形底部电极110A的第一层电极111a。
其次,如图1所示,在第一层电极111a上依次沉积多层金属间介电层并在每层金属间介电层中形成直径小于前一层电极且堆叠在前一层电极上的后一层电极,直至形成最后一层电极,堆叠的各层电极形成柱形底部电极110A。如图5所示,在第一层电极111a上沉积后一层金属间介电层102。刻蚀后一层金属间介电层102,在第一层电极111a上形成对应第一层电极111a且直径小于第一层电极111a的孔。在孔中沉积底电极材料,形成叠在所述第一层电极111a上且与第一层电极111a接触的后一层底电极层115b。
平坦化后一层底电极层115b和后一层金属间介电层102,在后一层金属间介电层102中形成直径小于前一层电极111b且堆叠在前一层电极111b上的后一层电极。依次类推,直至形成最后一层电极,堆叠的各层电极形成柱形底部电极110A。如图6所示,在底电极层111b上沉积后一层金属间介电层103,在后一层金属间介电层103中形成直径小于前一层电极111b且堆叠在前一层电极111b上的后一层电极111c。如图7所示,在形成最后一层电极后,刻蚀各金属间介电层,露出堆叠的底部电极110A。
继续操作202,在底部电极外形成介电膜120。继续操作203,在介电膜120上沉积顶部电极130。如图1所示的底部电极包括110A和110B。
刻蚀各金属间介电层的方法包括:湿刻和回蚀。金属间介电层的材料包括氧化物以及硅基旋涂硬掩模(SOH)等。电极的材料包括:金属单质、金属合金以及金属氮化物。金属单质包括:Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er和La等。金属合金包括这些金属单质的合金。金属氮化物包括这些金属单质的氧化物。
在一个实施例中,一种电子设备可以包括上述的半导体结构。
此电子设备,包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
本申请实施方式中的方法通过逐渐缩小设计规则(design rule)的图案和/或尺寸,堆叠的多个直径自下而上逐渐减小的圆柱部分形成底部电极,底部电极在高度较高时也不易倒塌,能够减少不良率。并且,控制金属间介电层的回蚀能够调整各圆柱部分的高度,从而调整底部电极的高度。由于底部电极中各圆柱部分的直径自下而上逐渐减小,因此,在去除金属间介电层后,形成的空气间隙(Air Gap)为自下而上逐渐缩小,这种结构在填充(Capping)工艺中也具有优势。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。
Claims (11)
1.一种电容器,其特征在于,包括:
底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小;
介电膜,覆盖于所述底部电极外;
顶部电极,覆盖于所述介电膜外。
2.一种电容器的制造方法,其特征在于,包括如下步骤:
形成底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小;
在所述底部电极外形成介电膜;
在所述介电膜上沉积顶部电极。
3.如权利要求2所述的电容器的制造方法,其特征在于,所述形成底部电极,所述底部电极包括堆叠的多个圆柱部分,所述多个圆柱部分的直径自下而上逐渐减小,包括如下步骤:
在半导体基板上的第一金属间介电层中形成柱形底部电极的第一层电极;
在所述第一层电极上依次沉积多层金属间介电层并在每层金属间介电层中形成直径小于前一层电极且堆叠在前一层电极上的后一层电极,直至形成最后一层电极,堆叠的各层电极形成柱形底部电极;
刻蚀各金属间介电层,露出堆叠的所述底部电极。
4.如权利要求2所述的电容器的制造方法,其特征在于,所述在半导体基板上的第一金属间介电层中形成柱形底部电极的第一层电极,包括如下步骤:
在半导体基板上沉积第一金属间介电层;
刻蚀第一金属间介电层,形成凹槽;
在所述凹槽中沉积底电极材料,形成底电极层;
平坦化所述底电极层和第一金属间介电层,在所述第一金属间介电层中形成柱形底部电极的第一层电极。
5.如权利要求2所述的电容器的制造方法,其特征在于,所述在所述第一层电极上依次沉积多层金属间介电层并在每层金属间介电层中形成直径小于前一层电极且堆叠在前一层电极上的后一层电极,直至形成最后一层电极,堆叠的各层电极形成柱形底部电极,包括如下步骤:
在所述第一层电极上沉积后一层金属间介电层;
刻蚀后一层金属间介电层,在第一层电极上形成对应第一层电极且直径小于第一层电极的孔;
在所述孔中沉积底电极材料,形成叠在所述第一层电极上且与第一层电极接触的后一层底电极层;
平坦化所述后一层底电极层和后一层金属间介电层,在所述后一层金属间介电层中形成直径小于前一层电极且堆叠在前一层电极上的后一层电极;
依次类推,直至形成最后一层电极,堆叠的各层电极形成柱形底部电极。
6.如权利要求2所述的电容器的制造方法,其特征在于,所述刻蚀各金属间介电层的方法包括:湿刻和回蚀。
7.如权利要求2所述的电容器的制造方法,其特征在于,所述金属间介电层的材料包括氧化物。
8.如权利要求2所述的电容器的制造方法,其特征在于,所述电极的材料包括:金属单质、金属合金以及金属氮化物。
9.如权利要求2所述的电容器的制造方法,其特征在于,所述介电膜的材料包括:氧化硅或氮化硅。
10.一种电子设备,其特征在于,包括如权利要求1所述的电容器。
11.如权利要求10所述的电子设备,其特征在于,包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011061656.6A CN114335339A (zh) | 2020-09-30 | 2020-09-30 | 一种电容器、制造方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011061656.6A CN114335339A (zh) | 2020-09-30 | 2020-09-30 | 一种电容器、制造方法和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114335339A true CN114335339A (zh) | 2022-04-12 |
Family
ID=81011479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011061656.6A Pending CN114335339A (zh) | 2020-09-30 | 2020-09-30 | 一种电容器、制造方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114335339A (zh) |
-
2020
- 2020-09-30 CN CN202011061656.6A patent/CN114335339A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9331138B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
CN102646640B (zh) | 形成存储节点的方法及使用其形成电容器的方法 | |
US9620364B2 (en) | Methods of manufacturing semiconductor device | |
US6909592B2 (en) | Thin film capacitor and fabrication method thereof | |
US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
CN114335339A (zh) | 一种电容器、制造方法和电子设备 | |
US20230189505A1 (en) | Semiconductor structure and method for preparing semiconductor structure | |
US7960241B2 (en) | Manufacturing method for double-side capacitor of stack DRAM | |
CN114068811A (zh) | 电容器结构及其制作方法、存储器 | |
US20210359083A1 (en) | Semiconductor device and method for forming the same | |
US20220336277A1 (en) | Methods for forming conductive vias, and associated devices and systems | |
CN115513372A (zh) | 电容器结构及其制造方法 | |
CN115206885A (zh) | 半导体结构及其制造方法 | |
US20040152259A1 (en) | Thin film capacitor and fabrication method thereof | |
CN114068414A (zh) | 形成用于半导体的电容器结构的方法和电容器 | |
CN114068539A (zh) | 半导体电容器结构及其制造方法、存储器、电子设备 | |
US20220254874A1 (en) | Semiconductor structure and method for forming same | |
CN111009513B (zh) | 同轴导体结构、电容器及其制造方法 | |
TW202249251A (zh) | 半導體裝置及其製造方法 | |
EP3958293A1 (en) | Semiconductor device holes, semiconductor device preparation method, and semiconductor device | |
CN114765136A (zh) | 电容器及dram的制造方法 | |
CN114284268A (zh) | 电容器、其制作方法及电子设备 | |
CN115206971A (zh) | 半导体存储器件及其制造方法 | |
TW483090B (en) | Manufacturing method of high-density stacked metal capacitor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |